KR100305144B1 - 반도체장치의 ｓｔｉ형 소자분리막 형성방법 - Google Patents
반도체장치의 ｓｔｉ형 소자분리막 형성방법 Download PDFInfo
- Publication number
- KR100305144B1 KR100305144B1 KR1019990031722A KR19990031722A KR100305144B1 KR 100305144 B1 KR100305144 B1 KR 100305144B1 KR 1019990031722 A KR1019990031722 A KR 1019990031722A KR 19990031722 A KR19990031722 A KR 19990031722A KR 100305144 B1 KR100305144 B1 KR 100305144B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- trench
- substrate
- oxide film
- device isolation
- Prior art date
Links
- 238000002955 isolation Methods 0.000 title claims abstract description 57
- 238000000034 method Methods 0.000 title claims abstract description 46
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 150000004767 nitrides Chemical class 0.000 claims abstract description 58
- 239000000758 substrate Substances 0.000 claims abstract description 51
- 238000005530 etching Methods 0.000 claims abstract description 17
- 238000000151 deposition Methods 0.000 claims abstract description 15
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 7
- 238000000059 patterning Methods 0.000 claims description 5
- 238000000206 photolithography Methods 0.000 claims description 5
- UZPZYFDULMKDMB-UHFFFAOYSA-N 1,2-dichloro-3,4-dimethylbenzene Chemical group CC1=CC=C(Cl)C(Cl)=C1C UZPZYFDULMKDMB-UHFFFAOYSA-N 0.000 claims 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims 1
- 230000003647 oxidation Effects 0.000 abstract description 11
- 238000007254 oxidation reaction Methods 0.000 abstract description 11
- 230000004888 barrier function Effects 0.000 abstract description 6
- 230000008021 deposition Effects 0.000 abstract description 4
- 239000010408 film Substances 0.000 description 104
- 238000005516 engineering process Methods 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000003667 anti-reflective effect Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- BUMGIEFFCMBQDG-UHFFFAOYSA-N dichlorosilicon Chemical compound Cl[Si]Cl BUMGIEFFCMBQDG-UHFFFAOYSA-N 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Element Separation (AREA)
Abstract
본 발명은 반도체장치의 STI형 소자분리막 형성방법에 관한 것으로서, 특히 이 방법은 반도체기판에 패드 산화막 및 질화막을 순차적으로 적층하며, 소자분리마스크를 이용한 사진 및 식각 공정을 진행하여 질화막과 산화막을 패터닝한 후에 기판의 소정 깊이까지 트렌치를 형성하며, 트렌치 내에 질화막/산화막, 산화막/질화막 및 산화막/질화막/산화막으로 이루어진 그룹중에서 어느 하나를 선택하여 다층의 버퍼막을 형성하며, 버퍼막이 형성된 기판의 트렌치에 갭필 산화막을 채워넣고 이를 평탄화한 후에 질화막을 제거하여 기판에 소자분리막을 형성한다. 이에 따라, 트렌치 식각 후에 산화 장벽 역할을 하는 라이너 질화막 증착 전이나 후에 화학기상증착법으로 산화막을 추가 형성함으로써 갭필 산화막의 고온 산화공정시 질화막의 블루잉-업 현상을 방지하면서 소자분리막의 에지에 발생하는 모트 현상을 막을 수 있어 소자의 전기적 특성을 향상시킨다.
Description
본 발명은 반도체장치의 소자 분리 방법에 관한 것으로서, 특히 트렌치 식각후 산화 장벽으로 질화박막을 이용하면서 이후 트렌치의 갭필 산화막 공정으로 인해 질화막의 블루잉-업(blowing-up) 현상을 방지할 수 있는 반도체장치의 STI형 소자분리막 형성방법에 관한 것이다.
최근 반도체장치의 제조기술의 발달과 메모리소자의 응용분야가 확장되어 감에 따라 대용량의 메모리소자의 개발이 진척되고 있는데, 이러한 메모리소자의 대용량화는 각 세대마다 2배로 진행하는 미세공정기술을 기본으로 한 메모리셀 연구에 의해 추진되어 오고 있다. 특히 소자간을 분리하는 소자분리막의 축소는 메모리소자의 미세화 기술에 있어서 중요한 항목중의 하나로 대두되고 있다.
종래의 소자분리기술로는 반도체기판상에 두꺼운 산화막을 선택적으로 성장시켜 소자분리막을 형성하는 로커스(LOCal Oxidation of Silicon: 이하 LOCOS라 함) 기술이 최근까지 주종을 이루었다. 그러나, 상기 LOCOS 기술은 소자분리막의 측면확산 및 버즈비크(bird's beak)에 의해 소자분리영역의 폭을 감소시킬 수 없었다. 따라서, 소자설계치수가 서브미크론(submicron) 이하로 줄어드는 대용량의 메모리소자에 있어서는 LOCOS 기술의 적용이 불가능하기 때문에 새로운 소자분리 기술이 필요하게 되었다.
이에 따라, 새로운 소자분리기술의 필요성과 식각(etching) 기술의 발달로반도체기판에 폭 1Å이하, 깊이가 수십 내지 수백Å 정도의 트렌치를 형성하여 소자간을 전기적으로 분리할 수 있는 트렌치(trench) 구조의 소자분리 기술이 나오게 되었다. 이 트렌치를 이용한 소자분리기술은 종래의 LOCOS 기술에 비해 80%에 가까운 소자분리영역의 축소가 가능해졌다.
더욱이, 최근에는 웨이퍼기판에 가해지는 스트레스를 크게 줄이면서 트렌치 소자분리막의 문제점을 개선한 STI(Shallow Trench Isolation) 공정이 등장하게 되었다. 즉, STI 공정은 반도체기판에 일정한 깊이를 갖는 트렌치를 형성하고 이 트렌치에 화학기상증착법으로 산화막을 증착하고서 화학적기계적연마(Chemical Mechanical Polishing) 공정으로 불필요한 산화막을 식각하여 소자분리막을 형성하는 기술이다.
예를 들면, 종래 기술의 STI형 소자분리막 제조 공정은 실리콘기판 상부에 패드 산화막을 형성하고, 그 위에 패드 질화막을 적층한다. 소자분리 마스크를 이용한 사진 및 식각 공정으로 패드 질화막 및 패드 산화막을 패터닝하고 패터닝된 막에 의해 노출된 기판을 선택 식각하여 소정 깊이까지 트렌치를 형성한다.
이어서, 표면 전하 트랩을 제거하기 위하여 트렌치내에 열산화막을 형성한 후에 기판 전면에 라이너(liner) 질화박막을 형성한다. 이때, 질화박막은 이후 고온의 갭필 산화막 증착 공정시 기판의 산소가 침투되어 식각 피트(etch pit)를 제거하기 위한 산화 장벽을 역할을 한다.
그 다음, HDP(High Density Plasma)를 이용하여 트렌치 내부를 갭필 산화막으로 완전히 매립하고 패드 질화막을 식각 정지막으로 삼아 화학적 기계적 연마공정으로 갭필 산화막을 평탄화한 후에 남아 있는 질화막을 제거하여 STI형 소자분리막을 형성한다.
하지만, 종래 STI형 소자분리공정에 있어서, 갭필 산화막 공정시 발생하는 스트레스에 의해 라이너 질화막이 블루잉-업된다. 이러한 기판내의 질화막의 블루잉-업 현상은 이후 소자 제조 공정시 고온의 열공정시 결함을 발생하여 소자의 전기적인 특성을 저하시킨다.
본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 트렌치 식각 후에 산화 장벽 역할을 하는 라이너 질화막 증착 전이나 후에 화학기상증착법으로 산화막을 추가 형성함으로써 갭필 산화막의 고온 산화공정시 질화막의 블루잉-업 현상을 방지할 수 있는 반도체장치의 STI형 소자분리막 형성방법을 제공하는데 있다.
도 1a 내지 도 1d는 본 발명의 일 실시예에 의한 반도체장치의 STI형 소자분리막 형성방법을 나타낸 공정 순서도이며,
도 2는 본 발명의 다른 실시예에 따른 반도체장치의 소자분리막을 나타낸 단면도,
도 3은 본 발명의 또 다른 실시예에 따른 반도체장치의 STI형 소자분리막을 나타낸 단면도.
*도면의 주요 부분에 대한 부호의 설명*
10: 실리콘 기판 12: 패드산화막
14: 패드질화막 16: 트렌치
18: 질화막 20: 산화막
22: 갭필 산화막 ISO: 소자분리막
상기 목적을 달성하기 위하여 본 발명은 반도체기판에 소자의 활성 영역 및 분리 영역을 정의하기 위한 트렌치 구조의 소자분리막을 형성함에 있어서, 반도체기판에 패드 산화막 및 패드 질화막을 순차적으로 적층하는 단계와, 소자분리마스크를 이용한 사진 및 식각 공정을 진행하여 패드 질화막과 패드 산화막을 패터닝한 후에 상기 기판의 소정 깊이까지 트렌치를 형성하는 단계와, 트렌치 내에 질화막/산화막을 순차 증착해서 트렌치의 기판과 이후 형성될 갭필 산화막의 스트레스를 완화하는 다층의 버퍼막을 형성하는 단계와, 버퍼막이 형성된 기판의 트렌치에 갭필 산화막을 채워넣고 이를 평탄화한 후에 패드 질화막을 제거하여 기판에 소자분리막을 형성하는 단계를 포함하여 이루어진 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세하게 설명하고자 한다.
도 1a 내지 도 1d는 본 발명의 일 실시예에 의한 반도체장치의 STI형 소자분리막 형성방법을 나타낸 공정 순서도로서, 이를 참조하면 본 발명의 소자분리 공정의 일 실시예는 다음과 같다.
우선, 도 1a에 도시된 바와 같이, 반도체기판으로서 실리콘기판(10)에 순차적으로 30∼100Å정도의 얇은 패드산화막(12) 및 500∼2000Å두께의 패드질화막(14)을 적층한다. 그 위에 소자분리마스크용 감광막(도시하지 않음)을 도포한 후에 건식 식각 공정을 실시하여 패드질화막(14)과 패드산화막(12)을 패터닝하고, 패터닝된 막(14,12)에 의해 노출된 기판(10) 내에 트렌치(16)를 형성한다. 이때, 트렌치(16) 식각 깊이는 적용 디바이스의 디자인 룰에 따라 차이가 있으나 본 실시예에서는 약 2000∼4000Å정도로 식각한다. 또한, 상기 트렌치 식각 공정시 정확한 패터닝을 위해서 상기 패드질화막(14) 상부에 난반사를 방지하는 비반사막을 200∼500Å정도 추가 적층시킬 수도 있다.
그 다음, 도 1b 및 도 1c에 도시된 바와 같이, 트렌치(16) 내에 질화막(18)/산화막(20)을 순차 증착하여 트렌치의 기판과 이후 형성될 갭필 산화막의 스트레스를 완화하여 질화막의 블루잉-업을 방지하는 다층의 버퍼막을 형성한다.
본 실시예에서 버퍼막은 질화막(18) 및 산화막(20)이 적층된 구조로 이루어진다. 여기서, 질화막(18)은 이후 고온의 갭필용 산화 공정시 기판의 산소가 침투되어 식각 피트를 방지하기 위한 산화 장벽 역할을 한다. 그리고, 산화막(20)은 테트라에틸오소실리케이트(tetra-etly-ortho-silicate), 모노사일렌(SiH4), 다이클로사일렌(SiH2Cl2) 물질 중에서 어느 하나를 화학기상증착법으로 증착해서 얻는다.
또한, 상기 질화막(18)의 두께는 50∼80Å로 하며, 상기 산화막(20)의 두께는 30∼150Å로 하는 것이 바람직하다.
그 다음, 도 1d에 도시된 바와 같이, 질화막(18) 및 산화막(20)의 버퍼막이 형성된 기판의 트렌치에 HDP(High Density Plasma) 방법을 이용하여 갭필 산화막(22)을 매립하고, 평탄화 공정으로 패드질화막(14)이 드러날 때까지 갭필 산화막(22)을 연마한 후에 인산 용액으로 패드질화막(14)을 제거하면 기판에는 본 발명에 따른 STI형 소자분리막(ISO)이 형성된다.
도 2는 본 발명의 다른 실시예에 따른 반도체장치의 소자분리막을 나타낸 단면도로서, 이를 참조하면 본 발명의 소자 분리공정은 다음과 같다.
우선, 상술한 일 실시예와 동일하게 트렌치 식각 공정을 진행하고, 기판의 트렌치 내에 트렌치 식각 손상으로 인한 표면전하 트랩을 방지하는 통상의 열산화 공정(희생산화막, 측벽산화막 증착)을 실시한다.
그 다음, 화학기상증착법으로 산화막(30)을 100Å의 두께로 증착한 후에 라이너 질화박막(32)을 70Å정도 증착하여 트렌치의 기판과 이후 형성될 갭필 산화막의 스트레스를 완화하는 다층의 버퍼막을 형성한 후에 나머지 공정을 진행한다. 그러므로, 본 실시예에서는 트렌치내에 산화막 및 질화막 구조의 버퍼막을 형성함으로서 질화막의 접착을 개선하면서 이후 갭필 산화막 공정시 블루잉-업 현상을 막을 수 있다.
도 3은 본 발명의 또 다른 실시예에 따른 반도체장치의 STI형 소자분리막을 나타낸 단면도로서, 이를 참조하면, 본 발명의 또 다른 STI형 소자분리 공정은 다음과 같다.
도 1a에서와 마찬가지로 기판에 트렌치 식각 공정을 진행한다.
그 다음, 도 3에 도시된 바와 같이, 제 1산화막(40)을 100Å의 두께로 증착하고 라이너 질화박막(42)을 70Å정도 증착한 후에 다시 제 2산화막(44)을 100Å의 두께로 증착하여 트렌치의 기판과 이후 형성될 갭필 산화막의 스트레스를 완화하면서 질화막의 블루잉-업 현상을 방지하는 다층의 버퍼막을 형성한다. 이후, 갭필 산화 공정 및 평탄화 공정을 진행하여 STI형 소자분리막(ISO)을 형성한다.
이에 따라, 본 발명의 실시예에 따른 소자분리막은 트렌치내에 산화막/질화막/산화막 구조의 버퍼막을 포함하고 있어 평탄화 공정시 상기 질화막 전/후로 산화막의 식각 률이 동일하기 때문에 소자분리막 에지 부분의 모트(moat) 현상을 개선한다.
상술한 바와 같이 본 발명은, 기판내의 식각 피트를 제거하기 위해 트렌치내에 산화 장벽으로서 라이너 질화막을 포함한 소자분리막의 제조 공정에 있어서, 상기 질화막 증착전이나 후에 화학기상증착법에 의한 산화막을 추가 형성한다.
이에 따라, 상기 트렌치내의 질화막 및 산화막으로 이루어진 버퍼막에 의해 갭필 산화막의 고온 산화공정시 질화막의 블루잉-업 현상을 방지하면서 소자분리막의 에지에 발생하는 모트 현상을 막을 수 있어 소자의 전기적 특성을 향상시킨다.
Claims (6)
- 반도체기판에 소자의 활성 영역 및 분리 영역을 정의하기 위한 트렌치 구조의 소자분리막을 형성함에 있어서,반도체기판에 패드 산화막 및 패드 질화막을 순차적으로 적층하는 단계;소자분리마스크를 이용한 사진 및 식각 공정을 진행하여 상기 패드 질화막과 패드 산화막을 패터닝한 후에 상기 기판의 소정 깊이까지 트렌치를 형성하는 단계;상기 트렌치 내에 질화막/산화막을 순차 증착해서 트렌치의 기판과 이후 형성될 갭필 산화막의 스트레스를 완화하는 다층의 버퍼막을 형성하는 단계; 및상기 버퍼막이 형성된 기판의 트렌치에 갭필 산화막을 채워넣고 이를 평탄화한 후에 상기 패드 질화막을 제거하여 기판에 소자분리막을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체장치의 STI형 소자분리막 형성방법.
- 제1항에 있어서, 상기 버퍼막의 산화막은 화학기상증착법에 의해 테트라에틸오소실리케이트, 모노사일렌, 다이클로사일렌 물질 중에서 어느 하나를 증착하는 것을 특징으로 하는 반도체장치의 STI형 소자분리막 형성방법.
- 제1항에 있어서, 상기 버퍼막을 구성하는 질화막의 두께는 50∼80Å이며, 상기 버퍼막을 구성하는 산화막 두께는 30∼150Å인 것을 특징으로 하는 반도체장치의 STI형 소자분리막 형성방법.
- 제1항에 있어서, 상기 갭필 산화막의 증착은 고밀도 플라즈마 방식으로 산화막을 증착하는 것을 특징으로 하는 반도체장치의 STI형 소자분리막 형성방법.
- 반도체기판에 소자의 활성 영역 및 분리 영역을 정의하기 위한 트렌치 구조의 소자분리막을 형성함에 있어서,반도체기판에 패드 산화막 및 패드 질화막을 순차적으로 적층하는 단계;소자분리마스크를 이용한 사진 및 식각 공정을 진행하여 상기 패드 질화막과 패드 산화막을 패터닝한 후에 상기 기판의 소정 깊이까지 트렌치를 형성하는 단계;상기 트렌치 내에 산화막/질화막을 순차 증착해서 트렌치의 기판과 이후 형성될 갭필 산화막의 스트레스를 완화하는 다층의 버퍼막을 형성하는 단계; 및상기 버퍼막이 형성된 기판의 트렌치에 갭필 산화막을 채워넣고 이를 평탄화한 후에 상기 패드 질화막을 제거하여 기판에 소자분리막을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체장치의 STI형 소자분리막 형성방법.
- 반도체기판에 소자의 활성 영역 및 분리 영역을 정의하기 위한 트렌치 구조의 소자분리막을 형성함에 있어서,반도체기판에 패드 산화막 및 패드 질화막을 순차적으로 적층하는 단계;소자분리마스크를 이용한 사진 및 식각 공정을 진행하여 상기 패드 질화막과 패드 산화막을 패터닝한 후에 상기 기판의 소정 깊이까지 트렌치를 형성하는 단계;상기 트렌치 내에 산화막/질화막/산화막을 순차 증착해서 트렌치의 기판과 이후 형성될 갭필 산화막의 스트레스를 완화하는 다층의 버퍼막을 형성하는 단계; 및상기 버퍼막이 형성된 기판의 트렌치에 갭필 산화막을 채워넣고 이를 평탄화한 후에 상기 패드 질화막을 제거하여 기판에 소자분리막을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체장치의 STI형 소자분리막 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990031722A KR100305144B1 (ko) | 1999-08-02 | 1999-08-02 | 반도체장치의 ｓｔｉ형 소자분리막 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990031722A KR100305144B1 (ko) | 1999-08-02 | 1999-08-02 | 반도체장치의 ｓｔｉ형 소자분리막 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010016698A KR20010016698A (ko) | 2001-03-05 |
| KR100305144B1 true KR100305144B1 (ko) | 2001-09-29 |
Family
ID=19606046
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990031722A KR100305144B1 (ko) | 1999-08-02 | 1999-08-02 | 반도체장치의 ｓｔｉ형 소자분리막 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100305144B1 (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100567022B1 (ko) * | 1999-12-29 | 2006-04-04 | 매그나칩 반도체 유한회사 | 반도체소자의 트렌치를 이용한 소자분리막 형성방법 |
| KR100406180B1 (ko) * | 2001-12-22 | 2003-11-17 | 주식회사 하이닉스반도체 | 플래쉬 메모리 셀의 제조 방법 |
| KR100412138B1 (ko) * | 2001-12-27 | 2003-12-31 | 주식회사 하이닉스반도체 | 반도체 소자의 소자분리막 형성방법 |
| KR20040006321A (ko) * | 2002-07-11 | 2004-01-24 | 주식회사 하이닉스반도체 | 반도체 소자의 소자분리막 형성방법 |
| KR101032893B1 (ko) * | 2003-07-22 | 2011-05-06 | 주식회사 하이닉스반도체 | 트렌치형 소자분리막을 구비한 반도체 소자의 제조 방법 |
-
1999
- 1999-08-02 KR KR1019990031722A patent/KR100305144B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010016698A (ko) | 2001-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6140242A (en) | Method of forming an isolation trench in a semiconductor device including annealing at an increased temperature | |
| US6642125B2 (en) | Integrated circuits having adjacent P-type doped regions having shallow trench isolation structures without liner layers therein therebetween and methods of forming same | |
| KR20010064324A (ko) | 반도체소자의 트렌치를 이용한 소자분리막 형성방법 | |
| US7358588B2 (en) | Trench isolation type semiconductor device which prevents a recess from being formed in a field region | |
| KR100305144B1 (ko) | 반도체장치의 ｓｔｉ형 소자분리막 형성방법 | |
| KR20010008579A (ko) | 반도체장치의 ｓｔｉ형 소자분리막 형성방법 | |
| KR100868925B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100500942B1 (ko) | 반사방지막을 이용한 반도체 소자의 트렌치 소자분리막형성방법 | |
| KR100289663B1 (ko) | 반도체 소자의 소자 분리막 형성방법 | |
| KR100596876B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR100533380B1 (ko) | 반도체장치의 ｓｔｉ형 소자분리막 형성방법 | |
| KR100305145B1 (ko) | 반도체장치의 ｓｔｉ형 소자분리막 형성방법 | |
| KR100355608B1 (ko) | 반도체장치의 소자분리막 형성방법 | |
| KR20010008607A (ko) | 반도체장치의 소자분리막 형성방법 | |
| KR100327571B1 (ko) | 반도체장치의 소자분리막 형성방법 | |
| KR19990057375A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR20010064420A (ko) | 반도체장치의 소자분리막 형성방법 | |
| KR20000015298A (ko) | 반도체장치의 소자격리방법 | |
| KR20050003013A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR20000065984A (ko) | 반도체 장치의 트렌치 소자분리 방법 | |
| US20030017678A1 (en) | Method of reducing stress and encroachment effect of isolation device on active regions | |
| KR20050118512A (ko) | 반도체 소자의 소자분리 방법 | |
| KR20050052212A (ko) | 이중 트렌치를 이용한 반도체 소자의 소자분리막 및 그형성방법 | |
| KR20010061558A (ko) | 반도체 소자의 트렌치형 소자 분리막 형성방법 | |
| KR19990039742A (ko) | 반도체장치의 소자격리방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100624 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |