KR101032893B1 - 트렌치형 소자분리막을 구비한 반도체 소자의 제조 방법 - Google Patents

트렌치형 소자분리막을 구비한 반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR101032893B1
KR101032893B1 KR1020030050062A KR20030050062A KR101032893B1 KR 101032893 B1 KR101032893 B1 KR 101032893B1 KR 1020030050062 A KR1020030050062 A KR 1020030050062A KR 20030050062 A KR20030050062 A KR 20030050062A KR 101032893 B1 KR101032893 B1 KR 101032893B1
Authority
KR
South Korea
Prior art keywords
oxide film
trench
forming
semiconductor device
film
Prior art date
Application number
KR1020030050062A
Other languages
English (en)
Other versions
KR20050010679A (ko
Inventor
정태우
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030050062A priority Critical patent/KR101032893B1/ko
Publication of KR20050010679A publication Critical patent/KR20050010679A/ko
Application granted granted Critical
Publication of KR101032893B1 publication Critical patent/KR101032893B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H01L21/76235—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls trench shape altered by a local oxidation of silicon process step, e.g. trench corner rounding by LOCOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 활성영역의 임계폭을 감소시키지 않으면서 트렌치의 탑라운딩 각도를 완만하게 제어할 수 있는 트렌치형 소자분리막을 구비한 반도체소자의 제조 방법을 제공하기 위한 것으로, 본 발명의 반도체 소자의 제조 방법은 반도체 기판 내부에 트렌치를 형성하는 단계, 상기 트렌치의 측벽을 건식산화시켜 측벽산화막을 형성하는 단계, 상기 측벽산화막 상에 라이너질화막을 사이에 두고 상기 트렌치에 매립되는 소자분리막을 형성하는 단계, 상기 패드층 패턴 제거후 노출되는 상기 반도체 기판 상에 웰 및 문턱전압조절을 위한 스크린산화막을 건식산화법으로 형성하는 단계, 상기 스크린산화막을 마스크로 상기 반도체 기판에 웰 및 문턱전압조절을 위한 도펀트를 주입하는 단계, 상기 스크린산화막을 제거하는 단계, 및 상기 스크린산화막이 제거된 반도체 기판 상에 건식산화법으로 게이트산화막을 형성하는 단계를 포함한다.
트렌치, 소자분리막, 탑라운드, 플라즈마, 건식산화, 습식산화, 마이크로웨이브

Description

트렌치형 소자분리막을 구비한 반도체 소자의 제조 방법{METHOD FOR MAKING SEMICONDUCTOR DEVICE HAVING TRENCH ISOLATION}
도 1은 종래 기술에 따른 트렌치 구조의 소자분리막을 도시한 구조 단면도,
도 2a는 종래 기술의 다른 예에 따른 트렌치 구조의 소자분리막을 도시한 도면,
도 2b는 도 2a에 따른 활성영역의 임계폭 감소를 도시한 상세도,
도 3a 내지 도 3h는 본 발명의 실시예에 따른 트렌치형 소자분리막의 형성 방법을 도시한 공정 단면도,
도 4a 및 도 4b는 후속 산화공정의 종류(건식법 및 습식법)에 따른 트렌치 탑코너 라운드 효과를 비교한 사진.
* 도면의 주요 부분에 대한 부호의 설명
21 : 실리콘 기판 22 : 패드산화막
23 : 패드질화막 24 : 반사방지막
27 : 트렌치 28 : 희생산화막
29 : 측벽산화막 30 : 라이너질화막
31 : 절연막 32 : 스크린산화막
33 : 게이트산화막
본 발명은 반도체소자의 제조 방법에 관한 것으로, 특히 트렌치 구조의 소자분리막의 형성 방법에 관한 것이다.
일반적으로 반도체 장치의 소자분리공정(Isolation; ISO)은 LOCOS(Local Oxidation of Silicon) 또는 PGI(Profiled Grove Isolation) 등과 같은 통상적인 소자 분리 방법을 이용하여 반도체기판의 소정 부분에 필드절연막을 형성하여 활성영역을 한정하는 필드영역을 형성한다.
최근에 반도체소자의 집적도가 증가함에 따라 디자인 룰이 감소하고, 따라서 반도체소자와 반도체소자를 분리하는 소자분리막의 크기도 같은 스케일(scale)만큼 축소되어 통상의 LOCOS, PBL 등과 같은 소자 분리 방법은 그 적용이 한계에 이르게 되었다.
이를 해결하기 위해 적용된 STI(Shallow Trench Isolation) 방법은 반도체기판상에 반도체기판과 식각선택비가 양호한 질화막을 형성하고, 질화막을 하드마스크(Hardmask)로 사용하기 위해 질화막을 포토리소그래피 방법으로 패터닝하여 질화막 패턴을 형성하고, 질화막 패턴을 하드 마스크로 사용하여 반도체기판을 소정 깊이로 건식 식각 방법으로 패터닝하여 트렌치(trench)를 형성한 후, 트렌치에 절연 막을 매립시킨 후 화학적기계적연마(Chemical Mechanical Polishing; CMP)하여 트렌치에 매립되는 필드절연막을 형성한다.
도 1은 종래 기술에 따른 트렌치 구조의 소자분리막을 도시한 구조 단면도이다.
도 1에 도시된 바와 같이, 실리콘 기판(11) 내부에 소정 깊이를 갖는 트렌치(12)가 형성되어 활성영역(11a)이 정의되고, 트렌치(12) 내부에 측벽산화막(13), 라이너질화막(14)과 갭필산화막(15)으로 이루어진 소자분리막(16)이 매립된다.
그리고, 활성영역(11a) 표면에는 게이트산화막(17)이 형성된다.
도 1의 종래 기술은 트렌치(12를 형성하기 위한 건식식각후 탑라운딩(Top rounding) 모양이 매우 가파르고(X1), 이 부분에 전계가 상대적으로 집중됨에 따라 트랜지스터의 문턱전압이 낮아지는 문제가 있다.
그리고, 트렌치를 형성하기 위해 도입된 패드질화막 제거시에 라이너질화막(14)이 일부 식각되어 활성영역(11a) 표면보다 소자분리막(16)의 표면이 낮아지는 모우트(Moat, 'M')가 발생하고, 이 모우트(M)로 인해 후속 게이트전극을 형성하기위한 폴리실리콘막 증착후 건식식각후에도 폴리실리콘막 잔막이 모우트에 잔류하여 이웃한 게이트전극간에 브릿지(bridge)가 발생하는 문제가 있다. 즉, 트렌치(12)의 탑코너가 매우 가파르게 형성된 상태(X1)에서 후속 공정을 진행함에 따라 모우트에 폴리실리콘막 잔막이 잔류한다.
또한, 종래 기술은 트렌치(12)를 형성하기 위한 건식식각후 식각손실층을 제 거해주기 위해 측벽산화 공정을 진행하고 있으나, 측벽산화 공정만으로는 식각손실층을 충분히 제거하지 못하는 단점이 있다.
위와 같은 문제점을 해결하기 위해 건식식각을 통해 트렌치를 형성한 후 후식각처리로 건식식각을 도입하여 트렌치의 탑라운드 각도를 둥글게 하는 기술이 제안되었다.
도 2a는 종래 기술의 다른 예에 따른 트렌치 구조의 소자분리막을 도시한 도면이고, 도 2b는 도 2a에 따른 활성영역의 임계폭 감소를 도시한 상세도이다.
도 2a에 도시된 바와 같이, 트렌치(12)를 형성한 후 후식각처리로 건식식각을 도입하여 트렌치(12)의 탑라운드 각도를 완만하게 형성하여(X2) 모우트 현상을 감소시키고 있다.
그러나, 도 2b에 도시된 바와 같이, 도 1의 가파른 탑코너(X1)을 X2의 형태와 같이 완만하게 형성하기 위해 건식식각 후처리를 진행해야만 하므로, 활성영역(11a)의 임계폭(CD; Critical Dimension)이 'd'만큼 감소하는 단점이 있다.
이와 같이, 활성영역의 임계폭이 감소하면 GOI(Gate Oxide Integrity) 등의 전기적 특성이 저하되는 문제가 있다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 안출한 것으로, 활성영역의 임계폭을 감소시키지 않으면서 트렌치의 탑라운딩 각도를 완만하게 제어할 수 있는 트렌치형 소자분리막을 구비한 반도체소자의 제조 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 반도체 소자의 제조 방법은 반도체 기판 상에 패드층 패턴을 형성하는 단계; 상기 패드층 패턴을 마스크로 사용하여 상기 반도체 기판을 식각하여 트렌치를 형성하는 단계; 플라즈마처리를 통해 상기 트렌치 표면에 희생산화막을 형성하는 단계; 상기 희생산화막을 제거하는 단계; 측벽산화를 진행하여 상기 트렌치의 측벽에 측벽산화막을 형성하는 단계; 상기 측벽산화막 상에 라이너질화막을 형성하는 단계; 상기 라이너질화막 상에 상기 트렌치를 매립하도록 절연막을 형성하는 단계; 및 상기 절연막을 평탄화시켜 소자분리막을 형성하는 단계를 포함하는 것을 특징으로 한다.
또한, 본 발명의 반도체 소자의 제조 방법은 반도체 기판 상에 패드층 패턴을 형성하는 단계; 상기 패드층 패턴을 마스크로 사용하여 상기 반도체 기판을 식각하여 트렌치를 형성하는 단계; 플라즈마처리를 통해 상기 트렌치 표면에 희생산화막을 형성하는 단계; 상기 희생산화막을 제거하는 단계; 측벽산화를 진행하여 상기 트렌치의 측벽에 측벽산화막을 형성하는 단계; 상기 측벽산화막 상에 라이너질화막을 형성하는 단계; 상기 라이너질화막 상에 상기 트렌치를 매립하도록 절연막을 형성하는 단계; 상기 절연막을 평탄화시켜 소자분리막을 형성하는 단계; 상기 패드층 패턴을 제거하는 단계; 상기 반도체 기판 상에 건식산화법을 이용하여 스크린산화막을 형성하는 단계; 상기 스크린산화막을 마스크로 상기 반도체 기판에 웰 및 문턱전압조절을 위한 도펀트를 주입하는 단계; 상기 스크린산화막을 제거하는 단계; 및 상기 반도체 기판 상에 건식산화법으로 게이트산화막을 형성하는 단계를 포함하는 것을 특징으로 하며, 상기 플라즈마처리는, 산소(O2)의 플라즈마를 이용하는 것을 특징으로 하며, 상기 플라즈마 처리는 상기 트렌치의 탑코너가 30°∼70°로 완만하게 라운드지도록 진행하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 3a 내지 도 3h는 본 발명의 실시예에 따른 트렌치형 소자분리막의 형성 방법을 도시한 공정 단면도이다.
도 3a에 도시된 바와 같이, 실리콘 기판(21) 상에 패드산화막(22)과 패드질화막(23)을 순차적으로 형성한다. 여기서, 패드질화막(23)은 이후의 식각 저지막의 역할을 하고 또한 이후의 화학적기계적연마(CMP) 공정시 연마 스톱층(stop layer)의 역할도 한다. 바람직하게 패드산화막(22)은 100Å 정도의 두께를 갖는 실리콘산화막(SiO2)이고, 패드질화막(23)은 300Å∼2000Å 정도의 두께를 가지는 실리콘질화 막(Si3N4)이다.
다음에, 패드질화막(23) 상에 반사방지막(24)을 형성한다. 여기서, 반사방지막(24)은 이후 포토리소그래피 공정을 용이하게 진행하기 위해 도입한 것으로, 실리콘질화막(SiN)을 이용한다.
다음으로, 반사방지막(24) 상에 감광막을 도포하고 노광 및 현상으로 패터닝하여 소자분리영역을 정의하는 감광막패턴(25)을 형성한 후, 감광막패턴(25)을 식각마스크로 이용하여 반사방지막(24), 패드질화막(23) 및 패드산화막(22)을 순차적으로 식각한다. 이상의 식각 공정은 패드질화막 식각 장치에서 이루어지고, 반사방지막을 식각 단계, 패드질화막 식각 단계, 패드질화막 과도식각 단계, 탑라운드 형성 단계의 4단계로 진행된다.
먼저, 감광막패턴(25)을 식각마스크로 이용하여 반사방지막(24)을 식각하는 단계는, CHF3/CF4/Ar/O2의 혼합가스를 이용하여 식각하되, 식각 중지 시점인 EOP(End Of Point)로 식각종료시점을 정하게 된다. 예를 들어, 공정 조건(recipe)을 살펴 보면, 식각가스로는 10sccm∼30sccm 유량의 CHF3, 20sccm∼30sccm 유량의 CF4 또는 5sccm∼20sccm 유량의 O2를 단독 또는 혼합하여 사용하고, 혼합하여 사용할 때 혼합가스내 절대량은 CF4가 많다.
다음에, 반사방지막(24) 식각후 노출되는 패드질화막(23)을 식각하는데, 식각가스는 반사방지막 식각 조건과 동일하다. 예를 들어, CHF3/CF4/Ar/O2 의 혼합가스 를 이용하여 식각하되, 식각 중지 시점인 EOP로 식각종료시점을 정하게 된다. 바람직하게, 5sccm∼30sccm 유량의 CHF3, 5sccm∼15sccm 유량의 CF4 또는 0sccm∼10sccm 유량의 O2를 혼합하여 사용하고, 혼합가스내 절대량은 CHF3가 많다. 한편, 위와 같은 패드질화막(23) 식각시 하부의 패드산화막(22)도 식각된다.
다음으로, 패드질화막(23)의 과도식각을 진행하는데, 과도식각은 패드질화막(23) 및 패드산화막(22) 식각후 실리콘기판(21) 표면에 발생된 실리콘스팟(Si spot)과 같은 결함들을 제거해주기 위한 것으로, CF4/Ar/O2의 혼합가스를 사용한다.
다음으로, 트렌치를 형성하는 단계를 수행하기 전에 초기 탑라운드(26)을 형성하는 단계를 수행한다. 초기 탑라운드(26)를 형성하기 위해 CHF3/CF4/Ar의 혼합가스를 이용한다.
도 3b에 도시된 바와 같이, 전술한 바와 같이 패드질화막(23) 식각 공정을 진행한 후에 감광막패턴(25)과 반사방지막(24)을 스트립하는데, 스트립 공정은 산소 플라즈마를 이용한다.
다음으로, 패드질화막(23)을 식각마스크로 이용하여 실리콘 기판(21)을 식각하여 트렌치(27)를 형성하는 공정을 진행한다. 이때, 트랜지스터가 형성될 활성영역(21a)이 정의된다.
트렌치(27)를 형성하는 실리콘 기판 식각 공정은 브롬화수소(HBr)를 이용하여 표면을 식각하여 트렌치(27)의 탑코너의 라운드각도(A1)를 조절하는 제1단계, 자연산화막을 제거하는 제2단계, 설정된 깊이만큼 실리콘기판(21)을 식각하는 제3단계, 및 제3단계 식각시 이용한 가스를 제거하기 위한 제4단계로 구성된다. 이상의 식각 공정은 실리콘 식각 장치에서 이루어진다.
먼저, 제1단계는, 40sccm의 브롬화수소(HBr)를 포함하는 가스를 포함하는 식각가스로 식각을 진행하고, 또는 헬륨(He) 가스를 더 추가하여 식각을 진행할 수도 있다. 그리고, 제2단계는 CF4/He의 혼합가스를 이용하여 식각하고, 제3단계는 실질적으로 트렌치(27)를 형성하는 메인 식각단계로서 브롬화수소(HBr)와 염소(Cl2) 가스의 혼합가스를 포함하는 가스로 식각한다. 예를 들어, 제3단계는 HBr/Cl2/O2/He의 혼합가스를 이용한다. 다음으로, 제4단계는 제3단계시 챔버분위기중의 염소가스를 제거하기 위한 것으로 CF4/O2/Ar/He의 혼합가스를 이용한다.
전술한 바와 같은 트렌치(27)를 형성하기 위한 식각후에 트렌치(27)의 탑코너의 라운드각도(A1)는 45°∼90°정도의 각도를 갖는다. 즉, 실리콘 기판(21) 면에 대해 45°∼90°정도로 비스듬히 식각되어 경사진 측벽이 형성된다
도 3c에 도시된 바와 같이, 추가로 트렌치(27)의 탑코너를 식각하는 후처리식각을 도입하지 않고, 산소(O2) 또는 질소(N2)의 플라즈마를 이용한 플라즈마처리 공정을 진행한다. 이때, 플라즈마처리 공정은 마이크로웨이브(Microwave) 다운스트림(down stream) 방식의 플라즈마처리 공정을 이용하고, 여기서, 플라즈마소스로는 마이크로웨이브를 단독으로 사용하거나, 또는 RF 바이어스 파워와 혼합하여 사용하 며, 단독 또는 혼합 사용시와 동시에 산소 또는 질소만의 가스를 혼합하여 사용한다.
이와 같은 플라즈마처리 공정을 통해 트렌치(27) 식각시 발생된 불순물(트렌치 표면에 박혀 있는 식각종)을 산화시켜 트렌치(27) 표면에 희생산화막(28)을 형성시킨다. 이때, 플라즈마처리 공정이 건식 공정의 일종이므로 트렌치의 탑코너가 식각되기 때문에 희생산화막(28) 형성후의 탑코너의 라운드각도(A2)가 30°∼70°가 된다.
더욱이, 플라즈마처리 공정은 후처리식각을 피하면서도 탑코너의 라운드각도(A2)를 더욱 완만하게 형성할 수 있으므로, 활성영역(21a)의 임계폭 감소를 최소화한다. 즉, 트렌치의 탑코너를 식각하지 않으면서도 탑코너의 라운딩을 완만한 프로파일로 구현할 수 있다.
도 3d에 도시된 바와 같이, 플라즈마처리 공정에 의해 형성된 희생산화막(28)을 제거하기 위한 세정 공정을 실시한 후, 트렌치(27)의 측벽산화를 진행하여 트렌치(27)의 측벽에 측벽산화막(29)을 형성한다. 이때, 측벽산화막(29)을 형성하기 위한 측벽산화는 900℃∼1000℃의 온도범위에서 건식산화(dry oxidation)를 이용하여 60Å∼100Å두께로 형성하며, 측벽산화막(29) 형성에 따른 탑코너의 라운드각도(A3)는 85°∼90°로 제어한다. 건식산화는 습식산화(wet oxidation)에 비해 측벽에 비해 트렌치의 탑코너를 더 산화시키므로 탑코너에 형성되는 측벽산화막(29)의 두께(d2)가 트렌치의 측벽에 형성되는 두께(d1)보다 더 두껍다.
도 3e에 도시된 바와 같이, 전면에 라이너 질화막(30)을 증착한 후, 라이너질화막(30) 상에 트렌치(27)를 모두 채울때까지 고밀도플라즈마 방식의 절연막(31)을 증착한다.
도 3f에 도시된 바와 같이, 화학적기계적연마를 통해 절연막(31)을 평탄화하고, 후속 공정으로 패드질화막(23)을 인산용액(H3PO4)의 습식용액을 통해 제거한다. 이때, 패드산화막(23)과 측벽산화막(29)은 인산용액에 대해 선택비를 가지므로 식각되지 않는다.
계속해서, 패드산화막(22)의 습식제거를 통해 트렌치(27)에 절연막(31)으로 된 소자분리막을 형성한다. 이때, 트렌치(27)의 탑코너를 덮는 측벽산화막(29)의 두께가 트렌치(27)의 측벽에 형성된 두께보다 두껍기 때문에 패드산화막(22) 제거후에 모우트가 최소화된다.
도 3g에 도시된 바와 같이, 스크린산화막(32)을 건식산화법으로 형성한 후 문턱전압조절을 위한 불순물을 이온주입한다. 이때, 스크린산화막(32)은 850℃∼ 1000℃의 온도에서 50Å∼150Å 두께로 형성한다.
다음에, 도 3h에 도시된 바와 같이, 스크린산화막(32)을 습식으로 제거하고, 게이트산화막(33)을 건식산화법으로 성장시킨다. 이때, 게이트산화막(33)은 850℃∼ 1000℃의 온도에서 형성하며, 습식산화법을 이용할 수도 있다.
결과적으로, 스크린산화막(32)과 게이트산화막(33)은 건식산화법을 이용하므로써 탑코너의 각도를 완만한 90°로 유지시킬 수 있다.
후속 공정으로, 전술한 바와 같이 모우트를 최소화시킨 상태에서 게이트산화막(33) 상에 폴리실리콘막을 증착후 식각하는 경우, 모우트에 잔막이 잔류하는 것이 억제된다.
전술한 실시예에 따르면, 트렌치(27)를 형성한 후에 플라즈마처리를 진행하여 트렌치 표면에 발생된 불순물을 제거하고, 후속 공정으로 진행되는 산화 공정(측벽산화막, 스크린산화막 및 게이트산화막)을 모두 건식법으로 진행하므로써 트렌치의 탑코너에 형성되는 산화막들의 두께가 점차 증가하여 모우트 현상을 최소화시킨다.
예컨대, 트렌치 식각, 플라즈마처리, 측벽산화막, 스크린산화막 및 게이트산화막 공정이 모두 건식법으로 진행되는 동안 트렌치의 탑코너는 45°, 75°, 90°로 경사가 완만하게 변화된다. 즉, 측벽산화막, 스크린산화막 및 게이트산화막이 건식산화법으로 진행되므로 이전단계의 탑코너의 각진 부분을 식각하게 되어 탑코너가 더욱더 완만하게 라운드해지는 것이다.
전술한 실시예에서는 트렌치를 건식식각을 통해 형성한 후에 플라즈마처리 공정을 실시하여 불순물을 제거하고 있으나, 플라즈마처리 공정없이 후속 공정으로 진행되는 산화 공정들, 예를 들면, 측벽산화막, 스크린산화막 및 게이트산화막을 모두 건식산화법으로 진행한 경우에도 불순물 제거 및 트렌치 탑코너의 완만한 라운드 효과를 얻을 수 있다.
도 4a 및 도 4b는 후속 산화공정의 종류(건식법 및 습식법)에 따른 트렌치 탑코너 라운드 효과를 비교한 사진이다. 도 4a는 후처리식각없이 스크린산화막과 게이트산화막을 모두 건식산화법으로 형성한 경우를 나타낸 사진이고, 도 4b는 후처리식각없이 스크린산화막을 건식산화법으로 형성하고 게이트산화막을 습식산화법으로 형성한 경우를 나타낸 사진이다.
도 4a 및 도 4b에 도시된 바와 같이, 스크린산화막과 게이트산화막을 모두 건식산화법으로 형성한 경우는 스크린산화막을 건식산화법으로 형성하고 게이트산화막을 습식산화법으로 형성한 경우에 비해 모우트 현상이 억제되고 있음을 알 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 트렌치 식각후 진행되는 모든 산화 공정을 건식산화법으로 진행하므로써 트렌치 식각후의 추가 식각처리없이도 트렌치의 탑코너를 완만하게 라운드지는 형태로 형성하여 모우트 현상을 억제할 수 있는 효과가 있다.

Claims (12)

  1. 반도체 기판 상에 패드층 패턴을 형성하는 단계;
    상기 패드층 패턴을 마스크로 사용하여 상기 반도체 기판을 식각하여 트렌치를 형성하는 단계;
    플라즈마처리를 통해 상기 트렌치 표면에 희생산화막을 형성하는 단계;
    상기 희생산화막을 제거하는 단계;
    측벽산화를 진행하여 상기 트렌치의 측벽에 측벽산화막을 형성하는 단계;
    상기 측벽산화막 상에 라이너질화막을 형성하는 단계;
    상기 라이너질화막 상에 상기 트렌치를 매립하도록 절연막을 형성하는 단계; 및
    상기 절연막을 평탄화시켜 소자분리막을 형성하는 단계
    를 포함하는 반도체 소자의 제조 방법.
  2. 제1항에 있어서,
    상기 플라즈마처리는,
    산소(O2)의 플라즈마를 이용하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  3. 제2항에 있어서,
    상기 플라즈마 처리는,
    마이크로웨이브 다운스트림 방식의 플라즈마처리 공정을 이용하고, 플라즈마소스로는 마이크로웨이브를 단독으로 사용하거나, 또는 RF 바이어스 파워와 혼합하여 사용하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  4. 제1항에 있어서,
    상기 플라즈마 처리를 통해 상기 트렌치의 탑코너가 30°∼70°로 완만하게 라운드지도록 하는 상기 희생산화막을 형성시키는 것을 특징으로 하는 반도체 소자의 제조 방법.
  5. 반도체 기판 상에 패드층 패턴을 형성하는 단계;
    상기 패드층 패턴을 마스크로 사용하여 상기 반도체 기판을 식각하여 트렌치를 형성하는 단계;
    플라즈마처리를 통해 상기 트렌치 표면에 희생산화막을 형성하는 단계;
    상기 희생산화막을 제거하는 단계;
    측벽산화를 진행하여 상기 트렌치의 측벽에 측벽산화막을 형성하는 단계;
    상기 측벽산화막 상에 라이너질화막을 형성하는 단계;
    상기 라이너질화막 상에 상기 트렌치를 매립하도록 절연막을 형성하는 단계; 및
    상기 절연막을 평탄화시켜 소자분리막을 형성하는 단계;
    상기 패드층 패턴을 제거하는 단계;
    상기 반도체 기판 상에 건식산화법을 이용하여 스크린산화막을 형성하는 단계;
    상기 스크린산화막을 마스크로 상기 반도체 기판에 웰 및 문턱전압조절을 위한 도펀트를 주입하는 단계;
    상기 스크린산화막을 제거하는 단계; 및
    상기 반도체 기판 상에 건식산화법으로 게이트산화막을 형성하는 단계
    를 포함하는 반도체 소자의 제조 방법.
  6. 제5항에 있어서,
    상기 측벽산화는,
    건식산화법을 이용하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  7. 제5항에 있어서,
    상기 플라즈마처리는,
    산소(O2)의 플라즈마를 이용하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  8. 제7항에 있어서,
    상기 플라즈마 처리는,
    마이크로웨이브 다운스트림 방식의 플라즈마처리 공정을 이용하고, 플라즈마소스로는 마이크로웨이브를 단독으로 사용하거나, 또는 RF 바이어스 파워와 혼합하여 사용하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  9. 제5항에 있어서,
    상기 플라즈마 처리는,
    상기 트렌치의 탑코너가 30°∼70°로 완만하게 라운드지도록 진행하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  10. 제5항에 있어서,
    상기 측벽산화막은,
    900℃∼1000℃의 온도에서 60Å∼100Å 두께로 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  11. 제5항에 있어서,
    상기 스크린산화막은 850℃∼1000℃의 온도에서 50Å∼150Å 두께로 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  12. 제5항에 있어서,
    상기 게이트산화막은 850℃∼1000℃의 온도에서 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
KR1020030050062A 2003-07-22 2003-07-22 트렌치형 소자분리막을 구비한 반도체 소자의 제조 방법 KR101032893B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030050062A KR101032893B1 (ko) 2003-07-22 2003-07-22 트렌치형 소자분리막을 구비한 반도체 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030050062A KR101032893B1 (ko) 2003-07-22 2003-07-22 트렌치형 소자분리막을 구비한 반도체 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20050010679A KR20050010679A (ko) 2005-01-28
KR101032893B1 true KR101032893B1 (ko) 2011-05-06

Family

ID=37223052

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030050062A KR101032893B1 (ko) 2003-07-22 2003-07-22 트렌치형 소자분리막을 구비한 반도체 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR101032893B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010016698A (ko) * 1999-08-02 2001-03-05 박종섭 반도체장치의 ｓｔｉ형 소자분리막 형성방법
KR20010037467A (ko) * 1999-10-18 2001-05-07 윤종용 반도체 장치의 트렌치 격리 형성 방법
KR20010064324A (ko) * 1999-12-29 2001-07-09 박종섭 반도체소자의 트렌치를 이용한 소자분리막 형성방법
KR20020055196A (ko) * 2000-12-28 2002-07-08 박종섭 반도체 소자의 트렌치 소자분리막 형성방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010016698A (ko) * 1999-08-02 2001-03-05 박종섭 반도체장치의 ｓｔｉ형 소자분리막 형성방법
KR20010037467A (ko) * 1999-10-18 2001-05-07 윤종용 반도체 장치의 트렌치 격리 형성 방법
KR20010064324A (ko) * 1999-12-29 2001-07-09 박종섭 반도체소자의 트렌치를 이용한 소자분리막 형성방법
KR20020055196A (ko) * 2000-12-28 2002-07-08 박종섭 반도체 소자의 트렌치 소자분리막 형성방법

Also Published As

Publication number Publication date
KR20050010679A (ko) 2005-01-28

Similar Documents

Publication Publication Date Title
JP4476196B2 (ja) 半導体装置の製造方法
US7176104B1 (en) Method for forming shallow trench isolation structure with deep oxide region
US7507651B2 (en) Method for fabricating semiconductor device with bulb shaped recess gate pattern
KR100672754B1 (ko) 트렌치형 소자분리막을 구비한 반도체 소자의 제조 방법
JP4497860B2 (ja) 半導体素子の素子分離膜形成方法
KR100753083B1 (ko) 반도체소자의 리세스채널 형성 방법
KR100513799B1 (ko) 트렌치형 소자분리막을 구비한 반도체 소자의 제조 방법
JP2008010724A (ja) 半導体装置及びその製造方法
KR101032893B1 (ko) 트렌치형 소자분리막을 구비한 반도체 소자의 제조 방법
JP2007142258A (ja) 半導体装置の製造方法
US7192883B2 (en) Method of manufacturing semiconductor device
KR20040005230A (ko) 플래시 메모리 제조방법
KR20050067474A (ko) 반도체소자의 소자분리 방법
KR100726147B1 (ko) 리세스 게이트를 갖는 반도체장치의 제조 방법
KR100733558B1 (ko) 반도체 장치의 제조 방법
JP2002100670A (ja) 半導体装置及びその製造方法
KR20050003021A (ko) 반도체 소자의 제조방법
KR20030050596A (ko) 반도체장치의 소자분리막 형성 방법
KR20020003031A (ko) 반도체소자의 소자분리막 형성 방법
KR20050070281A (ko) 트렌치 형성 방법 및 그를 이용한 반도체 소자의 소자분리방법
KR20070002563A (ko) 플래시메모리소자의 소자분리 방법
JP2009117855A (ja) 半導体装置の製造方法
KR20060113263A (ko) 리세스게이트를 구비한 반도체장치의 제조 방법
KR20040008693A (ko) 반도체 소자의 트렌치형 소자분리막 형성방법
JP2001223264A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee