JP2007142258A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2007142258A
JP2007142258A JP2005335782A JP2005335782A JP2007142258A JP 2007142258 A JP2007142258 A JP 2007142258A JP 2005335782 A JP2005335782 A JP 2005335782A JP 2005335782 A JP2005335782 A JP 2005335782A JP 2007142258 A JP2007142258 A JP 2007142258A
Authority
JP
Japan
Prior art keywords
etching
film
silicon nitride
nitride film
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005335782A
Other languages
English (en)
Inventor
Masaru Yamada
雅留 山田
Akihiko Kotani
昭彦 鼓谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005335782A priority Critical patent/JP2007142258A/ja
Priority to US11/600,068 priority patent/US7696099B2/en
Publication of JP2007142258A publication Critical patent/JP2007142258A/ja
Priority to US12/717,550 priority patent/US8034721B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Element Separation (AREA)

Abstract

【課題】トレンチエッチング後の活性領域幅及びラウンド形状のパターン粗密、ウェハ面内による寸法差を低減する半導体装置の製造方法を提供する。
【解決手段】シリコン基板１０１上にシリコン酸化膜１０２と、シリコン窒化膜１０３と、レジストパターン１０４を形成し、シリコン窒化膜１０３を膜厚方向の一部を残してエッチングし、シリコン窒化膜１０３の側壁に第１のエッチング防止膜１０７を形成しながら残したシリコン窒化膜１０３の一部をエッチングして、シリコン窒化膜１０３下部端が突き出た形状に形成し、露出したシリコン酸化膜１０２をエッチングし、シリコン窒化膜１０３の側壁に第２のエッチング防止膜１１７を形成しながら、露出したシリコン基板１０１表面をエッチングして、トレンチ上部肩部をラウンド形状に形成する。
【選択図】図６

Description

本発明は、半導体装置の製造方法に関し、詳しくは素子分離用のトレンチ分離の形成方法に関する。
半導体装置の微細化に伴い、サブクォーターミクロンのデバイスでは、素子を電気的に分離する方法として、浅い溝を形成して素子分離の絶縁膜を埋め込む、いわゆるシャロートレンチ分離（Shallow Trench Isolation：以降、ＳＴＩと称する）が広く用いられている。従来の半導体装置の製造方法を、図２１，２２に基づいて説明する（例えば、特許文献１参照）。
図２１，２２において、５００はチャンバ雰囲気、５０１はシリコン基板、５０２はシリコン酸化膜、５０３はシリコン窒化膜、５０４はレジスト、５０５はシリコン酸化膜の膜厚、５０６はシリコン肩部ラウンド部、５０７はエッチング防止膜である。
ＳＴＩを形成する際、シリコン基板５０１のトレンチエッチング時に、エッチング防止膜（Ｃ系デポ物）５０７がハードマスク側壁に形成されるような条件で活性領域をエッチングし、活性領域肩部５０６をラウンドさせて形成する。この活性領域肩部５０６のラウンド形状は、ゲート絶縁膜に対する電界集中を緩和するために必要なものである。
図２１に示すように、ＳＴＩを形成する際のシリコントレンチエッチング処理方法として、エッチング防止膜５０７が形成されるようにエッチングガス種、ガス流量を選択し、活性領域肩部のラウンド５０６を形成した後、図２２に示したような形状で制御された深さのＳＴＩを形成する。
米国特許第6,287,974号明細書（ＦＩＧ．３Ｃ、ＦＩＧ．３Ｄ）
しかしながら、従来の半導体装置の製造方法による活性領域肩部５０６のラウンド形状は、エッチング防止膜５０７の形成量により制御される。図２３に、この時の走査型電子顕微鏡（ＳＥＭ）による断面観察像に示す。このＳＥＭ像より、パターンの粗密により活性領域の突き出し量、ラウンド量が変動することが分かった。
図２４に、図２３のＳＥＭ像を模式的に示す。図２４では、向かって左側に各活性領域同士の距離が密集したパターンの代表例を記載し、向かって右側に各活性領域同士の距離が離れて孤立したパターンの代表例を記載する形で説明を行う。
図２４において、６００はチャンバ雰囲気、６０１はシリコン基板、６０２はシリコン酸化膜、６０３はシリコン窒化膜、６０４はレジスト、６０５はシリコン酸化膜の膜厚、６０６はシリコン肩部ラウンド部（密集）、６０６’はシリコン肩部ラウンド部（孤立）、６０７はエッチング防止膜、６０８はエッチング防止膜のテーパ角（密集）、６０９はシリコン基板の突き出し量（密集）、６１０はエッチング防止膜のテーパ角（孤立）、６１１はシリコン基板の突き出し量（孤立）、６１２はエッチング防止膜の高さである。
パターンの粗密以外では、ウェハの面内分布やウェハ間でのばらつきが考えられる。今回課題としている最もばらつきが大きくなる項目としては、活性領域の突き出し量６０９，６１１や、活性領域肩部のラウンド量６０６，６０６’が挙げられる。この原因としては、エッチング時の側壁に形成されるエッチング防止膜６０７が、局所的なガス流量やガス分圧の変化、ウェハ面内でのガス流量、ガス圧力、プラズマの分布の変化により変動するために発生すると考えられる。
図２５は、シリコン肩部ラウンド部分の拡大図を示しており、同図（ａ）は活性領域同士の距離が密集した側、同図（ｂ）は活性領域同士の距離が離れて孤立した側を示している。
本発明は、従来の半導体装置の製造方法の課題である活性領域の突き出し量、活性領域肩部ラウンド量のパターンの粗密、ウェハ面内，ウェハ間での変動を低減させることにより、活性領域幅及びラウンド形状のパターン粗密、ウェハ面内による寸法差を低減するトレンチ分離を持つ半導体装置の製造方法を提供することを目的とする。
本発明は、上記課題を鑑みてなされたものであって、トレンチ分離の形成方法において、エッチング防止膜のばらつきに着目し、トレンチエッチング時のエッチング防止膜の形成ステップのばらつきに対して影響の大きいエッチング防止膜の形成高さを低減することで、活性領域幅、活性領域肩部のラウンド量のパターンの粗密、ウェハ面内での変動が少ない素子分離を形成する半導体装置の製造方法を実現する。
本発明による第１の半導体装置の製造方法は、シリコン基板上にシリコン酸化膜を形成する工程と、前記シリコン酸化膜上にシリコン窒化膜を形成する工程と、前記シリコン窒化膜上にレジストパターンを形成する工程と、前記レジストパターンをマスクとして前記シリコン窒化膜を膜厚方向の一部を残してエッチングする工程と、前記シリコン窒化膜の側壁に第１のエッチング防止膜を形成しながら前記残したシリコン窒化膜の一部をエッチングして、前記シリコン窒化膜下部端が突き出た形状に形成する工程と、露出した前記シリコン酸化膜をエッチングする工程と、前記シリコン窒化膜の側壁に第２のエッチング防止膜を形成しながら、露出した前記シリコン基板表面をエッチングして、トレンチ上部肩部をラウンド形状に形成する工程と、前記ラウンド形状が形成された前記シリコン基板を更にエッチングしてトレンチを形成する工程とを含むことを特徴とする。
上記の構成で、前記シリコン窒化膜下部端が突き出た形状に形成する工程において、異方性エッチングを用いてエッチングすることにより、前記シリコン窒化膜下部端がテーパ形状に形成され、該テーパ角を５°〜４５°の角度とすることが好ましい。
本発明による第１の半導体装置の製造方法によると、前記シリコン窒化膜の側壁に第１のエッチング防止膜を形成しながら前記残したシリコン窒化膜の一部をエッチングして、前記シリコン窒化膜下部端が突き出た形状に形成し、前記シリコン窒化膜の側壁に第２のエッチング防止膜を形成しながら、露出した前記シリコン基板表面をエッチングして、トレンチ上部肩部をラウンド形状に形成するので、第２のエッチング防止膜の側壁成分の高さを低減でき、これにより突き出し量、ラウンド量のばらつきを抑制することができる。
本発明による第２の半導体装置の製造方法は、シリコン基板上にシリコン酸化膜を形成する工程と、前記シリコン酸化膜上にシリコン窒化膜を形成する工程と、前記シリコン窒化膜上にレジストパターンを形成する工程と、前記レジストパターンをマスクとして前記シリコン窒化膜を膜厚方向の一部を残してエッチングする工程と、前記残したシリコン窒化膜の一部をエッチングして、前記シリコン窒化膜下部端が突き出た形状に形成する工程と、露出した前記シリコン酸化膜をエッチングする工程と、前記シリコン窒化膜の側壁にエッチング防止膜を形成しながら、露出した前記シリコン基板表面をエッチングして、トレンチ上部肩部をラウンド形状に形成する工程と、前記ラウンド形状に形成された前記シリコン基板を更にエッチングしてトレンチを形成する工程とを含むことを特徴とする。
上記の構成で、前記シリコン窒化膜下部端が突き出た形状に形成する工程において、等方性エッチングを用いてエッチングすることにより、前記シリコン窒化膜下部端の突き出し量は前記残したシリコン窒化膜の膜厚より小さいことが好ましい。
本発明による第２の半導体装置の製造方法によると、前記残したシリコン窒化膜の一部をエッチングして、前記シリコン窒化膜下部端が突き出た形状に形成し、前記シリコン窒化膜の側壁にエッチング防止膜を形成しながら、露出した前記シリコン基板表面をエッチングして、トレンチ上部肩部をラウンド形状に形成するので、エッチング防止膜の側壁成分の高さを低減でき、これにより突き出し量、ラウンド量のばらつきを抑制することができる。
本発明による第３の半導体装置の製造方法は、シリコン基板上にシリコン酸化膜を形成する工程と、前記シリコン酸化膜上にシリコン窒化膜を形成する工程と、前記シリコン窒化膜上にレジストパターンを形成する工程と、前記レジストパターンをマスクとして前記シリコン窒化膜をエッチングする工程と、前記シリコン窒化膜の側壁に第１のエッチング防止膜を形成しながら露出した前記シリコン酸化膜をエッチングして、該シリコン酸化膜端が突き出た形状に形成する工程と、前記シリコン窒化膜の側壁に第２のエッチング防止膜を形成しながら、露出した前記シリコン基板表面をエッチングして、トレンチ上部肩部をラウンド形状に形成する工程と、前記ラウンド形状に形成された前記シリコン基板を更にエッチングしてトレンチを形成する工程とを含むことを特徴とする。
上記の構成で、前記シリコン酸化膜端が突き出た形状に形成する工程において、異方性エッチングを用いてエッチングすることにより、前記シリコン酸化膜端がテーパ形状に形成され、該テーパ角を５°〜４５°の角度とすることが好ましい。
本発明による第３の半導体装置の製造方法によると、前記シリコン窒化膜の側壁に第１のエッチング防止膜を形成しながら露出した前記シリコン酸化膜をエッチングして、該シリコン酸化膜端が突き出た形状に形成し、前記シリコン窒化膜の側壁に第２のエッチング防止膜を形成しながら、露出した前記シリコン基板表面をエッチングして、トレンチ上部肩部をラウンド形状に形成するので、第２のエッチング防止膜の側壁成分の高さを低減でき、これにより突き出し量、ラウンド量のばらつきを抑制することができる。
本発明による第４の半導体装置の製造方法は、シリコン基板上にシリコン酸化膜を形成する工程と、前記シリコン酸化膜上にシリコン窒化膜を形成する工程と、前記シリコン窒化膜上にレジストパターンを形成する工程と、前記レジストパターンをマスクとして前記シリコン窒化膜をエッチングする工程と、露出した前記シリコン酸化膜をエッチングして、該シリコン酸化膜端が突き出た形状に形成する工程と、前記シリコン窒化膜の側壁にエッチング防止膜を形成しながら、露出した前記シリコン基板表面をエッチングして、トレンチ上部肩部をラウンド形状に形成する工程と、前記ラウンド形状が形成された前記シリコン基板を更にエッチングしてトレンチを形成する工程とを含むことを特徴とする。
上記の構成で、前記シリコン酸化膜端が突き出た形状に形成する工程において、等方性エッチングを用いてエッチングすることにより、前記シリコン酸化膜端の突き出し量は前記シリコン酸化膜の膜厚より小さいことが好ましい。
本発明による第４の半導体装置の製造方法は、露出した前記シリコン酸化膜をエッチングして、該シリコン酸化膜端が突き出た形状に形成し、前記シリコン窒化膜の側壁にエッチング防止膜を形成しながら、露出した前記シリコン基板表面をエッチングして、トレンチ上部肩部をラウンド形状に形成するので、エッチング防止膜の側壁成分の高さを低減でき、これにより突き出し量、ラウンド量のばらつきを抑制することができる。＜作用を追加しました。ご検討下さい＞
上記の各構成で、ストレス緩和や信頼性確保の観点から、トレンチ形成工程において、前記トレンチ上部を更にテーパエッチングすることが好ましい。
本発明によると、トレンチエッチ後の活性領域幅及びラウンド形状（突き出し量、ラウンド量）のパターンの粗密によるばらつき、ウェハ面内でのばらつきを低減することで、活性領域幅及びラウンド形状のパターン粗密、ウェハ面内による寸法差を低減するトレンチ分離を持つ半導体装置の製造方法を実現することができる。
以下、本発明の実施形態に係る半導体装置の製造方法について、図面を参照しながら説明する。
始めに、図１，２を用いて、本発明の課題を解決できる理由を分かりやすく説明する。図１，２は、直角三角形の高さと底辺の幅と角度の関係を示したものであり、図１のグラフの点線部に囲まれた部分を拡大したものが図２である。なお、図１，２より直角三角形の高さと底辺の幅とθの関係は、以下の通りである。
底辺の幅＝高さ×ｔａｎθ
（図中の記号を用いた場合：ｗｉｄｔｈ＝ｈｅｉｇｈｔ×ｔａｎθ）
この関係は、高さが高いほど、ｔａｎθの角度に対する底辺の幅の変動量が大きくなることを示すものである。これから、本願発明者は、側壁に付着するエッチング防止膜に対し、突き出し量、ラウンド量に影響を与える側壁成分の高さを低減することを見出した。すなわち、本発明は、エッチング防止膜の側壁成分の高さを低減する方法を提供し、これにより突き出し量、ラウンド量のばらつきを抑制することが可能になる。
以後の図３〜２０において、向かって左側に各活性領域同士の距離が密集したパターン例を示し、向かって右側に各活性領域同士の距離が離れて孤立したパターンの例を示す。
（第１の実施形態）
本発明の第１の実施形態について、図３〜８を参照しながら説明する。
まず、図３に示す工程１で、チャンバ雰囲気１００中にて、ｐ型単結晶シリコン基板１０１上に、熱酸化法を用いて膜厚８ｎｍ〜２０ｎｍのシリコン酸化膜１０２を形成する。その後、シリコン酸化膜１０２上にＣＶＤ法（減圧ＣＶＤ法、プラズマＣＶＤ法、高密度プラズマＣＶＤ法、または常圧ＣＶＤ法、ＡｔｏｍｉｃＬａｙｅｒＤｅｐｏｓｉｔｉｏｎ−ＣＶＤ法）を用いて、膜厚＝１００〜２００ｎｍのシリコン窒化膜１０３を堆積する。次いで、シリコン窒化膜１０３上に感光膜（レジスト膜）を塗布し、露光及び現像工程でパターンニングして、素子分離領域を画定するレジストパターン１０４を形成する。この時、シリコン窒化膜１０３と感光膜の間に、リソグラフィ時の反射光の低減のため反射防止膜を堆積してもよい。
次に、図４に示す工程２で、素子分離領域に対応させて、フォトリソグラフィ技術を用いて形成したレジストパターン１０４をマスクとして、シリコン窒化膜１０３を異方性エッチングする。なお、１０６が、シリコン窒化膜エッチング量を示している。
この時、シリコン窒化膜１０３をエッチングするステップは、ＣＨＦ3／ＣＦ4／Ａｒ／Ｏ2の混合ガスを利用してエッチングし、シリコン窒化膜１０３の一部の膜厚１０５部分を残してエッチングをストップさせる。この時、膜厚をモニタリングしながら終点検出することで、よりばらつきを抑制することが可能となる。なお、上記エッチング残し膜厚１０５は、後述するシリコン窒化膜下部端のテーパ角を所定の角度に制御するために、３ｎｍ〜２０ｎｍであることが好ましい。
例えば、エッチングガスとしては１０ｓｃｃｍ（ｓｔａｎｄａｒｄ ｃｃ／ｍｉｎ）〜５０ｓｃｃｍ流量のＣＨＦ3、１０ｓｃｃｍ〜５０ｓｃｃｍ流量のＣＦ4、５ｓｃｃｍ〜２０ｓｃｃｍ流量のＯ2、Ａｒ５０ｓｃｃｍ〜５００ｓｃｃｍを単独または混合して使用する。
次に、図５に示す工程３で、残したシリコン窒化膜の膜厚１０５部分をエッチングするが、ここでは側壁に形成する第１のエッチング防止膜（Ｃ系デポ物）１０７が付着しやすい条件（シリコン窒化膜１０３の下部端がテーパ形状となる）でエッチングを行う。このエッチング工程では、後述するエッチングを利用して、図に示すシリコン窒化膜の突き出し量１０９，１１１を調節する。このように、シリコン窒化膜１０３の側壁に第１のエッチング防止膜１０７を形成しながら、残したシリコン窒化膜１０５の一部をエッチングすると、シリコン窒化膜１０３の下部端がレジストパターン１０４から突き出た形状になる。なお、１０８，１１０は、第１のエッチング防止膜のテーパ角を示している。
例えば、エッチングガスとしては１０ｓｃｃｍ〜５０ｓｃｃｍ流量のＣＨＦ3、１０ｓｃｃｍ〜５０ｓｃｃｍ流量のＣＦ4、５ｓｃｃｍ〜２０ｓｃｃｍ流量のＯ2、Ａｒ５０ｓｃｃｍ〜５００ｓｃｃｍを単独または混合して使用するが、工程２と比べてＯ2流量が少ないあるいは、ＣＨＦ3ガス流量／ＣＦ4ガス流量の値が大きい方が望ましい。なお、例えば上記エッチングガスの混合比を調整することにより、シリコン窒化膜１０３の下部端のテーパ角１１２，１１４は５°〜４５°の角度に制御することが可能である。なお、テーパ角１１２，１１４の５°〜４５°は、実際のばらつきを考慮し、高さと幅が１対１に対応することによる。
一方、以上のようなシリコン窒化膜１０３のエッチング時には、下層のシリコン酸化膜１０２もエッチングされるが、完全になくならないようにエッチング条件を設定する。以上のエッチング工程は、シリコン窒化膜１０３のエッチング装置で行われる。
次に、図６に示す工程４で、シリコン酸化膜１０２のエッチングを行うが、この時シリコン基板１０１の表面に発生したシリコンスポットのような欠陥を除去するため過度のエッチングを行う。エッチングガスとしては１０ｓｃｃｍ〜５０ｓｃｃｍ流量のＣＨＦ3、１０ｓｃｃｍ〜５０ｓｃｃｍ流量のＣＦ4、５ｓｃｃｍ〜２０ｓｃｃｍ流量のＯ2、Ａｒ５０ｓｃｃｍ〜５００ｓｃｃｍを単独または混合して使用する。
次に、レジストパターン１０４及び第１のエッチング防止膜１０７をエッチングマスクとして利用し、シリコン基板１０１をエッチングして、トレンチ上部肩部（活性領域肩部）のラウンド形状を形成する工程を行う。このエッチング工程は、臭化水素（ＨＢｒ）を利用して表面をエッチングして、図に示すトレンチ上部肩部の突き出し量１１３，１１５を調節する。この時、突き出し量、ラウンド量のばらつきに影響を与える第２のエッチング防止膜（Ｃ系デポ物）１１７の高さは低く抑えられることになるため、突き出し量、ラウンド量のばらつきが低減される。このように、第１のエッチング防止膜１０７上に第２のエッチング防止膜１１７を更に形成しながら、露出したシリコン基板１０１の表面をエッチングすると、トレンチ上部肩部がラウンド形状になる。なお、１１２，１１４は、第２のエッチング防止膜のテーパ角、１１６は、第２のエッチング防止膜の高さを示している。
例えば、２０〜１００ｓｃｃｍの臭化水素（ＨＢｒ）ガスを含むエッチングガスでエッチングを行い、トレンチ上部肩部のラウンド形状（突き出し量、ラウンド量）を調整する。また、ヘリウム（Ｈｅ）ガスを更に追加してエッチングを行うことができる。その際、下部電極の印加電力を２００〜５００Ｗ程度とすることが望ましい。
次に、図７に示す工程５で、レジストパターン１０４及びシリコン窒化膜１０３の側壁に付着した第２のエッチング防止膜１１７をマスクとして、設定された深さまでシリコン基板１０１をエッチングしてトレンチ１１８を形成する。
例えば、エッチングガスとして、５０〜２００ｓｃｃｍのＣｌ2、１〜２０ｓｃｃｍのＯ2の混合ガスを利用する。以上のエッチング工程は、シリコンのエッチング装置で行われる。
このように構成された半導体装置の製造方法によると、図８のシリコン肩部ラウンド部分の拡大図に示すように、同図（ａ）の活性領域同士の距離が密集した側においては、第２のエッチング防止膜１１７のシリコン窒化膜１０３下部端の突き出し部分１０３ａ以下において、第２のエッチング防止膜１１７ａのテーパ角１１２が変化し、その側壁成分の高さが突き出し量、ラウンド量に影響を与えることとなり、図１，２のｈｅｉｇｈｔが符号１１６、ｗｉｄｔｈが符号１１３、θが符号１１２に相当する。同様に、同図（ｂ）の活性領域同士の距離が離れて孤立した側においては、ｈｅｉｇｈｔが符号１１６、ｗｉｄｔｈが符号１１５、θが符号１１４に相当する。これに対し、従来例では図２５に示すように、ｈｅｉｇｈｔが符号６１２、ｗｉｄｔｈが符号６０９，６１１、θが符号６０８，６１０に相当し、ｈｅｉｇｈｔはシリコン基板６０１上面からシリコン窒化膜６０３上面にまで渡る大きさとなる。このように、シリコン窒化膜１０３下部端に突き出し部分１０３ａ，ｂを形成することでｈｅｉｇｈｔ、すなわち第２のエッチング防止膜１１７ａ，ｂの側壁成分の高さ１１６を低減でき、これにより突き出し量、ラウンド量のばらつきを抑制することができ、トレンチエッチング後の活性領域幅及びラウンド形状のパターン粗密、ウェハ面内による寸法差を低減することができる。
（第２の実施形態）
本発明の第２の実施形態について、図９および図１０を参照しながら説明する。
なお、図９，１０において、２００はチャンバ雰囲気、２０１はシリコン基板、２０２はシリコン酸化膜、２０３はシリコン窒化膜、２０４はレジスト、２０５はシリコン窒化膜の残し膜厚、２０６はシリコン窒化膜エッチング量、２０９はシリコン窒化膜の突き出し量（密集）、２１１はシリコン窒化膜の突き出し量（孤立）、２１２は第２のエッチング防止膜のテーパ角（密集）、２１３はシリコン基板の突き出し量（密集）、２１４は第２のエッチング防止膜のテーパ角（孤立）、２１５はシリコン基板の突き出し量（孤立）、２１６は第２のエッチング防止膜の高さ、２１７は第２のエッチング防止膜である。
第２の実施形態は、第１の実施形態とは別の形成方法を提案するものであるが、図４に示した工程２までは、第１の実施形態と同様の構成を用いて形成し、シリコン窒化膜の残し膜厚２０５をエッチングする際、つまり工程３を以下のような条件でエッチングするものとする。
図９に示す工程３で、シリコン窒化膜の残し膜厚２０５のをエッチングするが、この時のエッチング条件は、シリコン窒化膜２０３を等方性エッチングすることができる条件を用いる。このエッチング工程では、後述するエッチングを利用して、図に示すシリコン窒化膜２０３の突き出し量２０９，２１１を調節する。こうすると、シリコン窒化膜２０３の下部端が、レジストパターン２０４から突き出た形状になる。なお、その突き出し量２０９，２１１は、上記膜厚２０５より小さいことが好ましい。
例えば、ドライエッチの場合、エッチングガスとしては、５０ｓｃｃｍ〜２００ｓｃｃｍ流量のＣＦ4、５ｓｃｃｍ〜５０ｓｃｃｍ流量のＯ2を単独または混合して使用する。また、ウェットエッチの場合、１６０℃以上のリン酸溶液などによりエッチングすることで、等方性のエッチングを行うことができる。
一方、以上のようなシリコン窒化膜２０３のエッチング時には、下層のシリコン酸化膜２０２もエッチングされるが、完全になくならないようにエッチング条件を設定する。
次に、図１０に示す工程４で、シリコン酸化膜２０２のエッチングを行うが、この時、シリコン基板２０１の表面に発生したシリコンスポットのような欠陥を除去するため過度のエッチングを行う。
例えば、エッチングガスとしては１０ｓｃｃｍ〜５０ｓｃｃｍ流量のＣＨＦ3、１０ｓｃｃｍ〜５０ｓｃｃｍ流量のＣＦ4、５ｓｃｃｍ〜２０ｓｃｃｍ流量のＯ2、Ａｒ５０ｓｃｃｍ〜５００ｓｃｃｍを単独または混合して使用するが、工程２と比べてＯ2流量が少ないあるいは、ＣＨＦ3ガス流量／ＣＦ4ガス流量の値が大きい方が望ましい。
次に、レジストパターン２０４をエッチングマスクとして利用して、シリコン基板２０１をエッチングして、トレンチ上部肩部のラウンド形状を形成する工程を行う。このエッチング工程は、臭化水素（ＨＢｒ）を利用して表面をエッチングして、図に示すトレンチ上部肩部の突き出し量２１３，２１５を調節する。この時、突き出し量、ラウンド量のばらつきに影響を与える第２のエッチング防止膜の高さ２１６は低く抑えられることになるため、ばらつきが低減される。このように、シリコン窒化膜２０３の側壁に第２のエッチング防止膜２１７を形成しながら、露出したシリコン基板２０１の表面をエッチングすると、トレンチ上部肩部がラウンド形状になる。
例えば、２０〜１００ｓｃｃｍの臭化水素（ＨＢｒ）ガスを含むエッチングガスでエッチングを行い、トレンチ上部肩部のラウンド形状を調整する。また、ヘリウム（Ｈｅ）ガスを更に追加してエッチングを行うことができる。その際、下部電極の印加電力を２００〜５００Ｗ程度とすることが望ましい。
以後の工程は、第１の実施形態の工程５（図７）と同様に形成されるものとする。
このように構成された半導体装置の製造方法によると、図１１のシリコン肩部ラウンド部分の拡大図に示すように、同図（ａ）の活性領域同士の距離が密集した側においては、第２のエッチング防止膜２１７のシリコン窒化膜２０３下部端の突き出し部分２０３ａ以下において、第２のエッチング防止膜２１７ａのテーパ角２１２が変化し、その側壁成分の高さが突き出し量、ラウンド量に影響を与えることとなり、図１，２のｈｅｉｇｈｔが符号２１６、ｗｉｄｔｈが符号２１３、θが符号２１２に相当する。同様に、同図（ｂ）の活性領域同士の距離が離れて孤立した側においては、ｈｅｉｇｈｔが符号２１６、ｗｉｄｔｈが符号２１５、θが符号２１４に相当する。これに対し、従来例では図２５に示すように、ｈｅｉｇｈｔが符号６１２、ｗｉｄｔｈが符号６０９，６１１、θが符号６０８，６１０に相当し、ｈｅｉｇｈｔはシリコン基板６０１上面からシリコン窒化膜６０３上面にまで渡る大きさとなる。このように、シリコン窒化膜２０３下部端に突き出し部分２０３ａ，ｂを形成することでｈｅｉｇｈｔ、すなわち第２のエッチング防止膜２１７ａ，ｂの側壁成分の高さ２１６を低減でき、これにより突き出し量、ラウンド量のばらつきを抑制することができ、トレンチエッチング後の活性領域幅及びラウンド形状のパターン粗密、ウェハ面内による寸法差を低減することができる。
（第３の実施形態）
本発明の第３の実施形態について、図１２ないし図１６を参照しながら説明する。
図１２に示す工程１は、第１の実施形態の工程１（図３）と同様の構成を用いて形成されている。なお、３００はチャンバ雰囲気、３０１はシリコン基板、３０２はシリコン酸化膜、３０３はシリコン窒化膜、３０４はレジストである。
次に、図１３に示す工程２で、素子分離領域に対応させて、フォトリソグラフィ技術を用いて形成したレジストパターン３０４をマスクとして、シリコン窒化膜３０３を異方性エッチングする。
この時、シリコン窒化膜３０３をエッチングするステップは、ＣＨＦ3／ＣＦ4／Ａｒ／Ｏ2の混合ガスを利用してエッチングし、下層のシリコン酸化膜３０２が露出するまでエッチングを進める。シリコン窒化膜３０３をエッチング中に、シリコン酸化膜３０２が露出したことを、シリコン酸化膜３０２がエッチングされ始めた際に酸素ガスのスペクトルを検出することで検知して、その時点でエッチングをストップする。
例えば、エッチングガスとしては１０ｓｃｃｍ〜５０ｓｃｃｍ流量のＣＨＦ3、１０ｓｃｃｍ〜５０ｓｃｃｍ流量のＣＦ4、５ｓｃｃｍ〜２０ｓｃｃｍ流量のＯ2、Ａｒ５０ｓｃｃｍ〜５００ｓｃｃｍを単独または混合して使用する。以上のエッチング工程は、シリコン窒化膜のエッチング装置で行われる。
次に、図１４に示す工程３で、シリコン酸化膜３０２のエッチングを行う。ここでは側壁に形成する第１のエッチング防止膜３０７が付着しやすい条件（シリコン酸化膜３０２端がテーパ形状となる）でエッチングを行い、シリコン酸化膜３０２を突き出させる。このエッチング工程では、後述するエッチングを利用して、図に示すシリコン酸化膜３０２の突き出し量３０９，３１１を調節する。このように、シリコン窒化膜３０３の側壁に第１のエッチング防止膜３０７を形成しながら、シリコン酸化膜３０２をエッチングすると、シリコン酸化膜３０２端がレジストパターン３０４から突き出た形状になる。
例えば、エッチングガスとしては１０ｓｃｃｍ〜５０ｓｃｃｍ流量のＣＨＦ3、１０ｓｃｃｍ〜５０ｓｃｃｍ流量のＣＦ4、５ｓｃｃｍ〜２０ｓｃｃｍ流量のＯ2、Ａｒ５０ｓｃｃｍ〜５００ｓｃｃｍを単独または混合して使用するが、工程２と比べてＣＨＦ3ガス流量／ＣＦ4ガス流量の値が大きい方が望ましい。なお、例えば上記エッチングガスの混合比を調整することにより、シリコン酸化膜３０２端のテーパ角３１２，３１４は５°〜４５°の角度に制御することが可能である。
次に、図１５に示す工程４で、シリコン窒化膜３０３、シリコン窒化膜３０３より突き出したシリコン酸化膜３０２をエッチングマスクとして利用してシリコン基板３０１をエッチングして、トレンチ上部肩部のラウンド形状を形成する工程を行う。このエッチング工程は、臭化水素（ＨＢｒ）を利用して表面をエッチングして、図に示すトレンチ上部肩部の突き出し量３１３，３１５を調節する。この時、突き出し量、ラウンド量のばらつきに影響を与える第２のエッチング防止膜３１７の高さは低く抑えられることになるため、突き出し量、ラウンド量のばらつきが低減される。このように、第１のエッチング防止膜３０７上に第２のエッチング防止膜３１７を形成しながら、露出したシリコン基板３０１の表面をエッチングすると、トレンチ上部肩部がラウンド形状になる。
例えば、２０〜１００ｓｃｃｍの臭化水素（ＨＢｒ）ガスを含むエッチングガスでエッチングを行い、トレンチ上部肩部のラウンド形状（突き出し量、ラウンド量）を調整する。また、ヘリウム（Ｈｅ）ガスを更に追加してエッチングを行うことができる。その際、下部電極の印加電力を２００〜５００Ｗ程度とすることが望ましい。
次に、図１６に示す工程５で、レジストパターン３０４及びシリコン窒化膜３０３の側壁に付着した第２のエッチング防止膜３１７をマスクとして、設定された深さまでシリコン基板３０１をエッチングしてトレンチ３１８を形成する。
例えば、エッチングガスとして、５０〜２００ｓｃｃｍのＣｌ2、１〜２０ｓｃｃｍのＯ2の混合ガスを利用する。以上のエッチング工程は、シリコンのエッチング装置で行われる。
このように構成された半導体装置の製造方法によると、図１７のシリコン肩部ラウンド部分の拡大図に示すように、同図（ａ）の活性領域同士の距離が密集した側においては、第２のエッチング防止膜３１７のシリコン酸化膜３０２端の突き出し部分３０２ａ以下において、第２のエッチング防止膜３１７ａのテーパ角３１２が変化し、その側壁成分の高さが突き出し量、ラウンド量に影響を与えることとなり、図１，２のｈｅｉｇｈｔが符号３１６、ｗｉｄｔｈが符号３１３、θが符号３１２に相当する。同様に、同図（ｂ）の活性領域同士の距離が離れて孤立した側においては、ｈｅｉｇｈｔが符号３１６、ｗｉｄｔｈが符号３１５、θが符号３１４に相当する。これに対し、従来例では図２５に示すように、ｈｅｉｇｈｔが符号６１２、ｗｉｄｔｈが符号６０９，６１１、θが符号６０８，６１０に相当し、ｈｅｉｇｈｔはシリコン基板６０１上面からシリコン窒化膜６０３上面にまで渡る大きさとなる。このように、シリコン酸化膜３０２端に突き出し部分３０２ａ，ｂを形成することでｈｅｉｇｈｔ、すなわち第２のエッチング防止膜３１７ａ，ｂの側壁成分の高さ３１６を低減でき、これにより突き出し量、ラウンド量のばらつきを抑制することができ、トレンチエッチング後の活性領域幅及びラウンド形状のパターン粗密、ウェハ面内による寸法差を低減することができる。
（第４の実施形態）
本発明の第４の実施形態について、図１８および図１９を参照しながら説明する。
なお、図１８，１９において、４００はチャンバ雰囲気、４０１はシリコン基板、４０２はシリコン酸化膜、４０３はシリコン窒化膜、４０４はレジスト、４０５はシリコン酸化膜の膜厚、４０９はシリコン酸化膜の突き出し量（密集）、４１１はシリコン酸化膜の突き出し量（孤立）、４１２は第２のエッチング防止膜のテーパ角（密集）、４１３はシリコン基板の突き出し量（密集）、４１４は第２のエッチング防止膜のテーパ角（孤立）、４１５はシリコン基板の突き出し量（孤立）、４１６は第２のエッチング防止膜の高さ、４１７は第２のエッチング防止膜である。
第４の実施形態は、第３の実施形態とは別の形成方法を提案するものであるが、図１３に示した工程２までは、第３の実施形態と同様の構成を用いて形成し、シリコン酸化膜４０２をエッチングする際、つまり工程３を以下のような条件でエッチングするものとする。
図１８に示す工程３で、シリコン酸化膜４０２のエッチングを行う。この時のエッチング条件は、シリコン酸化膜４０２を等方性エッチングすることができる条件を用いる。このエッチング工程では、後述するエッチングを利用して、図に示すシリコン酸化膜の突き出し量４０９，４１１を調節する。こうすると、シリコン酸化膜４０２端がレジストパターン４０４から突き出た形状になる。なお、その突き出し量４０９，４１１は、シリコン酸化膜４０２の膜厚４０５より小さいことが好ましい。
例えば、ドライエッチの場合、エッチングガスとしては１０ｓｃｃｍ〜５０ｓｃｃｍ流量のＣＨＦ3、１０ｓｃｃｍ〜５０ｓｃｃｍ流量のＣＦ4、５ｓｃｃｍ〜２０ｓｃｃｍ流量のＯ2、Ａｒ５０ｓｃｃｍ〜５００ｓｃｃｍを単独または混合して使用するが、工程２と比べてＯ2流量が少ないあるいは、ＣＨＦ3ガス流量／ＣＦ4ガス流量の値が大きい方が望ましい。また、ウェットエッチの場合、ＨＦを含む溶液でエッチングして、シリコン酸化膜４０２の等方性エッチングを行うことができる。
次に、図１９に示す工程４で、レジストパターン４０４をエッチングマスクとして利用してシリコン基板４０１をエッチングし、トレンチ上部肩部のラウンド形状を形成する工程を行う。このエッチング工程は、臭化水素（ＨＢｒ）を利用して表面をエッチングして、図に示すトレンチの上部肩部の突き出し量４１３，４１５を調節する。この時、突き出し量、ラウンド形状のばらつきに影響を与える第２のエッチング防止膜４１７の高さは低く抑えられることになるため、ばらつきが低減される。このように、シリコン窒化膜４０３の側壁に第２のエッチング防止膜４１７を形成しながら、露出したシリコン基板４０１表面をエッチングすると、トレンチ上部肩部がラウンド形状になる。
例えば、２０〜１００ｓｃｃｍの臭化水素（ＨＢｒ）ガスを含むエッチングガスでエッチングを行い、トレンチ上部肩部のラウンド形状を調整する。また、ヘリウム（Ｈｅ）ガスを更に追加してエッチングを行うことができる。その際、下部電極の印加電力を２００〜５００Ｗ程度とすることが望ましい。
以後の工程は、第３の実施形態の工程５（図１６）と同様方法で形成されるものとする。
このように構成された半導体装置の製造方法によると、図２０のシリコン肩部ラウンド部分の拡大図に示すように、同図（ａ）の活性領域同士の距離が密集した側においては、第２のエッチング防止膜４１７のシリコン酸化膜４０２端の突き出し部分４０２ａ以下において、第２のエッチング防止膜４１７ａのテーパ角４１２が変化し、その側壁成分の高さが突き出し量、ラウンド量に影響を与えることとなり、図１，２のｈｅｉｇｈｔが符号４１６、ｗｉｄｔｈが符号４１３、θが符号４１２に相当する。同様に、同図（ｂ）の活性領域同士の距離が離れて孤立した側においては、ｈｅｉｇｈｔが符号４１６、ｗｉｄｔｈが符号４１５、θが符号４１４に相当する。これに対し、従来例では図２５に示すように、ｈｅｉｇｈｔが符号６１２、ｗｉｄｔｈが符号６０９，６１１、θが符号６０８，６１０に相当し、ｈｅｉｇｈｔはシリコン基板６０１上面からシリコン窒化膜６０３上面にまで渡る大きさとなる。このように、シリコン酸化膜４０２端に突き出し部分４０２ａ，ｂを形成することでｈｅｉｇｈｔ、すなわち第２のエッチング防止膜４１７ａ，ｂの側壁成分の高さ４１６を低減でき、これにより突き出し量、ラウンド量のばらつきを抑制することができ、トレンチエッチング後の活性領域幅及びラウンド形状のパターン粗密、ウェハ面内による寸法差を低減することができる。
本発明は、活性領域幅のパターン粗密、ウェハ面内による寸法差を低減するトレンチ分離を持つ半導体装置等に有用である。
問題点を説明するための直角三角形の高さと底辺の幅と角度θの関係を示すグラフ 問題点を説明するための直角三角形の高さと底辺の幅と角度θの関係を示すグラフ 第１の実施形態の半導体装置の製造過程を示す概略断面図 第１の実施形態の半導体装置の製造過程を示す概略断面図 第１の実施形態の半導体装置の製造過程を示す概略断面図 第１の実施形態の半導体装置の製造過程を示す概略断面図 第１の実施形態の半導体装置の製造過程を示す概略断面図 第１の実施形態の半導体装置のシリコン肩部ラウンド部分の拡大図 第２の実施形態の半導体装置の製造過程を示す概略断面図 第２の実施形態の半導体装置の製造過程を示す概略断面図 第２の実施形態の半導体装置のシリコン肩部ラウンド部分の拡大図 第３の実施形態の半導体装置の製造過程を示す概略断面図 第３の実施形態の半導体装置の製造過程を示す概略断面図 第３の実施形態の半導体装置の製造過程を示す概略断面図 第３の実施形態の半導体装置の製造過程を示す概略断面図 第３の実施形態の半導体装置の製造過程を示す概略断面図 第３の実施形態の半導体装置のシリコン肩部ラウンド部分の拡大図 第４の実施形態の半導体装置の製造過程を示す概略断面図 第４の実施形態の半導体装置の製造過程を示す概略断面図 第４の実施形態の半導体装置のシリコン肩部ラウンド部分の拡大図 従来の半導体製造過程におけるトレンチ肩部の加工後の形状を示す概略断面図 従来の半導体製造過程におけるトレンチ形成の完成後の形状を示す概略断面図 従来の問題点を説明するためのトレンチエッチ後の代表断面ＳＥＭ像図 従来の問題点を説明するためのトレンチエッチ後の形状を示す概略断面図 従来の半導体装置のシリコン肩部ラウンド部分の拡大図
符号の説明
１００，２００，３００，４００ チャンバ雰囲気
１０１，２０１，３０１，４０１ シリコン基板
１０２，２０２，３０２，４０２ シリコン酸化膜
１０３，２０３，３０３，４０３ シリコン窒化膜
１０４，２０４，３０４，４０４ レジスト
１０５，２０５ シリコン窒化膜エッチング残し膜厚
１０７，３０７ 第１のエッチング防止膜
１１６，２１６，３１６，４１６ 第２のエッチング防止膜の高さ
１１７，２１７，３１７，４１７ 第２のエッチング防止膜
１１８，３１８ トレンチエッチ深さ

Claims (9)

  1. シリコン基板上にシリコン酸化膜を形成する工程と、
    前記シリコン酸化膜上にシリコン窒化膜を形成する工程と、
    前記シリコン窒化膜上にレジストパターンを形成する工程と、
    前記レジストパターンをマスクとして前記シリコン窒化膜を膜厚方向の一部を残してエッチングする工程と、
    前記シリコン窒化膜の側壁に第１のエッチング防止膜を形成しながら前記残したシリコン窒化膜の一部をエッチングして、前記シリコン窒化膜下部端が突き出た形状に形成する工程と、
    露出した前記シリコン酸化膜をエッチングする工程と、
    前記シリコン窒化膜の側壁に第２のエッチング防止膜を形成しながら、露出した前記シリコン基板表面をエッチングして、トレンチ上部肩部をラウンド形状に形成する工程と、
    前記ラウンド形状に形成された前記シリコン基板を更にエッチングしてトレンチを形成する工程とを含むことを特徴とする半導体装置の製造方法。
  2. 前記シリコン窒化膜下部端が突き出た形状に形成する工程において、異方性エッチングを用いてエッチングすることにより、前記シリコン窒化膜下部端がテーパ形状に形成され、該テーパ角を５°〜４５°の角度とすることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. シリコン基板上にシリコン酸化膜を形成する工程と、
    前記シリコン酸化膜上にシリコン窒化膜を形成する工程と、
    前記シリコン窒化膜上にレジストパターンを形成する工程と、
    前記レジストパターンをマスクとして前記シリコン窒化膜を膜厚方向の一部を残してエッチングする工程と、
    前記残したシリコン窒化膜の一部をエッチングして、前記シリコン窒化膜下部端が突き出た形状に形成する工程と、
    露出した前記シリコン酸化膜をエッチングする工程と、
    前記シリコン窒化膜の側壁にエッチング防止膜を形成しながら、露出した前記シリコン基板表面をエッチングして、トレンチ上部肩部をラウンド形状に形成する工程と、
    前記ラウンド形状に形成された前記シリコン基板を更にエッチングしてトレンチを形成する工程とを含むことを特徴とする半導体装置の製造方法。
  4. 前記シリコン窒化膜下部端が突き出た形状に形成する工程において、等方性エッチングを用いてエッチングすることにより、前記シリコン窒化膜下部端の突き出し量は前記残したシリコン窒化膜の膜厚より小さいことを特徴とする請求項３に記載の半導体装置の製造方法。
  5. シリコン基板上にシリコン酸化膜を形成する工程と、
    前記シリコン酸化膜上にシリコン窒化膜を形成する工程と、
    前記シリコン窒化膜上にレジストパターンを形成する工程と、
    前記レジストパターンをマスクとして前記シリコン窒化膜をエッチングする工程と、
    前記シリコン窒化膜の側壁に第１のエッチング防止膜を形成しながら露出した前記シリコン酸化膜をエッチングして、該シリコン酸化膜端が突き出た形状に形成する工程と、
    前記シリコン窒化膜の側壁に第２のエッチング防止膜を形成しながら、露出した前記シリコン基板表面をエッチングして、トレンチ上部肩部をラウンド形状に形成する工程と、
    前記ラウンド形状に形成された前記シリコン基板を更にエッチングしてトレンチを形成する工程とを含むことを特徴とする半導体装置の製造方法。
  6. 前記シリコン酸化膜端が突き出た形状に形成する工程において、異方性エッチングを用いてエッチングすることにより、前記シリコン酸化膜端がテーパ形状に形成され、該テーパ角を５°〜４５°の角度とすることを特徴とする請求項５に記載の半導体装置の製造方法。
  7. シリコン基板上にシリコン酸化膜を形成する工程と、
    前記シリコン酸化膜上にシリコン窒化膜を形成する工程と、
    前記シリコン窒化膜上にレジストパターンを形成する工程と、
    前記レジストパターンをマスクとして前記シリコン窒化膜をエッチングする工程と、
    露出した前記シリコン酸化膜をエッチングして、該シリコン酸化膜端が突き出た形状に形成する工程と、
    前記シリコン窒化膜の側壁にエッチング防止膜を形成しながら、露出した前記シリコン基板表面をエッチングして、トレンチ上部肩部をラウンド形状に形成する工程と、
    前記ラウンド形状が形成された前記シリコン基板を更にエッチングしてトレンチを形成する工程とを含むことを特徴とする半導体装置の製造方法。
  8. 前記シリコン酸化膜端が突き出た形状に形成する工程において、等方性エッチングを用いてエッチングすることにより、前記シリコン酸化膜端の突き出し量は前記シリコン酸化膜の膜厚より小さいことを特徴とする請求項７に記載の半導体装置の製造方法。
  9. 前記トレンチ形成工程において、前記トレンチ上部を更にテーパエッチングすることを特徴とする請求項１または請求項３または請求項５または請求項７に記載の半導体装置の製造方法。
JP2005335782A 2005-11-21 2005-11-21 半導体装置の製造方法 Pending JP2007142258A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005335782A JP2007142258A (ja) 2005-11-21 2005-11-21 半導体装置の製造方法
US11/600,068 US7696099B2 (en) 2005-11-21 2006-11-16 Manufacturing method of semiconductor device
US12/717,550 US8034721B2 (en) 2005-11-21 2010-03-04 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005335782A JP2007142258A (ja) 2005-11-21 2005-11-21 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2007142258A true JP2007142258A (ja) 2007-06-07

Family

ID=38204747

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005335782A Pending JP2007142258A (ja) 2005-11-21 2005-11-21 半導体装置の製造方法

Country Status (2)

Country Link
US (2) US7696099B2 (ja)
JP (1) JP2007142258A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8476168B2 (en) * 2011-01-26 2013-07-02 International Business Machines Corporation Non-conformal hardmask deposition for through silicon etch
US8703619B2 (en) 2012-01-19 2014-04-22 Headway Technologies, Inc. Taper-etching method and method of manufacturing near-field light generator
JP2014038952A (ja) * 2012-08-17 2014-02-27 Fujitsu Semiconductor Ltd 半導体装置の製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000235969A (ja) * 1999-02-15 2000-08-29 Sony Corp 半導体装置の製造方法
JP2001223207A (ja) * 1999-12-30 2001-08-17 Hynix Semiconductor Inc エッチングポリマーを利用した半導体素子の製造方法及び半導体素子
US6287974B1 (en) * 1999-06-30 2001-09-11 Lam Research Corporation Method of achieving top rounding and uniform etch depths while etching shallow trench isolation features
JP2002043413A (ja) * 2000-07-25 2002-02-08 Toshiba Corp 半導体装置及び半導体装置の製造方法
JP2002164426A (ja) * 2000-11-24 2002-06-07 Toshiba Corp 半導体装置の製造方法
JP2003031651A (ja) * 2001-07-18 2003-01-31 Denso Corp 半導体装置の製造方法
US6579801B1 (en) * 2001-11-30 2003-06-17 Advanced Micro Devices, Inc. Method for enhancing shallow trench top corner rounding using endpoint control of nitride layer etch process with appropriate etch front

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000235969A (ja) * 1999-02-15 2000-08-29 Sony Corp 半導体装置の製造方法
US6287974B1 (en) * 1999-06-30 2001-09-11 Lam Research Corporation Method of achieving top rounding and uniform etch depths while etching shallow trench isolation features
JP2001223207A (ja) * 1999-12-30 2001-08-17 Hynix Semiconductor Inc エッチングポリマーを利用した半導体素子の製造方法及び半導体素子
JP2002043413A (ja) * 2000-07-25 2002-02-08 Toshiba Corp 半導体装置及び半導体装置の製造方法
JP2002164426A (ja) * 2000-11-24 2002-06-07 Toshiba Corp 半導体装置の製造方法
JP2003031651A (ja) * 2001-07-18 2003-01-31 Denso Corp 半導体装置の製造方法
US6579801B1 (en) * 2001-11-30 2003-06-17 Advanced Micro Devices, Inc. Method for enhancing shallow trench top corner rounding using endpoint control of nitride layer etch process with appropriate etch front

Also Published As

Publication number Publication date
US7696099B2 (en) 2010-04-13
US20070196965A1 (en) 2007-08-23
US8034721B2 (en) 2011-10-11
US20100159702A1 (en) 2010-06-24

Similar Documents

Publication Publication Date Title
US20070111467A1 (en) Method for forming trench using hard mask with high selectivity and isolation method for semiconductor device using the same
TWI283042B (en) Method for fabricating transistor of semiconductor device
JP4476196B2 (ja) 半導体装置の製造方法
JP2004071996A (ja) 半導体集積回路装置の製造方法
JP2007110112A (ja) 炭素含有膜エッチング方法及びこれを利用した半導体素子の製造方法
US7462562B2 (en) Fabrication method of semiconductor device
US20070148979A1 (en) Method for fabricating semiconductor device having top round recess pattern
KR100518587B1 (ko) 얕은 트렌치 소자 분리 구조의 제조 방법 및 얕은 트렌치소자 분리 구조를 포함하는 미세 전자 소자
TWI404140B (zh) 乾蝕刻方法
JP2007142258A (ja) 半導体装置の製造方法
US20070048987A1 (en) Manufacturing method of semiconductor device
JP2002110782A (ja) 半導体装置およびその製造方法
JP2005026662A (ja) 半導体素子の素子分離膜の形成方法及びそれを用いた半導体素子の製造方法
JPH0969511A (ja) 半導体装置の製造方法
KR20030040008A (ko) 반도체 장치의 제조 방법
US7560389B2 (en) Method for fabricating semiconductor element
JP2008124399A (ja) 半導体装置の製造方法
JP2008141124A (ja) 半導体装置及びその製造方法
US20070004152A1 (en) Method for fabricating semiconductor device with step gated asymmetric recess
JP2005136097A (ja) 半導体装置の製造方法
US20070004105A1 (en) Method for fabricating semiconductor device
JP2001077087A (ja) 半導体装置の製造方法およびエッチング方法
JP2007053391A (ja) 半導体集積回路装置の製造方法
KR101032893B1 (ko) 트렌치형 소자분리막을 구비한 반도체 소자의 제조 방법
KR100824632B1 (ko) 90ｎｍ 디자인 룰에 따른 반도체 소자 형성방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080828

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111122

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120313