JP2002164426A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2002164426A
JP2002164426A JP2000357156A JP2000357156A JP2002164426A JP 2002164426 A JP2002164426 A JP 2002164426A JP 2000357156 A JP2000357156 A JP 2000357156A JP 2000357156 A JP2000357156 A JP 2000357156A JP 2002164426 A JP2002164426 A JP 2002164426A
Authority
JP
Japan
Prior art keywords
etching
trench
deposit
film
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000357156A
Other languages
English (en)
Other versions
JP3773785B2 (ja
JP2002164426A5 (ja
Inventor
Katsunori Yahashi
勝典 矢橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2000357156A priority Critical patent/JP3773785B2/ja
Publication of JP2002164426A publication Critical patent/JP2002164426A/ja
Publication of JP2002164426A5 publication Critical patent/JP2002164426A5/ja
Application granted granted Critical
Publication of JP3773785B2 publication Critical patent/JP3773785B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 トレンチ側壁を酸化する際に、素子形成領域
を異常酸化することがない素子分離領域の形成方法を提
供する。 【解決手段】 シリコン基板1上に第1のシリコン酸化
膜1、シリコン窒化膜2、第2のシリコン酸化膜4の積
層膜パターン5を形成する。この積層膜パターン5をマ
スクとしてドライエッチングすることにより、浅い凹陥
部(第1のトレンチ)6aを形成すると共に前記第1のシ
リコン酸化膜2の側壁に、フロロカーボン系の第1の堆
積付着物7を付着させる。続いて、ドライエッチングに
より、前記第1のトレンチ底部に、これと連なる第2の
トレンチを形成すると共に、前記第1の堆積付着物7を
SiO2系の第2の堆積付着物8で覆う。この第1の堆
積付着物7により、前記マスクの第2のシリコン酸化膜
4と前記第2の堆積付着物8とのエッチング時に、前記
第1のシリコン酸化膜2が後退するのを防止する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に、トレンチによる素子分離領域の形成
方法に関する。
【0002】
【従来の技術】近年、半導体装置の微細化が益々進み、
例えば、1GBitDRAMでは、デザインルールが
0.18μm以下となり、サブクォーターミクロンの加
工を高精度に再現性良く行う技術が必要になってきてい
る。半導体装置には素子を電気的に分離する素子分離領
域が存在し、このようなサブクォーターミクロン領域の
素子分離方としては、これまでの選択酸化法(LOCal O
xidation of Silicon:以下LOCOS法と称する)に
よる素子分離領域の形成では困難である。
【0003】そこで、LOCOS法に代わり、酸化物な
どの絶縁物質で埋め込まれたトレンチにより素子間を絶
縁するトレンチ素子分離法(Shallow Trench Isolati
on:以下、STI法と称する)が盛んに研究されてい
る。
【0004】図11及び図12は、この種の従来のST
I法による素子分離領域の形成方法の一例を示す工程図
である。
【0005】まず、図11(a)に示すように、半導体
基板、例えばシリコン基板101上に第1のシリコン酸
化膜(SiO2膜)102、シリコン窒化膜(Si3
4膜)103、第2のシリコン酸化膜(SiO2膜)10
4を順次積層形成する。その後、フォトリソグラフィー
工程、ドライエッチング工程、レジスト剥離工程を用い
て前記積層膜をパターニングして素子分離形成領域に開
口部105aを有する積層膜パターン105を形成す
る。
【0006】次に、図11(b)に示すように、前記積
層膜パターン105をエッチングマスクとして、SiO
2系の堆積付着物を生成しうるエッチングガスを使用し
た反応性イオンエッチング(RIE)法により、エッチン
グ領域にSiO2系の堆積付着物106を付着させなが
ら前記シリコン基板101をドライエッチングし、前記
シリコン基板101上に素子分離のためのトレンチ10
7を形成する。このイオンエッチングは、一般に、HB
rとCl2とO2のガス流量を焼く150、150、20
ml/min、圧力を約2.7Pa、基板温度を60℃、RIE
装置のRF出力を約500Wにより行われる。
【0007】続いて、図11(c)に示すように、前記
積層膜パターン105の第2のリコン酸化膜4と前記S
iO2系の堆積付着物106をHFを含んだ薬液を用い
たウエットエチングにより除去した後、図11(d)に
示すように、更に、前記シリコン窒化膜103をウェッ
トエッチングにより横方向に後退させる。
【0008】更に、図12(e)に示すように、前記ト
レンチ6側壁を熱酸化法により薄く酸化して酸化膜10
8を形成した後、図12(f)に示すように、前記トレ
ンチ107内にシリコン酸化膜等の絶縁性物質109を
埋め込む。この後、前記シリコン窒化膜103をストッ
パーとし、化学的・機械的研磨(CMP)を用いて前記
絶縁性物質109を平坦化する。
【0009】続いて、図12(g)に示すように、ウェ
ットエッチングにより、前記絶縁性物質109を前記シ
リコン基板1の表面付近までエッチングした後、前記シ
リコン窒化103と前記第1のシリコン酸化膜102を
ウェットエッチングにより順次除去する。このようにし
て、シリコン基板101にSIT法による素子分離領域
が形成される。
【0010】
【発明が解決しようとする課題】しかしながら、上述し
たような従来の方法によれば、前記第2のシリコン酸化
膜104と前記トレンチ107の側壁に付着された前記
SiO2系の堆積付着物106との除去時に、HFを含
んだ薬液を用いるため、図13(図11(c)のA部の
拡大)に示すように、前記シリコン基板101を保護し
ている前記第1のシリコン酸化膜102が横方向にエッ
チングされ、前記シリコン基板101表面が、直接、晒
されるため、図14(図11(d)のB部の拡大)に示
すように、前記シリコン窒化膜3を後退させた後、トレ
ンチ107側壁を熱酸化法により薄く酸化する際に、半
導体素子が形成される素子形成領域まで異常に酸化され
てしまう問題がある。
【0011】本発明は、トレンチ側壁を酸化する際に、
素子形成領域を異常酸化することがない半導体装置の製
造方法を提供することを目的とする。
【0012】
【課題を解決するための手段】上記目的を達成するた
め、本発明の半導体装置の製造方法では、半導体基板上
に酸化膜、耐エッチング膜を順次積層形成した後、該積
層膜をパターニングしてエッチングマスクを形成する工
程と、前記エッチングマスクを用いて前記半導体基板を
ドライエッチングしてトレンチを形成する工程と、前記
トレンチ内に絶縁性物質を埋め込み、素子分離領域を形
成する工程とを具備し、前記トレンチを形成する工程
は、少なくとも前記酸化膜の側壁に第1の堆積付着物と
該第1の堆積付着物と異質の第2の堆積付着物とを積層
構造に付着させて行うことを特徴としている。
【0013】また、上記目的を達成するため、本発明の
半導体装置の製造方法では、半導体基板上に酸化膜、耐
エッチング膜を順次積層形成した後、該積層膜をパター
ニングしてエッチングマスクを形成する工程と、前記エ
ッチングマスクを用いて前記半導体基板をドライエッチ
ングしてトレンチを形成する工程と、前記トレンチ内に
絶縁性物質を埋め込み、素子分離領域を形成する工程と
を具備し、前記トレンチを形成する工程は、前記エッチ
ングマスクを用いて前記半導体基板表面をドライエッチ
ングすることにより、少なくとも前記酸化膜の側壁に第
1の堆積付着物を付着させながら、当該半導体基板表面
に、所定深さを有する第1のトレンチを形成する第1の工
程と、前記第1の堆積付着物及び前記エッチングマスク
をマスクとして前記半導体基板表面をドライエッチング
することにより、少なくとも前記第1の堆積付着物表面
に当該第1の堆積付着物と異質の第2の堆積付着物を積
層構造に付着させながら、前記第1のトレンチの底部
に、当該第1のトレンチに連なる第2のトレンチを形成
する第2の工程とを含むことを特徴としている。
【0014】上記半導体装置の製造方法では、前記第1
の堆積付着物は、フロロカーボン系からなり、且つ前記
第2の堆積付着物は、SiO2系からなることが好まし
い。
【0015】また、前記耐エッチング膜は、シリコン酸
化膜、シリコン窒化膜の積層膜からなることが好まし
い。
【0016】また、前記トレンチ形成後に、前記第2の
堆積付着物をウエットエッチングにより除去した後、前
記第1の堆積付着物をアッシングにより除去することが
好ましい。
【0017】更に、上記目的を達成するため、本発明の
半導体装置の製造方法では、半導体基板上にマスクパタ
ーンを形成する工程と、前記マスクパターンを用いてド
ライエッチングにより前記半導体基板にトレンチを形成
する工程と、前記トレンチ内に絶縁性物質を埋め込み、
素子分離領域を形成する工程とを具備し、前記トレンチ
形成工程における前記ドライエッチングは、少なくと
も、2つ以上のエッチングステップからなり、前記第1
のドライエッチングステップにおいて、エッチングガス
として該エッチング過程でトレンチ側壁にフロロカーボ
ン系の堆積付着物を生成し得る第1のエッチングガスを
用い、前記第2のドライエッチングステップにおいて、
エッチングガスとして該エッチング過程でトレンチ側壁
にSiO2系の堆積付着物を生成し得る第2のエッチン
グガスを用いることを特徴としている。
【0018】また、上記半導体装置の製造方法において
は、前記第1のエッチングガスは、C48を含有するガ
スであることが好ましい。
【0019】また、前記第1のエッチングガスは、CH2
2を含有するガスであってもよい。
【0020】また、前記第2のエッチングガスは、HB
r/Cl2/O2を含有するガスであることが好ましい。
【0021】また、前記第2のエッチングガスは、Cl
2/O2を含有するガスであってもよい。
【0022】更にまた、上記目的を達成するため、本発
明の半導体装置の製造方法では、シリコン基板上に、少
なくともシリコン酸化膜、シリコン窒化膜を順次積層形
成する第1の工程と、前記積層膜をパターニングして開
口内に前記シリコン基板表面を露出させる第2の工程
と、前記積層膜をマスクとして、前記シリコン基板表面
をドライエッチングすることにより、当該シリコン基板
表面に所定の深さを有する凹陥部形成すると共に、少な
くとも、前記マスクのシリコン酸化膜側壁に第1の堆積
付着物を付着させる第3の工程と、前記積層膜をマスク
として、前記第1の堆積付着物表面に当該第1の堆積付
着物と異質の第2の堆積付着物を付着させながら、前記
シリコン基板表面をドライエッチングすることにより、
前記凹陥部の底部に、前記凹陥部に連なるトレンチを形
成する第4の工程と、前記第2の堆積付着物を除去する
第5の工程と、前記第1の堆積付着物を除去する第6の
工程と、前記積層膜における前記シリコン窒化膜を横方
向に後退させる第7の工程と、前記凹陥部及び前記トレ
ンチ内表面に、熱酸化により酸化膜を形成する第8の工
程と、前記凹陥部及び前記トレンチ内に絶縁性物質を埋
め込み、素子分離領域を形成する第9の工程とを具備す
ることを特徴としている。
【0023】また、上記半導体装置の製造方法におい
て、前記第1の堆積付着物は、フロロカーボン系からな
り、且つ前記第2の堆積付着物は、SiO2系からなる
ことが好ましい。
【0024】また、前記第3の工程において、エッチン
グガスとして該エッチング過程で前記マスク側壁を含む
前記凹陥部にフロロカーボン系の堆積付着物を生成し得
る第1のエッチングガスを用い、前記第4の工程におい
て、エッチングガスとして該エッチング過程でトレンチ
側壁にSiO2系の堆積付着物を生成し得る第2のエッ
チングガスを用いることが好ましい。
【0025】また、前記第1のエッチングガスは、C4
8を含有するガスであることが好ましい。
【0026】また、前記第1のエッチングガスは、CH2
2を含有するガスであってもよい。
【0027】また、前記第2のエッチングガスは、HB
r/Cl2/O2を含有するガスであることが好ましい。
【0028】また、前記第2のエッチングガスは、Cl
2/O2を含有するガスであってもよい。
【0029】また、前記トレンチ形成後に、前記第2の
堆積付着物をウエットエッチングにより除去した後、前
記第1の堆積付着物をアッシングにより除去することが
好ましい。
【0030】上記本発明によれば、SiO2系の第2の
堆積付着物を除去する時にHFを含んだ薬液を用いて
も、シリコン基板を保護しているシリコン酸化膜は、フ
ロロカーボン系の第1の堆積付着物により保護されてい
るために、シリコン酸化膜が横方向にエッチングされる
ことを防ぐことができる。
【0031】
【発明の実施の形態】以下、本発明の半導体装置の製造
方法に係る実施の形態について図面を参照して説明す
る。なお、説明の便宜のため、図面中の各膜厚やトレン
チ深さは必ずしも実際のサイズに比例していない。
【0032】(第1の実施形態)まず、図1乃至図5を
用いて、本発明の第1の実施形態に係わる半導体装置の
製造方法を説明する。
【0033】まず、図1(a)に示すように、半導体基
板、例えばシリコン基板1上に熱酸化法により厚さ6n
m程度の第1のシリコン酸化膜(SiO2膜)2を形成し、
更に、前記第1のシリコン酸化膜2上に、CVD法によ
り厚さ100nm程度のシリコン窒化膜(Si34膜)3
と、厚さ100nm程度の第2のシリコン酸化膜(Si
2膜)4を順次積層形成する。
【0034】次に、前記シリコン基板1上にレジスト膜
(図示せず)をコーティングし、露光・現像工程を用い
て開口部を有するレジストパターンを形成する。その
後、前記レジストパターンをエッチングマスクとし、R
IE法により、前記第2のシリコン酸化膜4、前記シリ
コン窒化膜3、前記第1のシリコン酸化膜2を順次エッ
チングすることにより、前記シリコン基板1の素子分離
形成領域を露出させるための開口部5aを有する、前記
第1のシリコン酸化膜2、前記シリコン窒化膜3及び前
記第2のシリコン酸化膜4の積層膜パターン5を形成し
た後、前記レジストパターンを剥離する。
【0035】次に、前記積層膜パターン5をエッチング
マスクとして、反応性イオンエッチング(RIE)法に
より、前記開口部5a内の前記シリコン基板1表面を所
定深さまでドライエッチングすることにより、トレンチ
6を形成する。
【0036】ここでは、前記シリコン基板1上の前記第
1のシリコン酸化膜2を保護するために、トレンチ6の
側壁にフロロカーボン系の堆積付着物7を付着させる必
要があるため、2段階に分けてドライエッチングを行
う。
【0037】まず、図1(b)に示すように、第1段階
において、前記第1のシリコン酸化膜2の側壁を含むエ
ッチング領域にフロロカーボン系の堆積付着物7が付着
する条件にて前記シリコン基板1をドライエッチングし
て所定の深さを有する凹陥部(第1のトレンチ)6aを
形成する。この第1段階において、エッチングガスとし
ては、例えばCH22、C48を含んだガスを用いる。
このガス系では、蒸気圧の低い堆積物7であるCHxF
yを生成し、前記第1のシリコン酸化膜2を含む前記ト
レンチ6a側壁および底部に付着する。
【0038】なお、この第1段階のエッチング条件は、
例えばCH22、C48のガス流量を約50、10ml/m
in、圧力を約5.3Pa、基板温度を約20℃、RIE装
置のRF出力を約1000Wとする。
【0039】次に、図1(c)に示すように、エッチン
グ条件を変えて、引き続き、第2段階の前記シリコン基
板1のドライエッチングを行う。即ち、前記第1の堆積
付着物7及び前記積層膜パターン5をマスクとし、前記
第1のトレンチ6aの底部に、この第1のトレンチと連
なる所定の深さの第2のトレンチ6bを形成する。
【0040】ここでは、エッチングガスとして、例えば
HBrとCl2とO2の混合ガスを用いる。このガス系で
は一部のガスが被エッチング材であるシリコンと反応
し、蒸気圧の低い第2の堆積付着物8であるSiBrx
ClyOzを生成する。このSiO2系の第2の堆積付
着物8は、前記第1の堆積付着物7表面を含む第2のト
レンチ6bの側壁に付着し、前記第1のシリコン酸化膜
2の側壁部分においては、フロロカーボン系の前記第1
の堆積付着物7とSiO2系の第2の堆積付着物8との
積層構造になる、なお、この第2段階のエッチング条件
は、例えばHBrとCl2とO2のガス流量を約150、
150、20ml/min、圧力を約2.7Pa、基板温度を約
60℃、RIE装置のRF出力を約500Wとする。
【0041】なお、第1段階のドライエッチングにおい
て、エッチングガスとしてC58、CHF3などのCF
を含有するガスを使用しても、フロロカーボン系の堆積
物が堆積することで同様の効果が得られる。また、第2
のエッチングでは、フッ素を含有するガスを用いてもよ
い。
【0042】次いで、図1(d)に示すように、ウェッ
トエッチングにより積層膜パターン5の前記第2のシリ
コン酸化膜4とSiO2系の前記第2の堆積付着物7を除
去する。
【0043】続いて、図2(e)に示すように、アッシ
ング工程により、フロロカーボン系の前記第1の堆積付
着物7を除去した後、ウェットエッチングにより前記シ
リコン窒化膜3を横方向に後退させる。
【0044】次いで、図2(f)に示すように、熱酸化
法により、前記トレンチ6の側壁を薄く酸化して酸化膜
9を形成した後、図2(g)に示すように、前記トレン
チ6内にシリコン等の絶縁性物質10を埋め込み、前記
シリコン窒化膜3をストッパーとし、科学・機械的研磨
(CMP)法を用いて前記絶縁性物質10を平坦化す
る。
【0045】続いて、図2(h)に示すように、ウェッ
トエッチングにより、前記絶縁性物質10を前記シリコ
ン基板1の表面付近までエッチングした後、図3(i)
に示すように、前記シリコン窒化膜3及び前記第1のシ
リコン酸化膜2をウエットエッチングにより、順次、除
去する。このようにして、シリコン基板1にSTI法に
よる素子分離領域を形成する。
【0046】上記第1の実施形態によれば、前記第1の
シリコン酸化膜2の側壁を保護するためのフロロカーボ
ン系の第1の堆積付着物7上に、更にSiO2系の第2
の堆積付着物8を積層付着させて、前記第1の堆積付着
物7を前記第2の堆積付着物8で完全に被覆している。
このため、図1(d)に示すように、前記積層膜パター
ン5の前記第2のシリコン酸化膜4とSiO2系の第2の
堆積付着物8を除去する際に、前記第1のシリコン酸化
膜2の側壁は、図4(図1(d)のc部の拡大)に示す
ように、フロロカーボン系の第1の堆積付着物7で保護
されており、前記第1のシリコン酸化膜2は、横方向に
エッチングされることがない。
【0047】したがって、図5(図2(e)のd部分の
拡大)に示すように、前記シリコン窒化膜を横方向に後
退させても、素子形成領域表面は前記第1のシリコン酸
化膜2で保護されており、前記トレンチ側壁を熱酸化法
により薄く酸化する際に、半導体素子が形成される素子
形成領域まで食込んで酸化されることがなく、素子形成
領域を精度良く画定することができる。
【0048】(第2の実施形態)次に、図6乃至図10
を用いて本発明の第2の実施形態に係わる半導体装置の
製造方法について説明する。
【0049】まず、図6(a)に示すように、シリコン
基板21に熱酸化法により厚さ6nm程度の第1のシリ
コン酸化膜(SiO2膜)22を形成し、更に、前記第1
のシリコン酸化膜22上に、CVD法により厚さ100
nm程度のシリコン酸化膜(Si34膜)23と、厚さ1
00nm程度の第2のシリコン酸化膜(SiO2膜)24
を順次積層形成する。
【0050】次に、前記シリコン基板21上にレジスト
膜(図示せず)をコーティングし、露光・現像工程を用
いて開口部を有するレジストパターンを形成する。その
後、前記レジストパターンをエッチングマスクとし、R
IE法により、前記第2のシリコン酸化膜24、前記シ
リコン窒化膜23、前記シリコン酸化膜22を順次エッ
チングすることにより、前記シリコン基板21の素子分
離形成領域を露出するための開口部25aを有する、前
記第1のシリコン酸化膜22、前記シリコン窒化膜23
及び第2のシリコン酸化膜24の積層膜パターン25を
形成した後、前記レジストパターンを剥離する。
【0051】次に、前記積層膜パターン25をエッチン
グマスクとして、RIE法により所定の深さまでドライ
エッチングしていく。従来は連続する一条件でトレンチ
26を所定の深さまでエッチングしていたが、本発明で
は、前記シリコン基板21上に形成した前記第1のシリ
コン酸化膜22を保護するために、トレンチ26の側壁
に、フロロカーボン系の堆積付着物27を付着させる必
要があるため、3段階に分けてドライエッチングを行
う。
【0052】まず、図6(b)に示すように、第1段階
において、前記第1のシリコン酸化膜22を含むエッチ
ング領域にフロロカーボン系の第1の堆積付着物27を
付着する条件にて前記シリコン基板21をドライエッチ
ングして所定の深さを有する凹陥部(第1のトレンチ)
26aを形成する。この第1段階において、エッチング
ガスとしては、例えばCH22、C48を含んだガスを
用いる。このガス系では、蒸気圧の低い第1の堆積物2
7であるCHxFyを生成し、前記第1のシリコン酸化
膜22を含む前記第1のトレンチ26aの側壁および低
部に付着する。
【0053】なお、この第1段階のエッチング条件は、
例えばCH22、C48のガス流量を約50、10ml/m
in、圧力を約5.3Pa、基板温度を約20℃、RIE装
置のRF出力を約1000Wとする。
【0054】次に第2段階として、図6(c)に示すよ
うに、エッチング条件を変えて、前記第1のトレンチ2
6a底部に付着したフロロカーボン系の前記第1の堆積
付着物27のエッチングを行う。ここでは、エッチング
ガスとして、例えばO2を含有したガスを用いる。
【0055】なお、この第2段階のエッチング条件は、
例えばO2のガス流量を約100ml/min、圧力を約1
0.1Pa、基板温度を60℃、RIE装置のRF出力を
約100Wとする。
【0056】次に図6(d)に示すように、エッチング
条件を変えて、引き続き、第3段階の前記シリコン基板
21のドライエッチングを行う。即ち、前記第1のトレ
ンチ26aの底部に、この第1のトレンチ26aと連な
る所定の深さの第2のトレンチ26bを形成する。
【0057】ここでは、エッチングガスとして、例えば
HBrとCl2とO2の混合ガスを用いる。このガス系で
は一部のガスが被エッチング材であるシリコンと反応
し、蒸気圧の低い第2の堆積物28であるSiBrxC
lyOzを生成する。このSiO2系の第2の堆積付着
物28は、前記第1のシリコン酸化膜22を含む第2の
トレンチ26bの側壁に付着し、前記第1のシリコン酸
化膜22の側壁部分においては、フロロカーボン系の前
記第1の堆積付着物27とSiO2系の第2の堆積付着
物28との積層構造になる。
【0058】なお、この第2段階のエッチング条件は、
例えばHBrとCl2とO2のガス流量を約150、2
0、5ml/min、圧力を約2.7Pa、基板温度を約60
℃、RIE装置のRF出力を約500Wとする。
【0059】なお、第1段階のエッチングにおいて、エ
ッチングガスとしてC58、CHF3などのCFを含有
するガスを使用しても、フロロカーボン系の堆積物が堆
積することで同様の効果が得られる。また、第3のエッ
チングでは、フッ素を含有するガスを用いてもよい。
【0060】次いで、図7(e)に示すように、ウェッ
トエッチングにより積層膜パターン25の前記第2のシ
リコン酸化膜24とSiO2系の前記第2の堆積付着物
28を除去する。
【0061】続いて、図7(f)に示すように、アッシ
ング工程により、フロロカーボン系の前記第1の堆積付
着物27を除去した後、ウェットエッチングにより前記
シリコン窒化膜23を横方向に後退させる。
【0062】次いで、図7(g)に示すように、熱酸化
法により、前記トレンチ26の側壁を薄く酸化して酸化
膜29を形成した後、図7(h)に示すように、前記ト
レンチ26内にシリコン等の絶縁性物質30を埋め込
み、前記シリコン窒化膜23をストッパーとし、化学・
機械的研磨(CMP)法を用いて前記絶縁性物質30を
平坦化する。
【0063】続いて、図8(i)に示すように、ウェッ
トエッチングにより、前記絶縁性物質30を前記シリコ
ン基板21の表面付近までエッチングした後、図8
(j)に示すように、前記シリコン窒化膜23及び前記
第1のシリコン酸化膜22をウエットエッチングによ
り、順次、除去する。このようにして、シリコン基板2
1にSTI法による素子分離領域を形成する。
【0064】上記第2の実施形態によれば、前記第1の
シリコン酸化膜22の側壁を保護するためのフロロカー
ボン系の第1の堆積付着物27上に、更にSiO2系の
第2の堆積付着物28を積層付着させて、前記第1の堆
積付着物27を前記第2の堆積付着物28で完全に被覆
している。このため、図7(e)に示すように、前記積
層膜パターン25の前記第2のシリコン酸化膜24とS
iO2系の第2の堆積付着物28を除去する際に、前記
第1のシリコン酸化膜22の側壁は、図9(図7(e)
のe部の拡大)に示すように、フロロカーボン系の第1
の堆積付着物27で保護されており、前記第1のシリコ
ン酸化膜22は、横方向にエッチングされることがな
い。
【0065】したがって、図10(図7(f)のf部分
の拡大)に示すように、前記シリコン窒化膜を横方向に
後退させても、素子形成領域表面は前記第1のシリコン
酸化膜22で保護されており、前記トレンチ側壁を熱酸
化法により薄く酸化する際に、半導体素子が形成される
素子形成領域まで食込んで酸化されることがなく、素子
形成領域を精度良く画定することができる。
【0066】なお、本発明は、上記実施形態に限定され
るものではなく、発明の要旨を逸脱しない範囲で、種々
変形して実施できることは明らかである。
【0067】
【発明の効果】以上の説明から明らかなように、本発明
の半導体装置の製造方法によれば、シリコン基板表面に
形成されたシリコン酸化膜の側壁を保護するためのフロ
ロカーボン系の第1の堆積付着物上に、更にSiO2
の第2の堆積付着物を積層付着させて、前記第1の堆積
付着物を第2の堆積付着物で完全に被覆している。この
ため、エッチングマスクとなるシリコン酸化膜とトレン
チ側壁のSiO2系の第2の堆積付着物を除去する際に
HFを含んだ薬液を用いても、シリコン基板を保護して
いるシリコン酸化膜の側壁は、フロロカーボン系の第1
の堆積付着物により保護されており、該シリコン酸化膜
は、横方向にエッチングされることがなく、トレンチ側
壁を酸化する際に、素子形成領域まで食込んで酸化され
ることがなく、素子形成領域を精度良く確定できる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係わる半導体装置
の製造方法を説明するための工程断面図。
【図2】本発明の第1の実施の形態に係わる半導体装置
の製造方法を説明するための工程断面図。
【図3】本発明の第1の実施の形態に係わる半導体装置
の製造方法を説明するための工程断面図。
【図4】図1(d)におけるc部分を拡大して示す拡大
断面図。
【図5】図2(e)におけるd部分を拡大して示す拡大
断面図。
【図6】本発明の第2の実施の形態に係わる半導体装置
の製造方法を説明するための工程断面図。
【図7】本発明の第2の実施の形態に係わる半導体装置
の製造方法を説明するための工程断面図。
【図8】本発明の第2の実施の形態に係わる半導体装置
の製造方法を説明するための工程断面図。
【図9】図7(e)におけるe部分を拡大して示す拡大
断面図。
【図10】図7(f)におけるf部分を拡大して示す拡
大断面図。
【図11】従来の半導体装置の製造方法を説明するため
の工程断面図。
【図12】従来の半導体装置の製造方法を説明するため
の工程断面図。
【図13】図11(a)におけるe部分を拡大して示す
拡大断面図。
【図14】図11(b)におけるf部分を拡大して示す
拡大断面図。
【符号の説明】
1、21、101…シリコン基板( 半導体基板) 2、22、102…第1のシリコン酸化膜 3、23、103…シリコン窒化膜 4、24、104…第2のシリコン酸化膜 5、25、105…積層膜パターン 5a、25a、105a…開口部 6、26、107…トレンチ 6a、26a…凹陥部(第1のトレンチ) 6b、26b…第2のトレンチ 7、27…第1の堆積付着物(フロロカーボン系の堆積
付着物) 8、28…第2の堆積付着物(SiO2系の堆積付着
物) 9、29、108…酸化膜 10、30、109…絶縁性物質 106…SiO2系の堆積付着物

Claims (14)

    【特許請求の範囲】
  1. 【請求項1】半導体基板上に酸化膜、耐エッチング膜を
    順次積層形成した後、該積層膜をパターニングしてエッ
    チングマスクを形成する工程と、前記エッチングマスク
    を用いて前記半導体基板をドライエッチングしてトレン
    チを形成する工程と、前記トレンチ内に絶縁性物質を埋
    め込み、素子分離領域を形成する工程とを具備し、 前記トレンチを形成する工程は、少なくとも前記酸化膜
    の側壁に第1の堆積付着物と該第1の堆積付着物と異質
    の第2の堆積付着物とを積層構造に付着させて行うこと
    を特徴とする半導体装置の製造方法。
  2. 【請求項2】半導体基板上に酸化膜、耐エッチング膜を
    順次積層形成した後、該積層膜をパターニングしてエッ
    チングマスクを形成する工程と、前記エッチングマスク
    を用いて前記半導体基板をドライエッチングしてトレン
    チを形成する工程と、前記トレンチ内に絶縁性物質を埋
    め込み、素子分離領域を形成する工程とを具備し、 前記トレンチを形成する工程は、前記エッチングマスク
    を用いて前記半導体基板表面をドライエッチングするこ
    とにより、少なくとも前記酸化膜の側壁に第1の堆積付
    着物を付着させながら、当該半導体基板表面に、所定深
    さを有する第1のトレンチを形成する第1の工程と、 前記第1の堆積付着物及び前記エッチングマスクをマス
    クとして前記半導体基板表面をドライエッチングするこ
    とにより、少なくとも前記第1の堆積付着物表面に当該
    第1の堆積付着物と異質の第2の堆積付着物を積層構造
    に付着させながら、前記第1のトレンチの底部に、当該
    第1のトレンチに連なる第2のトレンチを形成する第2
    の工程とを含むことを特徴とする半導体装置の製造方
    法。
  3. 【請求項3】前記第1の堆積付着物は、フロロカーボン
    系からなり、且つ前記第2の堆積付着物は、SiO2
    からなることを特徴とする請求項1または2に記載の半
    導体装置の製造方法。
  4. 【請求項4】前記耐エッチング膜は、シリコン窒化膜、
    シリコン酸化膜の積層膜からなることを特徴する請求項
    1乃至3のいずれか1項に記載の半導体装置の製造方
    法。
  5. 【請求項5】前記トレンチ形成後に、前記第2の堆積付
    着物をウエットエッチングにより除去した後、前記第1
    の堆積付着物をアッシングにより除去することを特徴と
    する請求項1乃至4のいずれか1項に記載半導体装置の
    製造方法。
  6. 【請求項6】半導体基板上にマスクパターンを形成する
    工程と、前記マスクパターンを用いてドライエッチング
    により前記半導体基板にトレンチを形成する工程と、前
    記トレンチ内に絶縁性物質を埋め込み、素子分離領域を
    形成する工程とを具備し、 前記トレンチ形成工程における前記ドライエッチング
    は、少なくとも、2つ以上のエッチングステップからな
    り、前記第1のドライエッチングステップにおいて、エ
    ッチングガスとして該エッチング過程でトレンチ側壁に
    フロロカーボン系の堆積付着物を生成し得る第1のエッ
    チングガスを用い、 前記第2のドライエッチングステップにおいて、エッチ
    ングガスとして該エッチング過程でトレンチ側壁にSi
    2系の堆積付着物を生成し得る第2のエッチングガス
    を用いることを特徴とする半導体装置の製造方法。
  7. 【請求項7】前記第1のエッチングガスは、C48を含
    有するガス、またはCH22を含有するガスであること
    を特徴とする請求項6に記載の半導体装置の製造方法。
  8. 【請求項8】前記第2のエッチングガスは、HBr/C
    2/O2を含有するガス、または、Cl2/O2を含有す
    るガスであることを特徴とする請求項6に記載の半導体
    装置の製造方法。
  9. 【請求項9】シリコン基板上に、少なくともシリコン酸
    化膜、シリコン窒化膜を順次積層形成する第1の工程
    と、 前記積層膜をパターニングして開口内に前記シリコン基
    板表面を露出させる第2の工程と、 前記積層膜をマスクとして、前記シリコン基板表面をド
    ライエッチングすることにより、当該シリコン基板表面
    に所定の深さを有する凹陥部形成すると共に、少なくと
    も、前記マスクのシリコン酸化膜側壁に第1の堆積付着
    物を付着させる第3の工程と、 前記積層膜をマスクとして、前記第1の堆積付着物表面
    に当該第1の堆積付着物と異質の第2の堆積付着物を付
    着させながら前記シリコン基板表面をドライエッチング
    することにより、前記凹陥部の底部に、前記凹陥部に連
    なるトレンチを形成する第4の工程と、 前記第2の堆積付着物を除去する第5の工程と、 前記第1の堆積付着物を除去する第6の工程と、 前記積層膜における前記シリコン窒化膜を横方向に後退
    させる第7の工程と、 前記凹陥部及び前記トレンチ内表面に、熱酸化により酸
    化膜を形成する第8の工程と、 前記凹陥部及び前記トレンチ内に絶縁性物質を埋め込
    み、素子分離領域を形成する第9の工程とを具備するこ
    とを特徴とする半導体装置の製造方法。
  10. 【請求項10】前記第1の堆積付着物は、フロロカーボ
    ン系からなり、且つ前記第2の堆積付着物は、SiO2
    系からなることを特徴とする請求項9に記載の半導体装
    置の製造方法。
  11. 【請求項11】前記第3の工程において、エッチングガ
    スとして該エッチング過程で前記マスク側壁を含む前記
    凹陥部にフロロカーボン系の堆積付着物を生成し得る第
    1のエッチングガスを用い、 前記第4の工程において、エッチングガスとして該エッ
    チング過程でトレンチ側壁にSiO2系の堆積付着物を
    生成し得る第2のエッチングガスを用いることを特徴と
    する請求項11に記載の半導体装置の製造方法。
  12. 【請求項12】前記第1のエッチングガスは、C48
    含有するガス、またはCH22を含有するガスであるこ
    とを特徴とする請求項11に記載の半導体装置の製造方
    法。
  13. 【請求項13】前記第2のエッチングガスは、HBr/
    Cl2/O2を含有するガス、またはCl2/O2を含有す
    るガスであることを特徴とする請求項11に記載の半導
    体装置の製造方法。
  14. 【請求項14】前記トレンチ形成後に、前記第2の堆積
    付着物をウエットエッチングにより除去した後、前記第
    1の堆積付着物をアッシングにより除去することを特徴
    とする請求項9乃至13のいずれか1項に記載半導体装
    置の製造方法。
JP2000357156A 2000-11-24 2000-11-24 半導体装置の製造方法 Expired - Fee Related JP3773785B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000357156A JP3773785B2 (ja) 2000-11-24 2000-11-24 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000357156A JP3773785B2 (ja) 2000-11-24 2000-11-24 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2002164426A true JP2002164426A (ja) 2002-06-07
JP2002164426A5 JP2002164426A5 (ja) 2005-02-17
JP3773785B2 JP3773785B2 (ja) 2006-05-10

Family

ID=18829266

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000357156A Expired - Fee Related JP3773785B2 (ja) 2000-11-24 2000-11-24 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3773785B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007110043A (ja) * 2005-10-17 2007-04-26 Nec Electronics Corp 半導体装置の製造方法
JP2007142258A (ja) * 2005-11-21 2007-06-07 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2008098239A (ja) * 2006-10-06 2008-04-24 Toshiba Corp 半導体装置の製造方法
JP2008108923A (ja) * 2006-10-26 2008-05-08 Elpida Memory Inc 半導体装置及びその製造方法
JP2008227360A (ja) * 2007-03-15 2008-09-25 Elpida Memory Inc 半導体装置の製造方法
JP2017536701A (ja) * 2014-12-04 2017-12-07 北京北方華創微電子装備有限公司Beijing Naura Microelectronics Equipment Co., Ltd. 二酸化ケイ素基板のエッチング方法およびエッチング装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007110043A (ja) * 2005-10-17 2007-04-26 Nec Electronics Corp 半導体装置の製造方法
JP2007142258A (ja) * 2005-11-21 2007-06-07 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2008098239A (ja) * 2006-10-06 2008-04-24 Toshiba Corp 半導体装置の製造方法
JP2008108923A (ja) * 2006-10-26 2008-05-08 Elpida Memory Inc 半導体装置及びその製造方法
JP2008227360A (ja) * 2007-03-15 2008-09-25 Elpida Memory Inc 半導体装置の製造方法
JP2017536701A (ja) * 2014-12-04 2017-12-07 北京北方華創微電子装備有限公司Beijing Naura Microelectronics Equipment Co., Ltd. 二酸化ケイ素基板のエッチング方法およびエッチング装置

Also Published As

Publication number Publication date
JP3773785B2 (ja) 2006-05-10

Similar Documents

Publication Publication Date Title
US20010026994A1 (en) Method for forming element isolating region
JPS60147133A (ja) 半導体基板内に溝を形成する方法
US6159822A (en) Self-planarized shallow trench isolation
JP4139380B2 (ja) 半導体デバイスにおいてアイソレーション膜を形成する方法
US6500727B1 (en) Silicon shallow trench etching with round top corner by photoresist-free process
JP3773785B2 (ja) 半導体装置の製造方法
US6660599B2 (en) Semiconductor device having trench isolation layer and method for manufacturing the same
KR100442852B1 (ko) 트렌치 소자분리 영역 형성방법
US20020030290A1 (en) Semiconductor device and method for manufacturing the same
JPH11260903A (ja) 無空洞トレンチ隔離を形成する方法
US6245643B1 (en) Method of removing polysilicon residual in a LOCOS isolation process using an etching selectivity solution
JPH05267448A (ja) 半導体装置の素子分離方法
JPH06163528A (ja) 半導体装置の製造方法
KR100237749B1 (ko) 반도체 장치의 소자 분리막 형성방법
JPH05206263A (ja) 半導体装置の製造方法
JPS63299361A (ja) 半導体装置の製造方法
JP3005557B1 (ja) 半導体装置の製造方法
KR100559553B1 (ko) 반도체 소자의 셸로우 트렌치 소자분리막 제조 방법
KR100935251B1 (ko) 반도체 소자의 나노 스페이스 제조 방법
KR100338948B1 (ko) 반도체 장치의 분리구조 형성방법
KR100312983B1 (ko) 반도체장치의소자분리막형성방법
KR940009578B1 (ko) 반도체 장치 및 그 제조방법
KR100561513B1 (ko) 반도체 소자의 셸로우 트렌치 소자분리 방법
JPH05218191A (ja) 幅の異なる素子間分離領域を有する半導体装置の製造方法
KR20030092525A (ko) 반도체 소자의 콘택홀 형성 방법

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040310

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040310

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041029

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041224

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050414

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050606

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060215

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100224

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100224

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110224

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees