JP2002164426A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2002164426A5 JP2002164426A5 JP2000357156A JP2000357156A JP2002164426A5 JP 2002164426 A5 JP2002164426 A5 JP 2002164426A5 JP 2000357156 A JP2000357156 A JP 2000357156A JP 2000357156 A JP2000357156 A JP 2000357156A JP 2002164426 A5 JP2002164426 A5 JP 2002164426A5
- Authority
- JP
- Japan
- Prior art keywords
- trench
- deposit
- etching
- forming
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Description
【0012】
【課題を解決するための手段】
上記目的を達成するため、本発明の半導体装置の製造方法では、半導体基板上にシリコン酸化膜およびシリコン窒化膜を順次積層形成した後、該積層膜をパターニングしてエッチングマスクを形成する工程と、前記エッチングマスクを用いて前記半導体基板をドライエッチングしてトレンチを形成する工程と、前記トレンチ内に絶縁性物質を埋め込み、素子分離領域を形成する工程とを具備し、前記トレンチを形成する工程は、少なくとも前記シリコン酸化膜の側壁に第1の堆積付着物と該第1の堆積付着物と異質の第2の堆積付着物とを積層構造に付着させて行うことを特徴としている。
【課題を解決するための手段】
上記目的を達成するため、本発明の半導体装置の製造方法では、半導体基板上にシリコン酸化膜およびシリコン窒化膜を順次積層形成した後、該積層膜をパターニングしてエッチングマスクを形成する工程と、前記エッチングマスクを用いて前記半導体基板をドライエッチングしてトレンチを形成する工程と、前記トレンチ内に絶縁性物質を埋め込み、素子分離領域を形成する工程とを具備し、前記トレンチを形成する工程は、少なくとも前記シリコン酸化膜の側壁に第1の堆積付着物と該第1の堆積付着物と異質の第2の堆積付着物とを積層構造に付着させて行うことを特徴としている。
【0013】
また、上記目的を達成するため、本発明の半導体装置の製造方法では、半導体基板上にシリコン酸化膜およびシリコン窒化膜を順次積層形成した後、該積層膜をパターニングしてエッチングマスクを形成する工程と、前記エッチングマスクを用いて前記半導体基板をドライエッチングしてトレンチを形成する工程と、前記トレンチ内に絶縁性物質を埋め込み、素子分離領域を形成する工程とを具備し、前記トレンチを形成する工程は、前記エッチングマスクを用いて前記半導体基板表面をドライエッチングすることにより、少なくとも前記シリコン酸化膜の側壁に第1の堆積付着物を付着させながら、当該半導体基板表面に、所定深さを有する第1のトレンチを形成する第1の工程と、前記第1の堆積付着物および前記エッチングマスクをマスクとして前記半導体基板表面をドライエッチングすることにより、少なくとも前記第1の堆積付着物表面に当該第1の堆積付着物と異質の第2の堆積付着物を積層構造に付着させながら、前記第1のトレンチの底部に、当該第1のトレンチに連なる第2のトレンチを形成する第2の工程とを含むことを特徴としている。
また、上記目的を達成するため、本発明の半導体装置の製造方法では、半導体基板上にシリコン酸化膜およびシリコン窒化膜を順次積層形成した後、該積層膜をパターニングしてエッチングマスクを形成する工程と、前記エッチングマスクを用いて前記半導体基板をドライエッチングしてトレンチを形成する工程と、前記トレンチ内に絶縁性物質を埋め込み、素子分離領域を形成する工程とを具備し、前記トレンチを形成する工程は、前記エッチングマスクを用いて前記半導体基板表面をドライエッチングすることにより、少なくとも前記シリコン酸化膜の側壁に第1の堆積付着物を付着させながら、当該半導体基板表面に、所定深さを有する第1のトレンチを形成する第1の工程と、前記第1の堆積付着物および前記エッチングマスクをマスクとして前記半導体基板表面をドライエッチングすることにより、少なくとも前記第1の堆積付着物表面に当該第1の堆積付着物と異質の第2の堆積付着物を積層構造に付着させながら、前記第1のトレンチの底部に、当該第1のトレンチに連なる第2のトレンチを形成する第2の工程とを含むことを特徴としている。
【0017】
更に、上記目的を達成するため、本発明の半導体装置の製造方法では、半導体基板上にマスクパターンを形成する工程と、前記マスクパターンを用いてドライエッチングにより前記半導体基板にトレンチを形成する工程と、前記トレンチ内に絶縁性物質を埋め込み、素子分離領域を形成する工程とを具備し、前記トレンチ形成工程における前記ドライエッチングは、エッチングガスとしてエッチング過程で前記トレンチの側壁にフロロカーボン系の堆積付着物を生成し得る第1のエッチングガスを用いる第1のドライエッチングステップと、エッチングガスとしてエッチング過程で前記トレンチの側壁にSiO 2 系の堆積付着物を生成し得る第2のエッチングガスを用いる第2のドライエッチングステップとを有することを特徴としている。
更に、上記目的を達成するため、本発明の半導体装置の製造方法では、半導体基板上にマスクパターンを形成する工程と、前記マスクパターンを用いてドライエッチングにより前記半導体基板にトレンチを形成する工程と、前記トレンチ内に絶縁性物質を埋め込み、素子分離領域を形成する工程とを具備し、前記トレンチ形成工程における前記ドライエッチングは、エッチングガスとしてエッチング過程で前記トレンチの側壁にフロロカーボン系の堆積付着物を生成し得る第1のエッチングガスを用いる第1のドライエッチングステップと、エッチングガスとしてエッチング過程で前記トレンチの側壁にSiO 2 系の堆積付着物を生成し得る第2のエッチングガスを用いる第2のドライエッチングステップとを有することを特徴としている。
【0022】
更にまた、上記目的を達成するため、本発明の半導体装置の製造方法では、シリコン基板上に、シリコン酸化膜およびシリコン窒化膜を順次積層形成する第1の工程と、前記積層膜をパターニングして開口内に前記シリコン基板表面を露出させる第2の工程と、前記積層膜をマスクとして、前記シリコン基板表面をドライエッチングすることにより、当該シリコン基板表面に所定の深さを有する凹陥部を形成すると共に、前記マスクの前記シリコン酸化膜側壁に第1の堆積付着物を付着させる第3の工程と、前記積層膜をマスクとして、前記第1の堆積付着物表面に当該第1の堆積付着物と異質の第2の堆積付着物を付着させながら前記シリコン基板表面をドライエッチングすることにより、前記凹陥部の底部に、前記凹陥部に連なるトレンチを形成する第4の工程と、前記第2の堆積付着物を除去する第5の工程と、前記第1の堆積付着物を除去する第6の工程と、前記積層膜における前記シリコン窒化膜を横方向に後退させる第7の工程と、前記凹陥部および前記トレンチ内表面に、熱酸化により酸化膜を形成する第8の工程と、前記凹陥部および前記トレンチ内に絶縁性物質を埋め込み、素子分離領域を形成する第9の工程とを具備することを特徴としている。
更にまた、上記目的を達成するため、本発明の半導体装置の製造方法では、シリコン基板上に、シリコン酸化膜およびシリコン窒化膜を順次積層形成する第1の工程と、前記積層膜をパターニングして開口内に前記シリコン基板表面を露出させる第2の工程と、前記積層膜をマスクとして、前記シリコン基板表面をドライエッチングすることにより、当該シリコン基板表面に所定の深さを有する凹陥部を形成すると共に、前記マスクの前記シリコン酸化膜側壁に第1の堆積付着物を付着させる第3の工程と、前記積層膜をマスクとして、前記第1の堆積付着物表面に当該第1の堆積付着物と異質の第2の堆積付着物を付着させながら前記シリコン基板表面をドライエッチングすることにより、前記凹陥部の底部に、前記凹陥部に連なるトレンチを形成する第4の工程と、前記第2の堆積付着物を除去する第5の工程と、前記第1の堆積付着物を除去する第6の工程と、前記積層膜における前記シリコン窒化膜を横方向に後退させる第7の工程と、前記凹陥部および前記トレンチ内表面に、熱酸化により酸化膜を形成する第8の工程と、前記凹陥部および前記トレンチ内に絶縁性物質を埋め込み、素子分離領域を形成する第9の工程とを具備することを特徴としている。
Claims (10)
- 半導体基板上にシリコン酸化膜およびシリコン窒化膜を順次積層形成した後、該積層膜をパターニングしてエッチングマスクを形成する工程と、
前記エッチングマスクを用いて前記半導体基板をドライエッチングしてトレンチを形成する工程と、
前記トレンチ内に絶縁性物質を埋め込み、素子分離領域を形成する工程とを具備し、
前記トレンチを形成する工程は、少なくとも前記シリコン酸化膜の側壁に第1の堆積付着物と該第1の堆積付着物と異質の第2の堆積付着物とを積層構造に付着させて行うことを特徴とする半導体装置の製造方法。 - 半導体基板上にシリコン酸化膜およびシリコン窒化膜を順次積層形成した後、該積層膜をパターニングしてエッチングマスクを形成する工程と、
前記エッチングマスクを用いて前記半導体基板をドライエッチングしてトレンチを形成する工程と、
前記トレンチ内に絶縁性物質を埋め込み、素子分離領域を形成する工程とを具備し、
前記トレンチを形成する工程は、前記エッチングマスクを用いて前記半導体基板表面をドライエッチングすることにより、少なくとも前記シリコン酸化膜の側壁に第1の堆積付着物を付着させながら、当該半導体基板表面に、所定深さを有する第1のトレンチを形成する第1の工程と、
前記第1の堆積付着物および前記エッチングマスクをマスクとして前記半導体基板表面をドライエッチングすることにより、少なくとも前記第1の堆積付着物表面に当該第1の堆積付着物と異質の第2の堆積付着物を積層構造に付着させながら、前記第1のトレンチの底部に、当該第1のトレンチに連なる第2のトレンチを形成する第2の工程とを含むことを特徴とする半導体装置の製造方法。 - 前記トレンチ形成後に、前記第2の堆積付着物をウエットエッチングにより除去した後、前記第1の堆積付着物をアッシングにより除去することを特徴とする請求項1または請求項2に記載の半導体装置の製造方法。
- 半導体基板上にマスクパターンを形成する工程と、
前記マスクパターンを用いてドライエッチングにより前記半導体基板にトレンチを形成する工程と、
前記トレンチ内に絶縁性物質を埋め込み、素子分離領域を形成する工程とを具備し、
前記トレンチ形成工程における前記ドライエッチングは、
エッチングガスとしてエッチング過程で前記トレンチの側壁にフロロカーボン系の堆積付着物を生成し得る第1のエッチングガスを用いる第1のドライエッチングステップと、
エッチングガスとしてエッチング過程で前記トレンチの側壁にSiO 2 系の堆積付着物を生成し得る第2のエッチングガスを用いる第2のドライエッチングステップとを有することを特徴とする半導体装置の製造方法。 - シリコン基板上に、シリコン酸化膜およびシリコン窒化膜を順次積層形成する第1の工程と、
前記積層膜をパターニングして開口内に前記シリコン基板表面を露出させる第2の工程と、
前記積層膜をマスクとして、前記シリコン基板表面をドライエッチングすることにより、当該シリコン基板表面に所定の深さを有する凹陥部を形成すると共に、前記マスクの前記シリコン酸化膜側壁に第1の堆積付着物を付着させる第3の工程と、
前記積層膜をマスクとして、前記第1の堆積付着物表面に当該第1の堆積付着物と異質の第2の堆積付着物を付着させながら前記シリコン基板表面をドライエッチングすることに より、前記凹陥部の底部に、前記凹陥部に連なるトレンチを形成する第4の工程と、
前記第2の堆積付着物を除去する第5の工程と、
前記第1の堆積付着物を除去する第6の工程と、
前記積層膜における前記シリコン窒化膜を横方向に後退させる第7の工程と、
前記凹陥部および前記トレンチ内表面に、熱酸化により酸化膜を形成する第8の工程と、
前記凹陥部および前記トレンチ内に絶縁性物質を埋め込み、素子分離領域を形成する第9の工程とを具備することを特徴とする半導体装置の製造方法。 - 前記第3の工程において、エッチングガスとして該エッチング過程で前記マスク側壁を含む前記凹陥部にフロロカーボン系の堆積付着物を生成し得る第1のエッチングガスを用い、
前記第4の工程において、エッチングガスとして該エッチング過程でトレンチ側壁にSiO 2 系の堆積付着物を生成し得る第2のエッチングガスを用いることを特徴とする請求項5に記載の半導体装置の製造方法。 - 前記第1のエッチングガスは、C 4 F 8 またはCH 2 F 2 を含有するガスであることを特徴とする請求項4または請求項6に記載の半導体装置の製造方法。
- 前記第2のエッチングガスは、HBr/Cl 2 /O 2 またはCl 2 /O 2 を含有するガスであることを特徴とする請求項4または請求項6に記載の半導体装置の製造方法。
- 前記第5の工程で前記第2の堆積付着物をウエットエッチングにより除去し、前記第6の工程で前記第1の堆積付着物をアッシングにより除去することを特徴とする請求項5に記載の半導体装置の製造方法。
- 前記第1の堆積付着物は、フロロカーボン系からなり、且つ前記第2の堆積付着物は、SiO 2 系からなることを特徴とする請求項1または請求項2または請求項5に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000357156A JP3773785B2 (ja) | 2000-11-24 | 2000-11-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000357156A JP3773785B2 (ja) | 2000-11-24 | 2000-11-24 | 半導体装置の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2002164426A JP2002164426A (ja) | 2002-06-07 |
JP2002164426A5 true JP2002164426A5 (ja) | 2005-02-17 |
JP3773785B2 JP3773785B2 (ja) | 2006-05-10 |
Family
ID=18829266
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000357156A Expired - Fee Related JP3773785B2 (ja) | 2000-11-24 | 2000-11-24 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3773785B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5319868B2 (ja) * | 2005-10-17 | 2013-10-16 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP2007142258A (ja) * | 2005-11-21 | 2007-06-07 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JP5091452B2 (ja) * | 2006-10-06 | 2012-12-05 | 株式会社東芝 | 半導体装置の製造方法 |
JP2008108923A (ja) * | 2006-10-26 | 2008-05-08 | Elpida Memory Inc | 半導体装置及びその製造方法 |
JP2008227360A (ja) * | 2007-03-15 | 2008-09-25 | Elpida Memory Inc | 半導体装置の製造方法 |
CN105719965A (zh) * | 2014-12-04 | 2016-06-29 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 二氧化硅基片的刻蚀方法和刻蚀设备 |
-
2000
- 2000-11-24 JP JP2000357156A patent/JP3773785B2/ja not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007134668A (ja) | 半導体素子のトレンチ形成方法及びそれを利用した半導体素子の素子分離方法 | |
JP2009027146A5 (ja) | ||
JP4139380B2 (ja) | 半導体デバイスにおいてアイソレーション膜を形成する方法 | |
JP2002164426A5 (ja) | ||
JPS631753B2 (ja) | ||
KR100649872B1 (ko) | 반도체소자의 트랜치 소자분리막 형성방법 | |
JP3773785B2 (ja) | 半導体装置の製造方法 | |
KR980006061A (ko) | 반도체 소자의 소자분리막 제조방법 | |
KR20070057576A (ko) | 반도체 소자의 변형된 얕은 트렌치 소자 분리 형성 방법 | |
JPH0536680A (ja) | 半導体装置とその製造方法 | |
KR100416813B1 (ko) | 반도체소자의필드산화막형성방법 | |
JPS63299361A (ja) | 半導体装置の製造方法 | |
KR100528797B1 (ko) | 반도체 소자의 소자분리막 형성 방법 | |
CN105826236A (zh) | 半导体结构及其形成方法 | |
KR100826790B1 (ko) | 반도체 소자의 트렌치 제조 방법 | |
KR100548571B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
KR100849064B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
JPH11135608A (ja) | 半導体装置の製造方法 | |
JPH11135609A (ja) | 半導体装置の製造方法 | |
KR20040087457A (ko) | 반도체소자의 소자분리막 형성방법 | |
JP5674304B2 (ja) | Soiウェハの製造方法 | |
KR20040004990A (ko) | 반도체 소자의 소자분리막 형성방법 | |
KR100881413B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
KR100521449B1 (ko) | 반도체 소자의 소자 분리막 및 그의 제조 방법 | |
TW543142B (en) | Hollow trench isolator and method of fabricating the same |