JP2002164426A5 - - Google Patents

Description

【００１２】
【課題を解決するための手段】
上記目的を達成するため、本発明の半導体装置の製造方法では、半導体基板上にシリコン酸化膜およびシリコン窒化膜を順次積層形成した後、該積層膜をパターニングしてエッチングマスクを形成する工程と、前記エッチングマスクを用いて前記半導体基板をドライエッチングしてトレンチを形成する工程と、前記トレンチ内に絶縁性物質を埋め込み、素子分離領域を形成する工程とを具備し、前記トレンチを形成する工程は、少なくとも前記シリコン酸化膜の側壁に第１の堆積付着物と該第１の堆積付着物と異質の第２の堆積付着物とを積層構造に付着させて行うことを特徴としている。

【００１３】
また、上記目的を達成するため、本発明の半導体装置の製造方法では、半導体基板上にシリコン酸化膜およびシリコン窒化膜を順次積層形成した後、該積層膜をパターニングしてエッチングマスクを形成する工程と、前記エッチングマスクを用いて前記半導体基板をドライエッチングしてトレンチを形成する工程と、前記トレンチ内に絶縁性物質を埋め込み、素子分離領域を形成する工程とを具備し、前記トレンチを形成する工程は、前記エッチングマスクを用いて前記半導体基板表面をドライエッチングすることにより、少なくとも前記シリコン酸化膜の側壁に第１の堆積付着物を付着させながら、当該半導体基板表面に、所定深さを有する第１のトレンチを形成する第１の工程と、前記第１の堆積付着物および前記エッチングマスクをマスクとして前記半導体基板表面をドライエッチングすることにより、少なくとも前記第１の堆積付着物表面に当該第１の堆積付着物と異質の第２の堆積付着物を積層構造に付着させながら、前記第１のトレンチの底部に、当該第１のトレンチに連なる第２のトレンチを形成する第２の工程とを含むことを特徴としている。

【００１７】
更に、上記目的を達成するため、本発明の半導体装置の製造方法では、半導体基板上にマスクパターンを形成する工程と、前記マスクパターンを用いてドライエッチングにより前記半導体基板にトレンチを形成する工程と、前記トレンチ内に絶縁性物質を埋め込み、素子分離領域を形成する工程とを具備し、前記トレンチ形成工程における前記ドライエッチングは、エッチングガスとしてエッチング過程で前記トレンチの側壁にフロロカーボン系の堆積付着物を生成し得る第１のエッチングガスを用いる第１のドライエッチングステップと、エッチングガスとしてエッチング過程で前記トレンチの側壁にＳｉＯ ₂ 系の堆積付着物を生成し得る第２のエッチングガスを用いる第２のドライエッチングステップとを有することを特徴としている。

【００２２】
更にまた、上記目的を達成するため、本発明の半導体装置の製造方法では、シリコン基板上に、シリコン酸化膜およびシリコン窒化膜を順次積層形成する第１の工程と、前記積層膜をパターニングして開口内に前記シリコン基板表面を露出させる第２の工程と、前記積層膜をマスクとして、前記シリコン基板表面をドライエッチングすることにより、当該シリコン基板表面に所定の深さを有する凹陥部を形成すると共に、前記マスクの前記シリコン酸化膜側壁に第１の堆積付着物を付着させる第３の工程と、前記積層膜をマスクとして、前記第１の堆積付着物表面に当該第１の堆積付着物と異質の第２の堆積付着物を付着させながら前記シリコン基板表面をドライエッチングすることにより、前記凹陥部の底部に、前記凹陥部に連なるトレンチを形成する第４の工程と、前記第２の堆積付着物を除去する第５の工程と、前記第１の堆積付着物を除去する第６の工程と、前記積層膜における前記シリコン窒化膜を横方向に後退させる第７の工程と、前記凹陥部および前記トレンチ内表面に、熱酸化により酸化膜を形成する第８の工程と、前記凹陥部および前記トレンチ内に絶縁性物質を埋め込み、素子分離領域を形成する第９の工程とを具備することを特徴としている。

Claims (10)

1. 半導体基板上にシリコン酸化膜およびシリコン窒化膜を順次積層形成した後、該積層膜をパターニングしてエッチングマスクを形成する工程と、
   前記エッチングマスクを用いて前記半導体基板をドライエッチングしてトレンチを形成する工程と、
   前記トレンチ内に絶縁性物質を埋め込み、素子分離領域を形成する工程とを具備し、
   前記トレンチを形成する工程は、少なくとも前記シリコン酸化膜の側壁に第１の堆積付着物と該第１の堆積付着物と異質の第２の堆積付着物とを積層構造に付着させて行うことを特徴とする半導体装置の製造方法。
2. 半導体基板上にシリコン酸化膜およびシリコン窒化膜を順次積層形成した後、該積層膜をパターニングしてエッチングマスクを形成する工程と、
   前記エッチングマスクを用いて前記半導体基板をドライエッチングしてトレンチを形成する工程と、
   前記トレンチ内に絶縁性物質を埋め込み、素子分離領域を形成する工程とを具備し、
   前記トレンチを形成する工程は、前記エッチングマスクを用いて前記半導体基板表面をドライエッチングすることにより、少なくとも前記シリコン酸化膜の側壁に第１の堆積付着物を付着させながら、当該半導体基板表面に、所定深さを有する第１のトレンチを形成する第１の工程と、
   前記第１の堆積付着物および前記エッチングマスクをマスクとして前記半導体基板表面をドライエッチングすることにより、少なくとも前記第１の堆積付着物表面に当該第１の堆積付着物と異質の第２の堆積付着物を積層構造に付着させながら、前記第１のトレンチの底部に、当該第１のトレンチに連なる第２のトレンチを形成する第２の工程とを含むことを特徴とする半導体装置の製造方法。
3. 前記トレンチ形成後に、前記第２の堆積付着物をウエットエッチングにより除去した後、前記第１の堆積付着物をアッシングにより除去することを特徴とする請求項１または請求項２に記載の半導体装置の製造方法。
4. 半導体基板上にマスクパターンを形成する工程と、
   前記マスクパターンを用いてドライエッチングにより前記半導体基板にトレンチを形成する工程と、
   前記トレンチ内に絶縁性物質を埋め込み、素子分離領域を形成する工程とを具備し、
   前記トレンチ形成工程における前記ドライエッチングは、
   エッチングガスとしてエッチング過程で前記トレンチの側壁にフロロカーボン系の堆積付着物を生成し得る第１のエッチングガスを用いる第１のドライエッチングステップと、
   エッチングガスとしてエッチング過程で前記トレンチの側壁にＳｉＯ ₂ 系の堆積付着物を生成し得る第２のエッチングガスを用いる第２のドライエッチングステップとを有することを特徴とする半導体装置の製造方法。
5. シリコン基板上に、シリコン酸化膜およびシリコン窒化膜を順次積層形成する第１の工程と、
   前記積層膜をパターニングして開口内に前記シリコン基板表面を露出させる第２の工程と、
   前記積層膜をマスクとして、前記シリコン基板表面をドライエッチングすることにより、当該シリコン基板表面に所定の深さを有する凹陥部を形成すると共に、前記マスクの前記シリコン酸化膜側壁に第１の堆積付着物を付着させる第３の工程と、
   前記積層膜をマスクとして、前記第１の堆積付着物表面に当該第１の堆積付着物と異質の第２の堆積付着物を付着させながら前記シリコン基板表面をドライエッチングすることに より、前記凹陥部の底部に、前記凹陥部に連なるトレンチを形成する第４の工程と、
   前記第２の堆積付着物を除去する第５の工程と、
   前記第１の堆積付着物を除去する第６の工程と、
   前記積層膜における前記シリコン窒化膜を横方向に後退させる第７の工程と、
   前記凹陥部および前記トレンチ内表面に、熱酸化により酸化膜を形成する第８の工程と、
   前記凹陥部および前記トレンチ内に絶縁性物質を埋め込み、素子分離領域を形成する第９の工程とを具備することを特徴とする半導体装置の製造方法。
6. 前記第３の工程において、エッチングガスとして該エッチング過程で前記マスク側壁を含む前記凹陥部にフロロカーボン系の堆積付着物を生成し得る第１のエッチングガスを用い、
   前記第４の工程において、エッチングガスとして該エッチング過程でトレンチ側壁にＳｉＯ ₂ 系の堆積付着物を生成し得る第２のエッチングガスを用いることを特徴とする請求項５に記載の半導体装置の製造方法。
7. 前記第１のエッチングガスは、Ｃ ₄ Ｆ ₈ またはＣＨ ₂ Ｆ ₂ を含有するガスであることを特徴とする請求項４または請求項６に記載の半導体装置の製造方法。
8. 前記第２のエッチングガスは、ＨＢｒ／Ｃｌ ₂ ／Ｏ ₂ またはＣｌ ₂ ／Ｏ ₂ を含有するガスであることを特徴とする請求項４または請求項６に記載の半導体装置の製造方法。
9. 前記第５の工程で前記第２の堆積付着物をウエットエッチングにより除去し、前記第６の工程で前記第１の堆積付着物をアッシングにより除去することを特徴とする請求項５に記載の半導体装置の製造方法。
10. 前記第１の堆積付着物は、フロロカーボン系からなり、且つ前記第２の堆積付着物は、ＳｉＯ ₂ 系からなることを特徴とする請求項１または請求項２または請求項５に記載の半導体装置の製造方法。