JP4139380B2 - 半導体デバイスにおいてアイソレーション膜を形成する方法 - Google Patents

半導体デバイスにおいてアイソレーション膜を形成する方法 Download PDF

Info

Publication number
JP4139380B2
JP4139380B2 JP2004376946A JP2004376946A JP4139380B2 JP 4139380 B2 JP4139380 B2 JP 4139380B2 JP 2004376946 A JP2004376946 A JP 2004376946A JP 2004376946 A JP2004376946 A JP 2004376946A JP 4139380 B2 JP4139380 B2 JP 4139380B2
Authority
JP
Japan
Prior art keywords
forming
film
oxide film
semiconductor device
hard mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004376946A
Other languages
English (en)
Other versions
JP2005197712A (ja
Inventor
ムン ジュン シン
Original Assignee
東部亞南半導體株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東部亞南半導體株式会社 filed Critical 東部亞南半導體株式会社
Publication of JP2005197712A publication Critical patent/JP2005197712A/ja
Application granted granted Critical
Publication of JP4139380B2 publication Critical patent/JP4139380B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は半導体デバイスにおいてアイソレーション膜を形成する方法に関し、特にトレンチアイソレーションのためにドライエッチングによるプルバックを使用する際に、安定なアクティブ領域を確保するのにアクティブなアタックを防止した、半導体デバイスにおけるアイソレーション膜を形成する方法に関する。
一般に従来技術における半導体デバイスにおけるアイソレーション膜を形成する方法は、Ｓｉ3Ｎ4の応力を除去するためにパッド酸化膜を成長させる工程と、該パッド酸化膜の上に酸化膜を形成する工程と、窒化膜上に、トレンチをエッチングするためのマスク層として酸化膜を形成する工程と、マスク層をパターンニングする工程と、トレンチを形成するためにトレンチエッチングを実施する工程と、ディボットの発生を防止し、アクティブな幅を確保するためにリン酸を使ったストリッピングを使用してプルバックを実施する工程と、再びアクティブ領域において酸化膜を成長させる工程と、酸化膜上でＣＭＰ（化学的機械的研磨）を実施することによりアクティブ領域をフィールド領域からアイソレートする工程とから成る。
図１および図２ａに示すように、バッファ膜として半導体基板１０の上にシリコン酸化膜１を形成し、このシリコン酸化膜１の上にシリコン窒化膜２を形成し、このシリコン窒化膜２の上に熱酸化膜３を形成する（Ｓ１０１）。
次に図１および図２ｂに示すように、熱酸化膜３の上にフォトレジストをコーティングし、フォトレジストパターン４を形成するためにフォトレジスト上で露光および現像を実施する。
次にエッチングマスクとしてフォトレジストパターン４を使用してドライエッチングにより露光済み熱酸化膜３、窒化膜２および酸化膜１を順次除去する（Ｓ１０２）。
次に、図１および図２ｃに示すように、Ｏ2プラズマアッシングによりフォトレジストパターンを除去する（Ｓ１０３）。
次に、図１および図２ｄに示すように、基板１０内にトレンチ５を形成するよう、残存熱酸化膜３および窒化膜２をエッチングマスクとして使用するドライエッチングによりシリコン基板１０の露出した表面を除去する（Ｓ１０４）。
次に図１および図２ｅに示すように、熱酸化膜３の下方にリセス６を形成するようにリン酸によるストリッピングを使ってトレンチ５上でプルバックを実施する（Ｓ１０５）。
図１および図２ｆに示すように、トレンチ５およびリセス６を含む基板にわたって、フィールド領域を形成するための酸化膜７を形成する（Ｓ１０６）。
図１および図２ｇに示すように、シリコン窒化膜２が露出するまで、図２ｆにおける酸化膜７上でＣＭＰを実施する。（Ｓ１０７）。
図１および図２ｈに示すように、酸化膜のウェットエッチングおよびリン酸によるストリッピングにより、フィールドの高さに対するアクティブ領域をチューニングし、残存シリコン窒化膜２および酸化膜１を除去する（Ｓ１０８）。
こうしてアクティブ領域とフィールド領域とが完成する。
従来技術のドライエッチングによるプルバック方法では、ウェットエッチングの種々の問題を解決するために、スペーサのデポジションおよびエッチングによりプルバック効果をバックアップできる。
しかしながら、ドライエッチングによるプルバック方法はマスクを開ける際にアクティブ領域をアタック（侵食）から保護する点に問題があり、アタックによりアクティブ領域が劣化し得る。
従って、本発明は従来技術の問題および欠点に起因する１つ以上の問題を実質的に解消した、半導体デバイスにおいてアイソレーション膜を形成する方法に関する。
本発明の目的は安定なアクティブ領域を確保するようにシリコン窒化膜とパッド酸化膜との間で高選択比を使用してマスクを開ける際に、基板が損傷を受けるのを防止する、半導体デバイスにおいてアイソレーション膜を形成する方法を提供することにある。
本発明の別の目的は、半導体デバイスのアクティブ領域を形成する際のドライプルバック法において、アクティブ領域が損傷を受けないようにする、半導体デバイスにおいてアイソレーション膜を形成する方法を提供することにある。
これら本発明の目的は、シリコン酸化膜、シリコン窒化膜および熱酸化膜を半導体基板に順次重ねることによりハードマスク層を形成する工程と、フィールド領域に対応する半導体基板の表面を露出させるように前記ハードマスク層をパターンニングすることによりハードマスクのパターンを形成する工程と、プルバックターゲットに従ってパーサイド量を考慮することにより前記ハードマスク層の各側壁にスペーサを形成する工程と、半導体基板の露出面を除去することにより半導体基板にトレンチを形成する工程と、絶縁膜で前記トレンチを満たす工程と、前記ハードマスク層および前記スペーサを除去する工程とを備えたことを特徴とする、半導体デバイスにおいてアイソレーション膜を形成する方法によって達成される。
ドライエッチング法によりプルバックを実施することが好ましい。
前記シリコン酸化膜と前記シリコン窒化膜との間の応力を除去するために、前記シリコン酸化膜における対応するエッチングを停止させるレートを超える高いエッチング選択比を利用して前記ハードマスク層をパターンニングすることが好ましい。
前記高選択比を１０対１とすることが好ましい。
前記高選択比を得るためのドライエッチング条件としてＨＢｒをベースとするガスを５０度より高い温度で使用することが好ましい。
前記スペーサをエッチングする工程において、前記プルバックターゲットに従ってパーサイド量を考慮することによりエッチング量を設定することが好ましい。
本発明はドライプルバック工程においてシリコン窒化膜とパッド酸化膜との間の高選択比を用いて、マスク開放時に生じ得るシリコン基板の損傷を防止することにより、安定的なアクティブ領域を確保することができる。
以下、添付図面を参照し、本発明についてより詳細に説明するが、当業者がこれら記載を読めば、上記以外の目的、特徴および利点が明らかとなろう。
図３および図４ａに示すように、半導体基板１０の上にバッファ膜としてシリコン酸化膜１を形成し、このシリコン酸化膜１の上にシリコン窒化膜２を形成し、次いでシリコン窒化膜２の上に熱酸化膜３を形成する（Ｓ３０１）。この場合、熱酸化膜３、シリコン窒化膜２およびシリコン酸化膜１はシリコンから構成された半導体基板１０をドライエッチングするためのハードマスクとして使用される。
図３および図４ｂに示すように、熱酸化膜３にフォトレジストをコーティングする。次にフォトレジストのパターン４を形成するようにフォトレジスト上で露光および現像を実施する。
次にこのフォトレジストパターン４をエッチングマスクとして使用するドライエッチングにより露出したハードマスクを除く（Ｓ３０２）。
この場合、特定のデバイス特性を得るために、ハードマスクのうちのシリコン酸化膜１および窒化膜２をエッチングすることから生じるシリコン基板１０の損傷を防止しなければならない。従って、ハードマスクをエッチングする際にシリコン酸化膜１とシリコン窒化膜２との間で応力を除去するよう、シリコン酸化膜１における対応するエッチングを停止させるレートを超える高いエッチング選択比を使用する。シリコン酸化膜１とシリコン窒化膜２との間の高エッチング選択比は１０：１とすることが好ましく、対応する高エッチング選択比を得るためのシリコン窒化膜のドライエッチング条件として５０℃よりも高い温度でＨＢｒをベースとするガスを使用する。
図３および図４ｃに示されるように、酸素（Ｏ2）プラズマアッシング／ストリッピングによりフォトレジストパターンを除去する。
更に、残存マスクを含む基板１０および基板１０の露出した表面にわたってスペーサ膜１１をデポジットする。これを行う際にスペーサ膜１１は限界寸法およびプルバックターゲットを保証するような厚みにデポジットする（Ｓ３０３）。
次に図３および図４ｄに示されるように、残存ハードマスクの各側壁に残るスペーサ１１を形成するように、スペーサ膜１１をエッチングする（Ｓ３０４）。このようにする際に、プルバックターゲットに従ってパーサイド量を検討するようにエッチング量を設定しなければならない。
図３および図４ｅに示されるように、熱酸化膜３および窒化膜２を含む残存ハードマスクおよびスペーサ１１を基板１０内にトレンチ５を形成するためのエッチングマスクとして使用するドライエッチングにより、シリコン基板１０の露出面を除去する（Ｓ３０５）。図２ｅに示された従来のトレンチ形成工程と比較し、本発明のトレンチ形成工程は別の方法を使用することなく、シリコン窒化膜２のアンダーカット部を確保できる。
図３および図４ｆに示されるように、トレンチ５を含む基板の上にわたって、フィールド領域を形成するための酸化膜７を形成する（Ｓ３０６）。
図３および図４ｇに示されるように、シリコン窒化膜２が露出するまで、図４ｆにおける酸化膜７上でＣＭＰを実施する（Ｓ３０７）。
図３および図４ｈに示されるように、酸化膜のウェットエッチングおよびＨ3ＰＯ4を使ったストリッピングにより、フィールド高さに対するアクティブ領域をチューニングし、残存シリコン窒化膜２および酸化膜１およびスペーサ１１を除去する（Ｓ３０８）。
こうしてアクティブ領域とフィールド領域とが完成する。
従って、本発明によれば、シリコン窒化膜とパッド酸化膜との間で高選択比を使用することにより、マスクを開ける際に生じる基板の損傷を防止でき、安定なアクティブ領域を確保できる。
更に本発明によれば、半導体デバイスのアクティブ領域を形成する際のドライプルバック時に生じるアクティブ領域の損傷を防止できる。
当業者であれば、本発明の範囲内で種々の変形および変更を行うことができることは明らかである。従って、本発明は特許請求の範囲およびその均等物の範囲内に入るこれら変形例および変更例をカバーするものである。
従来技術による半導体デバイスにおいて、デバイスアイソレーション膜を形成する方法のフローチャートである。 従来技術に係わる半導体デバイスにおいて、デバイスアイソレーション膜を形成する方法の一工程を示す横断面図である。 従来技術に係わる半導体デバイスにおいて、デバイスアイソレーション膜を形成する方法の一工程を示す横断面図である。 従来技術に係わる半導体デバイスにおいて、デバイスアイソレーション膜を形成する方法の一工程を示す横断面図である。 従来技術に係わる半導体デバイスにおいて、デバイスアイソレーション膜を形成する方法の一工程を示す横断面図である。 従来技術に係わる半導体デバイスにおいて、デバイスアイソレーション膜を形成する方法の一工程を示す横断面図である。 従来技術に係わる半導体デバイスにおいて、デバイスアイソレーション膜を形成する方法の一工程を示す横断面図である。 従来技術に係わる半導体デバイスにおいて、デバイスアイソレーション膜を形成する方法の一工程を示す横断面図である。 従来技術に係わる半導体デバイスにおいて、デバイスアイソレーション膜を形成する方法の一工程を示す横断面図である。 本発明に係わる半導体デバイスにおいて、デバイスアイソレーション膜を形成する方法のフローチャートである。 本発明に係わる半導体デバイスにおいて、デバイスアイソレーション膜を形成する方法の一工程を示す横断面図である。 本発明に係わる半導体デバイスにおいて、デバイスアイソレーション膜を形成する方法の一工程を示す横断面図である。 本発明に係わる半導体デバイスにおいて、デバイスアイソレーション膜を形成する方法の一工程を示す横断面図である。 本発明に係わる半導体デバイスにおいて、デバイスアイソレーション膜を形成する方法の一工程を示す横断面図である。 本発明に係わる半導体デバイスにおいて、デバイスアイソレーション膜を形成する方法の一工程を示す横断面図である。 本発明に係わる半導体デバイスにおいて、デバイスアイソレーション膜を形成する方法の一工程を示す横断面図である。 本発明に係わる半導体デバイスにおいて、デバイスアイソレーション膜を形成する方法の一工程を示す横断面図である。 本発明に係わる半導体デバイスにおいて、デバイスアイソレーション膜を形成する方法の一工程を示す横断面図である。
符号の説明
１ シリコン酸化膜
２ シリコン窒化膜
３ 熱酸化膜
４ フォトレジストパターン
５ トレンチ
７ 酸化膜
１０ シリコン基板
１１ スペーサ

Claims (2)

  1. シリコン酸化膜、シリコン窒化膜および熱酸化膜を半導体基板に順次重ねることによりハードマスク層を形成する工程と、
    フィールド領域に対応する半導体基板の表面を露出させるように前記ハードマスク層をパターンニングすることによりハードマスク層パターンを形成する工程であって、前記ハードマスク層は、シリコン窒化膜とシリコン酸化膜とについて１０：１の高いエッチング選択比を有するエッチングガスでパターンニングされる工程と、
    前記ハードマスク層パターンの各側壁にスペーサを形成する工程と、
    半導体基板の露出面を除去することにより半導体基板にトレンチを形成する工程と、
    絶縁膜で前記トレンチを満たす工程と、
    前記ハードマスク層パターンおよび前記スペーサを除去する工程とを備えたことを特徴とする、半導体デバイスにおいてアイソレーション膜を形成する方法。
  2. 前記高エッチング選択比を得るためのドライエッチング条件としてＨＢｒをベースとするガスを５０度より高い温度で使用することを特徴とする、請求項１記載の方法。
JP2004376946A 2003-12-30 2004-12-27 半導体デバイスにおいてアイソレーション膜を形成する方法 Expired - Fee Related JP4139380B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030100537A KR100561522B1 (ko) 2003-12-30 2003-12-30 반도체 소자 분리막 형성 방법

Publications (2)

Publication Number Publication Date
JP2005197712A JP2005197712A (ja) 2005-07-21
JP4139380B2 true JP4139380B2 (ja) 2008-08-27

Family

ID=34698774

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004376946A Expired - Fee Related JP4139380B2 (ja) 2003-12-30 2004-12-27 半導体デバイスにおいてアイソレーション膜を形成する方法

Country Status (4)

Country Link
US (1) US20050142734A1 (ja)
JP (1) JP4139380B2 (ja)
KR (1) KR100561522B1 (ja)
DE (1) DE102004063148B4 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101118122B (zh) * 2007-09-03 2010-04-14 中冶长天国际工程有限责任公司 一种用于环冷机的防堵料风道密封板
CN101118119B (zh) * 2007-09-03 2010-05-19 中冶长天国际工程有限责任公司 一种用于环冷机台车单元静密封装置的密封结构
CN101118121B (zh) * 2007-09-03 2010-05-19 中冶长天国际工程有限责任公司 一种用于环冷机台车的支承梁结构

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100788588B1 (ko) * 2005-11-23 2007-12-26 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성 방법
KR100744683B1 (ko) * 2006-02-27 2007-08-01 주식회사 하이닉스반도체 반도체 소자 제조 방법
CN102376619B (zh) * 2010-08-12 2014-02-26 上海华虹宏力半导体制造有限公司 以ono作为硬质掩膜层形成浅沟槽结构的方法
CN102386122B (zh) * 2011-11-02 2017-06-09 上海华虹宏力半导体制造有限公司 采用硬掩膜形成隔离沟槽的方法
CN103811403B (zh) * 2012-11-13 2016-05-25 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构的形成方法
TWI497609B (zh) * 2013-04-10 2015-08-21 Inotera Memories Inc 半導體記憶體製程
US9312293B2 (en) * 2013-08-27 2016-04-12 Semiconductor Components Industries, Llc Range modulated implants for image sensors
US20230127597A1 (en) * 2020-03-31 2023-04-27 Lam Research Corporation High aspect ratio dielectric etch with chlorine
US20240079246A1 (en) * 2022-09-01 2024-03-07 Tokyo Electron Limited Methods for forming semiconductor devices using metal hardmasks

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08321484A (ja) * 1995-05-24 1996-12-03 Nec Corp 半導体装置の製造方法
KR0151051B1 (ko) * 1995-05-30 1998-12-01 김광호 반도체장치의 절연막 형성방법
US5786262A (en) * 1997-04-09 1998-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Self-planarized gapfilling for shallow trench isolation
US5945724A (en) * 1998-04-09 1999-08-31 Micron Technology, Inc. Trench isolation region for semiconductor device
US6403486B1 (en) * 2001-04-30 2002-06-11 Taiwan Semiconductor Manufacturing Company Method for forming a shallow trench isolation

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101118122B (zh) * 2007-09-03 2010-04-14 中冶长天国际工程有限责任公司 一种用于环冷机的防堵料风道密封板
CN101118119B (zh) * 2007-09-03 2010-05-19 中冶长天国际工程有限责任公司 一种用于环冷机台车单元静密封装置的密封结构
CN101118121B (zh) * 2007-09-03 2010-05-19 中冶长天国际工程有限责任公司 一种用于环冷机台车的支承梁结构

Also Published As

Publication number Publication date
US20050142734A1 (en) 2005-06-30
KR100561522B1 (ko) 2006-03-16
JP2005197712A (ja) 2005-07-21
DE102004063148B4 (de) 2010-12-16
KR20050068748A (ko) 2005-07-05
DE102004063148A1 (de) 2005-08-04

Similar Documents

Publication Publication Date Title
US20070111467A1 (en) Method for forming trench using hard mask with high selectivity and isolation method for semiconductor device using the same
JP4139380B2 (ja) 半導体デバイスにおいてアイソレーション膜を形成する方法
CN104078366B (zh) 双重图形化鳍式晶体管的鳍结构制造方法
US7384869B2 (en) Protection of silicon from phosphoric acid using thick chemical oxide
US6682987B2 (en) Methods of forming a trench isolation region in a substrate by removing a portion of a liner layer at a boundary between a trench etching mask and an oxide layer in a trench and integrated circuit devices formed thereby
JP3773785B2 (ja) 半導体装置の製造方法
KR100442852B1 (ko) 트렌치 소자분리 영역 형성방법
CN100527367C (zh) 堆栈结构以及以此堆栈结构图案化的方法
TWI305017B (en) Semiconductor devices and methods for fabricating gate spacers
JP2013089801A (ja) 半導体装置の製造方法
JP2002164426A5 (ja)
JP2001332613A (ja) 半導体装置の製造方法
JP2003282700A (ja) ホール形成方法
JP3748867B2 (ja) 半導体装置の製造方法
JP2006108423A (ja) 素子分離構造部の製造方法
TW501224B (en) Method of enhancing round corner by pulling back silicon nitride using SF6/HBr in the shallow trench isolation etching process
KR100498590B1 (ko) 반도체 소자의 소자분리막 형성 방법
TWI307543B (en) Method of fabricating shallow trench isolation structure
KR100528797B1 (ko) 반도체 소자의 소자분리막 형성 방법
KR100429555B1 (ko) 반도체 소자의 트렌치형 소자분리막 형성방법
KR100521449B1 (ko) 반도체 소자의 소자 분리막 및 그의 제조 방법
JP2000021827A (ja) 半導体装置の製造方法
KR100312983B1 (ko) 반도체장치의소자분리막형성방법
JPH11135608A (ja) 半導体装置の製造方法
KR100871375B1 (ko) 반도체 소자의 소자분리막 형성방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070115

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20070416

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070419

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070424

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080507

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080606

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110613

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110613

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120613

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees