CN104078366B - 双重图形化鳍式晶体管的鳍结构制造方法 - Google Patents
双重图形化鳍式晶体管的鳍结构制造方法 Download PDFInfo
- Publication number
- CN104078366B CN104078366B CN201410339132.7A CN201410339132A CN104078366B CN 104078366 B CN104078366 B CN 104078366B CN 201410339132 A CN201410339132 A CN 201410339132A CN 104078366 B CN104078366 B CN 104078366B
- Authority
- CN
- China
- Prior art keywords
- layer
- amorphous carbon
- silicon nitride
- etching
- fin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 48
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 230000009977 dual effect Effects 0.000 title claims abstract description 16
- 229910003481 amorphous carbon Inorganic materials 0.000 claims abstract description 52
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 51
- 238000005530 etching Methods 0.000 claims abstract description 40
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 24
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 22
- 238000001312 dry etching Methods 0.000 claims abstract description 14
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 53
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 53
- 229920002120 photoresistant polymer Polymers 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 10
- 239000011248 coating agent Substances 0.000 claims description 7
- 238000000576 coating method Methods 0.000 claims description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- 230000003667 anti-reflective effect Effects 0.000 claims description 6
- 238000003384 imaging method Methods 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 3
- 229910052799 carbon Inorganic materials 0.000 claims description 3
- 239000007789 gas Substances 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 229910003978 SiClx Inorganic materials 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 238000000151 deposition Methods 0.000 abstract description 3
- 230000009286 beneficial effect Effects 0.000 abstract description 2
- 230000008021 deposition Effects 0.000 abstract description 2
- 238000002955 isolation Methods 0.000 abstract description 2
- 238000000059 patterning Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 122
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000012792 core layer Substances 0.000 description 6
- 238000001259 photo etching Methods 0.000 description 6
- 230000005669 field effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000671 immersion lithography Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 239000004408 titanium dioxide Substances 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Abstract
本发明公开了一种双重图形化鳍式晶体管的鳍结构制造方法，采用部分刻蚀法，即第二非晶碳层刻蚀厚度大约在二分之一到四分之三左右，之后淀积二氧化硅薄膜并刻蚀形成二氧化硅侧壁隔离硬掩模图形，然后利用干法刻蚀去除核心牺牲层图形顶部的无氮抗反射层，使其下方的非晶碳暴露出来，最后利用等离子干法刻蚀工艺将暴露出来的第二非晶碳层去除，形成以二氧化硅侧墙及其下方的非晶碳组成的硬掩模线条。本发明避免了现有方法所产生的形貌和关键尺寸控制问题，从而扩大了后续图形化工艺窗口，更有利于鱼鳍结构的关键尺寸和形貌的控制。
Description
技术领域
本发明涉及半导体集成电路制造工艺技术领域，尤其涉及一种利用侧墙自对准双重图形化鳍式晶体管的鳍结构的制造方法。
背景技术
根据国际半导体技术路线发展蓝图所预测，为了遵循摩尔定律并获得所需的短沟道效应，改善栅极的对沟道的控制，提出了新的晶体管结构，即鳍式场效应晶体管FinFET(Fin Field Effect Transistor，简称鳍式晶体管)。其有源区鱼鳍的形成是一个极具挑战性的工艺，因为在22nm及以下的鳍式场效应晶体管，鳍的宽度约在10～15nm左右，这么小的图形尺寸已经超出目前浸没式光刻机的分辨率极限，为此，需要采用侧墙自对准式双重图形化技术来实现。即首先在已经沉积了各种掩模材料的硅片上，利用浸没式光刻及刻蚀技术产生一个牺牲的核心图形(sacrificial core pattern)，然后在此核心图形上利用原子层沉积技术，沉积一层侧墙材料，然后利用各向异性干法刻蚀形成侧墙，之后将牺牲的核心图形去除，这样就形成了所需要的节距(pitch)减半的鱼鳍(FIN)掩模图形，这里FIN硬掩模的宽度是由原子沉积层的厚度决定的，之后利用此硬掩模图形为保护层继续刻蚀形成鳍式场效应晶体管的鳍(FIN)。
图1A至图1H是现有的采用侧墙自对准双重图形鱼鳍的形成方法。具体地：
首先，如图1A所示，在一个半导体有源器件的硅衬底101上，自下而上依次淀积二氧化硅绝缘层102、氮化硅层103、第一层非晶碳层104、氮化硅刻蚀停止层105、第二层非晶碳层106以及无氮抗反射层107。其中，氮化硅层103是最终鱼鳍结构形成的刻蚀硬掩模。
然后，如图1B所示，在107层顶部旋涂有机抗反射层108以及光刻胶109，然后进行核心层(core layer)光刻。
接着，如图1C所示，利用光刻胶109作为掩模干法刻蚀形成第二非晶碳层106的牺牲核心层线条图形，至此形成了非晶碳牺牲核心图形及其顶部的无氮抗反射层107。
经过相应的清洗工艺后，如图1D所示，在非晶碳牺牲核心图形及无氮抗反射层107上方淀积一层氧化硅薄膜硬掩模层110。
如图1E所示，利用各向异性干法刻蚀该氧化硅薄膜硬掩模层，并停止于氮化硅刻蚀停止层105上方以形成氧化硅侧墙110。
之后，如图1F所示，利用等离子体干法刻蚀工艺去除牺牲核心层线条图形顶部的无氮抗反射层107，使得无氮抗反射层107下方的牺牲核心层非晶碳暴露出来。本步骤中，在去除无氮抗反射层107过程中由于刻蚀停止层105a也暴露于等离子体中，并且刻蚀去除无氮抗反射层107所使用的刻蚀工艺对下方刻蚀停止层105a基本无选择比，使得刻蚀停止层105a在本步骤会有损失。
如图1G所示，用干法去胶工艺去除牺牲核心层，使得其下方的刻蚀停止层105b暴露出来。此时，刻蚀停止层105a和105b由于暴露于等离子中的时间和刻蚀工艺不同导致两者的厚度损失亦不相同，刻蚀停止层105a处的薄膜厚度继续减薄，而刻蚀停止层105b处的薄膜厚度仍保持不变，两者厚度差异进一步放大，会导致利用氧化硅侧墙110硬掩膜线条进行图形传递后，最终侧墙内外形貌差异的进一步放大。
如图1H所示，继续利用干法刻蚀以二氧化硅侧墙110硬掩模为保护，去除其下方的氮化硅刻蚀停止层105、第一非晶碳层104以及最底部的氮化硅层103，形成节距减半的氮化硅硬掩模113线条图形，并刻蚀停止于二氧化硅绝缘层102上方。由于上述原因，这样形成的氮化硅硬掩模线条图形113线条的两个侧壁的倾斜度并不一致。
完成必要的湿法清洗工艺之后，如图1I所示，进行鱼鳍线顶端切断光刻工艺，即在氮化硅硬掩模113上方旋涂光刻平坦层114、光刻抗反射层115以及光刻胶层116，并显影形成需要切断的图形。
如图1J所示，利用干法刻蚀工艺以光刻胶116、光刻抗反射层115以及平坦层114为掩模去除需要切断的氮化硅线条，并刻蚀停止于二氧化硅绝缘层102上。之后利用干法去胶工艺去除氮化硅硬掩模113上方的非晶碳硬掩模，使氮化硅硬掩模113层完全暴露出来。
之后，如图1K和图1L所示，利用两个侧壁形貌不对称的氮化硅硬掩模113作为硬掩模，刻蚀二氧化硅绝缘层102和硅衬底101以形成鱼鳍结构117。
然而，由于氮化硅硬掩模113两个侧壁倾斜角度的不对称，影响了后续图形的形貌和关键尺寸的控制，产生了两个侧壁118和119不对称的鱼鳍，这种不对称鱼鳍形貌和关键尺寸最终可能影响到器件的电学性能指标。
发明内容
本发明的目的在于弥补上述现有技术的不足，提供一种双重图形化鳍式晶体管的鳍结构制造方法，以避免在去除无氮抗反射层时刻蚀停止层的损失，减小图形传递上形貌控制的困难，从而控制鳍结构的形貌和关键尺寸，提高器件的电学性能指标。
为实现上述目的，本发明提供一种双重图形化鳍式晶体管的鳍结构制造方法，其包括以下步骤：
步骤S01，提供一半导体器件衬底，并在该衬底上自下而上依次淀积第一二氧化硅层、第一氮化硅层、第一非晶碳层、第二氮化硅层、第二非晶碳层以及抗反射层；
步骤S02，在顶层抗反射层上涂布光刻胶，通过曝光显影工艺，完成核心牺牲层图形光刻步骤；
步骤S03，以光刻胶为掩模刻蚀抗反射层以及部分第二非晶碳层，形成具有第二非晶碳层及其顶部抗反射层的核心牺牲层图形；
步骤S04，在该核心牺牲层图形上淀积一层第二二氧化硅层；
步骤S05，利用各向异性刻蚀该第二二氧化硅层，露出核心牺牲层图形顶部抗反射层，形成核心牺牲层图形的二氧化硅侧墙；
步骤S06，刻蚀去除该核心牺牲层图形顶部抗反射层；
步骤S07，利用各向异性刻蚀暴露出来的第二非晶碳层，形成由该二氧化硅侧墙及其下方残留第二非晶碳层组成的第一硬掩模线条；
步骤S08，以该第一硬掩模线条为掩模刻蚀该第二氮化硅层、第一非晶碳层以及第一氮化硅层，形成底部为氮化硅的第二硬掩模线条，并去除该第二硬掩模线条中氮化硅上方的非晶碳；
步骤S09，以该第二硬掩模线条中的氮化硅线条为掩模刻蚀该第一二氧化硅层以及衬底，形成鳍结构。
进一步地，步骤S03中刻蚀后保留该核心牺牲层图形两侧1/4-1/2厚度的第二非晶碳层。
进一步地，该抗反射层包括下层无氮抗反射层以及上层有机抗反射层。
进一步地，步骤S03为干法刻蚀，步骤S06为干法刻蚀，步骤S07为利用各向异性的等离子体干法刻蚀，步骤S08中形成第二硬掩模线条为利用各向异性的等离子体干法刻蚀，步骤S08中去除第二硬掩模线条中氮化硅上方非晶碳为去胶工艺，步骤S09为干法刻蚀。
进一步地，步骤S06的刻蚀介质为CF4、或CF4和Ar的混合气体。
进一步地，该CF4的流量为50sccm～200sccm，该Ar的流量为50sccm～300sccm，射频源功率为200瓦～700瓦，偏压为50伏～400伏，气压为3毫托～12毫托。
进一步地，步骤S08中第二硬掩模线条中的氮化硅线条节距减半。
进一步地，步骤S08与S09之间还包括，步骤S081，在该氮化硅线条上依次涂布碳硬掩模层、含硅抗反射层以及光刻胶，通过曝光显影工艺，在光刻胶上制作出所要切断的图形；步骤S082，利用干法刻蚀去除需要切断的氮化硅线条，并利用干法去胶工艺去除剩余氮化硅线条上方的非晶碳，露出氮化硅线条。
本发明提供的双重图形化鳍式晶体管的鳍结构制造方法，在步骤S03中采用部分刻蚀法，即第二非晶碳层刻蚀厚度大约在二分之一到四分之三左右，之后淀积二氧化硅薄膜并刻蚀形成二氧化硅侧壁隔离硬掩模图形，然后利用干法刻蚀去除核心牺牲层图形顶部的无氮抗反射层，使其下方的非晶碳暴露出来，最后利用等离子干法刻蚀工艺将暴露出来的第二非晶碳层去除，形成以二氧化硅侧墙及其下方的非晶碳组成的硬掩模线条。采用上述部分刻蚀非晶碳法，有剩余的非晶碳牺牲层保护下方的刻蚀停止层的第二氮化硅使其免受等离子体损伤，避免了现有方法所产生的形貌和关键尺寸控制问题，从而扩大了后续图形化工艺窗口，更有利于鱼鳍结构的关键尺寸和形貌的控制，实现器件电学性能指标的提高。
附图说明
为能更清楚理解本发明的目的、特点和优点，以下将结合附图对本发明的较佳实施例进行详细描述，其中：
图1A-图1L是现有双重图形鱼鳍形成方法的各步骤示意图；
图2是本发明双重图形化鳍式晶体管的鳍结构制造方法的流程示意图；
图3A-图3L是本发明制造方法的各步骤示意图。
具体实施方式
请同时参阅图2、图3A至图3L，本实施例的双重图形化鳍式晶体管的鳍结构制造方法，包括以下步骤：
步骤S01，如图3A所示，提供一半导体器件衬底201，并在该衬底201上自下而上依次淀积第一二氧化硅层202、第一氮化硅层203、第一非晶碳层204、第二氮化硅层205、第二非晶碳层206以及无氮抗反射层207。
步骤S02，如图3B所示，在顶层无氮抗反射层207上淀积有机抗反射层208，并在有机抗反射层208上涂布光刻胶209，通过曝光显影工艺，完成核心牺牲层图形的光刻步骤，即在光刻胶209上制作出待制备核心牺牲层的图形。
步骤S03，如图3C所示，以光刻胶209为掩模刻蚀有机抗反射层208、无氮抗反射层207以及部分第二非晶碳层206，最终形成具有第二非晶碳层206及其顶部无氮抗反射层207的核心牺牲层图形。
其中，本步骤为干法刻蚀，可采用本领域常规手段。刻蚀掉的第二非晶碳层206的厚度为2/3，即保留1/3厚度的非晶碳。本步骤中第二非晶碳层的刻蚀厚度通过刻蚀时间来控制。
步骤S04，如图3D所示，在核心牺牲层图形上淀积一层第二二氧化硅层210。
步骤S05，如图3E所示，利用各向异性刻蚀第二二氧化硅层210，露出核心牺牲层图形顶部无氮抗反射层207，形成核心牺牲层图形的二氧化硅侧墙211。
步骤S06，如图3F所示，刻蚀去除核心牺牲层图形顶部无氮抗反射层207，露出下方非晶碳。
其中，本步骤为干法刻蚀，刻蚀介质优选CF4、或CF4和Ar的混合气体，其中，CF4的流量为50sccm～200sccm，Ar的流量为50sccm～300sccm，射频源功率为200瓦～700瓦，偏压为50伏～400伏，气压为3毫托～12毫托。
本步骤中，由于第二氮化硅层205上方仍有残留第二非晶碳层206，使得其免受等离子刻蚀损失。
步骤S07，如图3G所示，利用各向异性刻蚀暴露出来的第二非晶碳层206，形成由二氧化硅侧墙211及其下方残留第二非晶碳层206组成的第一硬掩模线条。
其中，本步骤为利用各向异性的等离子体干法刻蚀，可采用本领域常规手段。
步骤S08，如图3H所示，以第一硬掩模线条为掩模刻蚀第二氮化硅层205、第一非晶碳层204以及第一氮化硅层203，形成底部为氮化硅、氮化硅上方为非晶碳的第二硬掩模线条，并去除第二硬掩模线条中氮化硅上方的非晶碳。
其中，本步骤中形成第二硬掩模线条为利用各向异性的等离子体干法刻蚀，可采用本领域常规手段；去除第二硬掩模线条中氮化硅上方非晶碳为去胶工艺，可采用本领域常规手段、介质。
其中，本步骤完成后形成的第二硬掩模线条中的氮化硅线条节距减半。
步骤S09，如图3K所示，以第二硬掩模线条中的氮化硅线条为掩模刻蚀第一二氧化硅层202以及硅衬底201，形成鳍结构，该鳍结构的硅槽215的两个侧壁216、217对称，关键尺寸均匀。
其中，本步骤为干法刻蚀，可采用本领域常规手段。
在实际应用中，需要对鱼鳍线进行顶端切断工艺，步骤S08与S09之间还包括，步骤S081，如图3I所示，在氮化硅线条上依次涂布碳硬掩模层212、含硅抗反射层213以及光刻胶214，通过曝光显影工艺，在光刻胶214上制作出所要切断的图形；步骤S082，如图3J所示，利用干法刻蚀去除需要切断的氮化硅线条，并利用干法去胶工艺去除剩余氮化硅线条上方的非晶碳，露出氮化硅线条。最终步骤S09形成的鳍结构如图3L所示。
Claims (8)
1.一种双重图形化鳍式晶体管的鳍结构制造方法，其特征在于，其包括以下步骤：
步骤S01，提供一半导体器件衬底，并在该衬底上自下而上依次淀积第一二氧化硅层、第一氮化硅层、第一非晶碳层、第二氮化硅层、第二非晶碳层以及抗反射层；
步骤S02，在顶层抗反射层上涂布光刻胶，通过曝光显影工艺，完成核心牺牲层图形光刻步骤；
步骤S03，以光刻胶为掩模刻蚀抗反射层以及部分第二非晶碳层，形成具有第二非晶碳层及其顶部抗反射层的核心牺牲层图形；
步骤S04，在该核心牺牲层图形上淀积一层第二二氧化硅层；
步骤S05，利用各向异性刻蚀该第二二氧化硅层，露出核心牺牲层图形顶部抗反射层，形成核心牺牲层图形的二氧化硅侧墙；
步骤S06，刻蚀去除该核心牺牲层图形顶部抗反射层；
步骤S07，利用各向异性刻蚀暴露出来的第二非晶碳层，形成由该二氧化硅侧墙及其下方残留第二非晶碳层组成的第一硬掩模线条；
步骤S08，以该第一硬掩模线条为掩模刻蚀该第二氮化硅层、第一非晶碳层以及第一氮化硅层，形成底部为氮化硅的第二硬掩模线条，并去除该第二硬掩模线条中氮化硅上方的非晶碳；
步骤S09，以该第二硬掩模线条中的氮化硅线条为掩模刻蚀该第一二氧化硅层以及衬底，形成鳍结构。
2.根据权利要求1所述的双重图形化鳍式晶体管的鳍结构制造方法，其特征在于：步骤S03中刻蚀后保留该核心牺牲层图形两侧1/4-1/2厚度的第二非晶碳层。
3.根据权利要求1所述的双重图形化鳍式晶体管的鳍结构制造方法，其特征在于：该抗反射层包括下层无氮抗反射层以及上层有机抗反射层，步骤S03的核心牺牲层图形顶部为无氮抗反射层。
4.根据权利要求1所述的双重图形化鳍式晶体管的鳍结构制造方法，其特征在于：步骤S03为干法刻蚀，步骤S06为干法刻蚀，步骤S07为利用各向异性的等离子体干法刻蚀，步骤S08中形成第二硬掩模线条为利用各向异性的等离子体干法刻蚀，步骤S08中去除第二硬掩模线条中氮化硅上方非晶碳为去胶工艺，步骤S09为干法刻蚀。
5.根据权利要求4所述的双重图形化鳍式晶体管的鳍结构制造方法，其特征在于：步骤S06的刻蚀介质为CF4、或CF4和Ar的混合气体。
6.根据权利要求5所述的双重图形化鳍式晶体管的鳍结构制造方法，其特征在于：该CF4的流量为50sccm～200sccm，该Ar的流量为50sccm～300sccm，射频源功率为200瓦～700瓦，偏压为50伏～400伏，气压为3毫托～12毫托。
7.根据权利要求1所述的双重图形化鳍式晶体管的鳍结构制造方法，其特征在于：步骤S08中第二硬掩模线条中的氮化硅线条节距减半。
8.根据权利要求1所述的双重图形化鳍式晶体管的鳍结构制造方法，其特征在于：步骤S08与S09之间还包括，步骤S081，在该氮化硅线条上依次涂布碳硬掩模层、含硅抗反射层以及光刻胶，通过曝光显影工艺，在光刻胶上制作出所要切断的图形；步骤S082，利用干法刻蚀去除需要切断的氮化硅线条，并利用干法去胶工艺去除剩余氮化硅线条上方的非晶碳，露出氮化硅线条。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410339132.7A CN104078366B (zh) | 2014-07-16 | 2014-07-16 | 双重图形化鳍式晶体管的鳍结构制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410339132.7A CN104078366B (zh) | 2014-07-16 | 2014-07-16 | 双重图形化鳍式晶体管的鳍结构制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104078366A CN104078366A (zh) | 2014-10-01 |
| CN104078366B true CN104078366B (zh) | 2018-01-26 |
Family
ID=51599553
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410339132.7A Active CN104078366B (zh) | 2014-07-16 | 2014-07-16 | 双重图形化鳍式晶体管的鳍结构制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104078366B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9437445B1 (en) * | 2015-02-24 | 2016-09-06 | International Business Machines Corporation | Dual fin integration for electron and hole mobility enhancement |
| CN106960816B (zh) * | 2016-01-08 | 2019-09-27 | 中芯国际集成电路制造(上海)有限公司 | 双重图形化的方法 |
| CN107785252B (zh) * | 2016-08-26 | 2021-03-09 | 中芯国际集成电路制造(上海)有限公司 | 双重图形化的方法 |
| CN110391136B (zh) * | 2018-04-17 | 2022-03-15 | 联华电子股份有限公司 | 图案化方法 |
| CN112151448B (zh) * | 2019-06-28 | 2023-05-26 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN113078105B (zh) * | 2021-03-29 | 2022-07-05 | 长鑫存储技术有限公司 | 掩膜结构的制备方法、半导体结构及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101271826A (zh) * | 2007-03-23 | 2008-09-24 | 海力士半导体有限公司 | 在半导体器件中形成微图案的方法 |
| CN101335181A (zh) * | 2007-06-29 | 2008-12-31 | 海力士半导体有限公司 | 使用间隔物作为蚀刻掩模制造半导体器件的方法 |
| CN103779191A (zh) * | 2012-10-26 | 2014-05-07 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7151040B2 (en) * | 2004-08-31 | 2006-12-19 | Micron Technology, Inc. | Methods for increasing photo alignment margins |
| KR20100098843A (ko) * | 2009-03-02 | 2010-09-10 | 삼성전자주식회사 | 패턴 형성 방법 |
| KR101867503B1 (ko) * | 2010-11-19 | 2018-06-15 | 에스케이하이닉스 주식회사 | 반도체 소자의 미세 패턴 형성 방법 |
-
2014
- 2014-07-16 CN CN201410339132.7A patent/CN104078366B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101271826A (zh) * | 2007-03-23 | 2008-09-24 | 海力士半导体有限公司 | 在半导体器件中形成微图案的方法 |
| CN101335181A (zh) * | 2007-06-29 | 2008-12-31 | 海力士半导体有限公司 | 使用间隔物作为蚀刻掩模制造半导体器件的方法 |
| CN103779191A (zh) * | 2012-10-26 | 2014-05-07 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104078366A (zh) | 2014-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE49794E1 (en) | SRAM design to facilitate single fin cut in double sidewall image transfer process | |
| CN104078366B (zh) | 双重图形化鳍式晶体管的鳍结构制造方法 | |
| US9536987B2 (en) | Line-end cutting method for fin structures of FinFETs formed by double patterning technology | |
| TWI356446B (en) | Methods to reduce the critical dimension of semico | |
| CN108321079B (zh) | 半导体结构及其形成方法 | |
| US9064813B2 (en) | Trench patterning with block first sidewall image transfer | |
| TWI409852B (zh) | 利用自對準雙重圖案製作半導體元件微細結構的方法 | |
| US9379017B1 (en) | Method of forming a semiconductor structure including a plurality of fins and an alignment/overlay mark | |
| KR20150101398A (ko) | 기판 내 반도체 장치의 핀 구조체 제조방법 | |
| KR20080113857A (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
| TWI508131B (zh) | 形成精細圖案之方法 | |
| US7064024B2 (en) | Semiconductor device and method of fabricating the same | |
| CN101388328A (zh) | 在半导体器件中形成微图案的方法 | |
| TWI675410B (zh) | 半導體裝置結構的形成方法 | |
| CN107731666B (zh) | 双重图形化的方法 | |
| TWI815116B (zh) | 半導體結構的製造方法 | |
| WO2018064984A1 (zh) | 去除晶片上的二氧化硅的方法及集成电路制造工艺 | |
| KR100842763B1 (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
| JP4139380B2 (ja) | 半導体デバイスにおいてアイソレーション膜を形成する方法 | |
| CN108573865B (zh) | 半导体器件及其形成方法 | |
| US10957550B2 (en) | Semiconductor structure and formation method thereof | |
| CN104064474B (zh) | 双重图形化鳍式晶体管的鳍结构制造方法 | |
| KR100994714B1 (ko) | 반도체 장치 제조 방법 | |
| CN110690117A (zh) | 半导体结构及其形成方法 | |
| KR100924015B1 (ko) | 반도체 소자의 미세 패턴 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |