CN112151448B - 半导体结构的形成方法 - Google Patents

半导体结构的形成方法 Download PDF

Info

Publication number
CN112151448B
CN112151448B CN201910571805.4A CN201910571805A CN112151448B CN 112151448 B CN112151448 B CN 112151448B CN 201910571805 A CN201910571805 A CN 201910571805A CN 112151448 B CN112151448 B CN 112151448B
Authority
CN
China
Prior art keywords
layer
core layer
mask
forming
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910571805.4A
Other languages
English (en)
Other versions
CN112151448A (zh
Inventor
孙天杨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201910571805.4A priority Critical patent/CN112151448B/zh
Publication of CN112151448A publication Critical patent/CN112151448A/zh
Application granted granted Critical
Publication of CN112151448B publication Critical patent/CN112151448B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种半导体结构的形成方法，包括：提供包括器件密集区和器件稀疏区的衬底；在衬底上依次形成第一掩膜层、第一核心层和第二掩膜层；刻蚀第二掩膜层和第一核心层，形成鳍部间隔图形；在器件稀疏区形成第一牺牲层，且第一牺牲层覆盖鳍部间隔图形；以第一牺牲层为掩膜，刻蚀减小器件密集区第一核心层的宽度；在器件密集区形成第二牺牲层；刻蚀去除第一、第二牺牲层和第二掩膜层，剩余第一核心层；在第一核心层两侧形成第一侧墙；去除第一核心层；以第一侧墙为掩膜，刻蚀第一掩膜层，形成第一掩膜层图形；以第一掩膜层图形为掩膜，刻蚀衬底，形成鳍部。本发明的形成方法可以得到不同间距的鳍部图形，且图形高度一致、均匀性好。

Description

半导体结构的形成方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体结构的形成方法。
背景技术
随着半导体技术的飞速发展，半导体器件经历了从平面MOSFET晶体管向三维立体式的晶体管的发展转变，如鳍式场效应晶体管(FinFET)。为了提高半导体器件的集成度，鳍(Fin)的特征尺寸在不断减小，双重图形技术是目前实现更小尺寸图形的关键技术，如自对准双重图形技术(SADP)。
目前，在半导体器件制作过程中，根据实际版图设计，衬底各区域的图形密度并非完全相同，进而相邻鳍部的间距(Pitch)也不会完全相同。然而，现有工艺形成密集度不同的鳍部时容易发生刻蚀负载效应，造成最终形成的鳍部高低不平、图形不均匀等问题。
发明内容
本发明解决的技术问题是提供一种半导体结构的形成方法，形成密集度不同的鳍部时避免鳍部间尺寸不一致。
为解决上述技术问题，本发明提供一种半导体结构的形成方法，包括：提供衬底，所述衬底包括器件密集区和器件稀疏区；在所述衬底上依次形成第一掩膜层、第一核心层和第二掩膜层；刻蚀所述第二掩膜层和所述第一核心层至露出所述第一掩膜层，形成分立排列的鳍部间隔图形；在所述器件稀疏区形成第一牺牲层，且所述第一牺牲层覆盖所述鳍部间隔图形；以所述第一牺牲层为掩膜，刻蚀所述器件密集区的所述第一核心层，减小所述鳍部间隔图形中所述第一核心层的宽度；在所述器件密集区形成第二牺牲层，且所述第二牺牲层覆盖所述鳍部间隔图形；刻蚀所述第一牺牲层和所述第二牺牲层至露出全部所述第二掩膜层；去除所述第二掩膜层后，去除所述第一牺牲层和所述第二牺牲层，剩余的第一核心层分立排列于所述第一掩膜层上；在各分立排列的所述第一核心层两侧形成第一侧墙；去除所述第一核心层；以所述第一侧墙为掩膜，刻蚀所述第一掩膜层，形成第一掩膜层图形；去除所述第一侧墙，以所述第一掩膜层图形为掩膜，刻蚀所述衬底，形成鳍部。
可选的，所述第一核心层材料为无定形硅或二氧化硅或氮化硅或碳化硅。
可选的，所述第一核心层材料为无定形硅时，采用湿法腐蚀减小所述鳍部间隔图形中所述第一核心层的宽度。
可选的，所述湿法腐蚀采用碱性腐蚀液，包括NH4OH或(CH3)4NOH或(C2H5)4NOH的其中一种或多种。
可选的，所述第二掩膜层材料为二氧化硅或氮化硅或碳化硅或无定形硅。
可选的，所述第二掩膜层材料为二氧化硅或氮化硅或碳化硅时，采用干法刻蚀去除所述第二掩膜层，所述干法刻蚀的刻蚀气体包括HF和NH3。
可选的，所述第一牺牲层材料为含碳有机物。
可选的，所述第一侧墙材料为氮化硅，形成所述第一侧墙采用原子层沉积工艺。
可选的，在形成所述分立排列的鳍部间隔图形之前，还包括：在所述第二掩膜层上形成第二核心层；刻蚀所述第二核心层至露出所述第二掩膜层，形成第二核心层图形，所述第二核心层图形与后续鳍部间距对应；以所述第二核心层图形为掩膜，刻蚀所述第二掩膜层和所述第一核心层；去除所述第二核心层。
可选的，在形成所述分立排列的鳍部间隔图形之前，还包括：在所述第二掩膜层上形成第二核心层；刻蚀所述第二核心层至露出所述第二掩膜层，形成第二核心层图形；在所述第二核心层图形两侧形成第二侧墙，所述第二侧墙与后续鳍部间距对应；去除所述第二核心层后，以所述第二侧墙为掩膜，刻蚀所述第二掩膜层和所述第一核心层；去除所述第二侧墙。
可选的，所述第二核心层材料为无定形硅或光刻胶。
可选的，所述第一掩膜层材料与所述第二掩膜层材料相同。
与现有技术相比，本发明的技术方案具有以下有益效果：
本发明通过刻蚀所述第二掩膜层和所述第一核心层，形成分立排列的鳍部间隔图形后；在所述器件稀疏区形成第一牺牲层，且所述第一牺牲层覆盖所述鳍部间隔图形；以所述第一牺牲层为掩膜，刻蚀所述器件密集区的所述第一核心层，减小所述鳍部间隔图形中所述第一核心层的宽度。其中，所述第一核心层的宽度对应鳍部间距，在刻蚀所述器件密集区的所述第一核心层时，所述第一牺牲层对所述器件稀疏区的所述第一核心层有保护作用，所以在减小所述器件密集区的所述第一核心层宽度时，所述器件稀疏区的所述第一核心层宽度保持不变，从而形成两种不同的鳍部间距。另外，所述第一核心层上方形成有第二掩膜层，在刻蚀所述器件密集区的所述第一核心层时，所述第二掩膜层对所述第一核心层顶部起保护作用，在减小所述器件密集区的所述第一核心层宽度时，不会减小所述第一核心层的高度，从而可以改善或消除刻蚀负载效应以及最终形成的鳍部高低不平的问题，得到形貌均匀的鳍部。
附图说明
图1至图6是一实施例中半导体结构形成过程的结构示意图；
图7至图16是本发明第一实施例中半导体结构形成过程的结构示意图；
图17至图21是本发明第二实施例中半导体结构形成过程的结构示意图。
具体实施方式
从背景技术可知，根据实际版图设计，衬底各区域的图形密度并非完全相同，按照衬底表面图形密度区分，可以将衬底分为图形密集区和图形稀疏区。相应的，相邻鳍部的间距也并非完全相同。
现有的在同一衬底上制作不同间距的鳍部图形的方法，通常会造成最终形成的图形高度不统一、均匀性差等问题。现结合一种半导体结构的形成方法来分析其原因。
参考图1至图6，示出了一种半导体结构的形成方法中各步骤对应结构示意图。
参考图1，提供衬底10，所述衬底包括器件密集区和器件稀疏区；在所述衬底上依次形成第一核心层20和掩膜层30，所述掩膜层上形成有若干分立排列的第二核心层40。
参考图2，在所述器件稀疏区的所述掩膜层30上形成牺牲层50，且所述牺牲层50覆盖所述分立排列的第二核心层40。
参考图3，以所述牺牲层50为掩膜，刻蚀所述器件密集区的所述第二核心层40，减小所述第二核心层40的宽度。
参考图4，去除所述牺牲层50后，以所述第二核心层40为掩膜，刻蚀所述掩膜层30和所述第一核心层20(未图示)；去除所述第二核心层40，形成分立排列的鳍部间隔图形。
参考图5，在各分立排列的所述鳍部间隔图形两侧形成侧墙60。
参考图6，去除所述掩膜层30和所述第一核心层20(未图示)；以所述侧墙60为掩膜，刻蚀所述衬底10，形成鳍部。
发明人发现，上述形成半导体结构的方法，在刻蚀所述掩膜层30和所述第一核心层20前，先刻蚀所述器件密集区的所述第二核心层40，由于所述第二核心层40无保护层，刻蚀过程中，在减小所述第二核心层40宽度的同时，也减小了所述第二核心层40的高度，造成了所述器件密集区和所述器件稀疏区的所述第二核心层高度不统一。以所述第二核心层40为掩膜刻蚀所述掩膜层30和所述第一核心层20时，使形成的鳍部间隔图形高度不统一，造成最终形成的鳍部高度不统一、形貌不均匀，从而导致形成的半导体结构性能下降。
为了解决上述技术问题，发明人经过研究，提供了一种半导体结构的形成方法，先刻蚀所述第二掩膜层和所述第一核心层，形成分立排列的鳍部间隔图形；再在所述器件稀疏区的所述衬底上形成第一牺牲层；以所述第一牺牲层为掩膜，刻蚀所述器件密集区的所述第一核心层，减小所述鳍部间隔图形中所述第一核心层的宽度。所述第一牺牲层覆盖所述器件稀疏区的所述第一核心层，可以保护所述器件稀疏区的所述第一核心层，使其宽度保持不变。所述第二掩膜层覆盖在所述第一核心层顶部，可以保护所述器件密集区的所述第一核心层顶部不被刻蚀，从而维持高度不变，只减小宽度。所述第一核心层的宽度对应最终形成的鳍部间距，从而可以形成不同间距的鳍部，且鳍部高度统一、形貌均匀性好。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
第一实施例
图7至图16是本发明第一实施例中半导体结构形成过程的结构示意图。
首先参考图7，提供衬底100，所述衬底100包括器件密集区和器件稀疏区。
本实施例中，所述衬底100的材料为硅；其他实施例中，所述衬底100也可以是锗、锗化硅、砷化镓等半导体材料。
继续参考图7，在所述衬底100上形成第一掩膜层200；在所述第一掩膜层上形成第一核心层300；在所述第一核心层300上形成第二掩膜层400。
本实施例中，所述第一核心层300的材料为无定形硅；其他实施例中，所述第一核心层300还可以是二氧化硅、氮化硅或碳化硅。。
形成所述第一核心层300的方法为化学气相沉积法。
本实施例中，所述第一掩膜层400的材料为二氧化硅；其他实施例中，所述第一掩膜层400还可以是碳化硅、氮化硅或无定形硅。
形成所述第一掩膜层400的方法为化学气相沉积法或原子层沉积法。
本实施例中，所述第一掩膜层200为单层结构，所述第一掩膜层200的材料和形成方法与所述第二掩膜层400相同。
其他实施例中，所述第一掩膜层200还可以是叠层结构，当第一掩膜层200为叠层时，最上层材料与所述第二掩膜层400相同。
形成所述第一掩膜层200的原因在于，所述衬底100和所述第一核心层300的材料比较接近，在刻蚀所述第一核心层300时，为了避免对所述衬底100造成影响，需要在所述衬底100上形成第一掩膜层200，对衬底进行保护。
需要说明的是，所述第一核心层300相对于第二掩膜层400具有高刻蚀选择比，因此所述第一核心层300材料为无定形硅时，所述第二掩膜层400材料可以是二氧化硅或氮化硅或碳化硅；所述第一核心层300材料为二氧化硅或氮化硅或碳化硅时，所述第二掩膜层400材料为无定形硅。
这是为了减小后续刻蚀所述器件密集区的所述第一核心层300时对所述第二掩膜层400的影响，从而使所述第二掩膜层400可以保护所述第一核心层300的顶部，避免减小所述第一核心层300的高度。
参考图8，刻蚀所述第二掩膜层400和所述第一核心层300直至露出所述第一掩膜层200，形成分立排列的鳍部间隔图形。
本实施例中，所述刻蚀方法是等离子体刻蚀。
参考图9，在所述器件稀疏区的所述第一掩膜层200上形成第一牺牲层500，且所述第一牺牲层500覆盖所述鳍部间隔图形。
本实施例中，所述第一牺牲层500保护所述图形稀疏区的所述第一核心层300，在后续减小所述图形密集区的所述第一核心层300宽度时，所述器件稀疏区的所述第一核心层300不会被影响，从而形成两种不同宽度的第一核心层300。因为所述第一核心层300宽度与最终形成的鳍部间距相对应，由此可以形成不同间距的鳍部图形。
本实施例中，所述第一牺牲层500的材料为含碳有机物。
本实施例中，采用旋涂法形成所述第一牺牲层500；其他实施例中，还可以采用化学气相沉积法形成所述第一牺牲层500。
继续参考图9，以所述第一牺牲层500为掩膜，刻蚀所述器件密集区的所述第一核心层300，减小所述鳍部间隔图形中所述第一核心层300的宽度。
本实施例中，采用湿法腐蚀刻蚀所述器件密集区的所述第一核心层300，所述湿法腐蚀的工艺参数包括采用NH4OH腐蚀液，腐蚀液的浓度为1:10到1:100，腐蚀时间在60秒内，腐蚀温度为20-50℃。
其他实施例中，腐蚀液还可以选择(CH3)4NOH或(C2H5)4NOH的其中一种或多种。
本实施例中，所述第一核心层300的材料相较于第二掩膜层400的材料有高刻蚀选择比，因此在使用湿法腐蚀刻蚀所述第一核心层300时，不会对第二掩膜层400产生影响。由于所述第二掩膜层400覆盖在所述第一核心层300顶部，可以保护第一核心层300顶部不被刻蚀，避免减小第一核心层300的高度。
参考图10，在所述器件密集区的所述第一掩膜层200上形成第二牺牲层510，且所述第二牺牲层510覆盖所述鳍部间隔图形。
本实施例中，所述第二牺牲层510的材料和形成方法与所述第一牺牲层500的材料和形成方法相同。
形成第二牺牲层510的原因在于，所述第一掩膜层200和所述第二掩膜层400材料相同或相近，在刻蚀去除所述第二掩膜层400时，为了避免破坏所述第一掩膜层200，需要在第一掩膜层200上覆盖一层牺牲层，用来保护所述第一掩膜层200免受刻蚀。
参考图11，刻蚀所述第一牺牲层500和所述第二牺牲层510顶部，至露出全部所述第二掩膜层400。
本实施例中，采用干法刻蚀刻蚀所述第一牺牲层500和所述第二牺牲层510的顶部。
参考图12，去除所述第二掩膜层400后，去除所述第一牺牲层500和所述第二牺牲层510，剩余的第一核心层300分立排列于所述第一掩膜层200上。
本实施例中，采用湿法腐蚀去除所述第一牺牲层500和所述第二牺牲层510，所述湿法腐蚀的工艺参数包括：腐蚀液采用硫酸和双氧水混合溶液，硫酸和双氧水的比例为1:1-1:15，腐蚀温度为60-180℃，腐蚀时间在180秒内。
本实施例中，采用干法刻蚀去除所述第二掩膜层400，所述干法刻蚀的工艺参数包括：刻蚀气体为HF和NH3，HF和NH3的比例为30:1-1:100，刻蚀压强为100-5000毫托。
其他实施例中，刻蚀气体还可以是HF或NH3或NH4F的其中两种或三种组合。
其他实施例中，还可以采用湿法腐蚀去除所述第二掩膜层400，腐蚀液采用HF溶液，浓度为1:10-1:1000，腐蚀时间在10分钟内，腐蚀温度为20-40℃。
参考图13，在各分立排列的所述第一核心层300两侧形成第一侧墙301。
本实施例中，所述第一侧墙301的材料为氮化硅；其他实施例中，所述第一侧墙301还可以是氮氧化硅或碳化硅。
本实施例中，采用原子层沉积方法形成所述第一侧墙301，使得形成的第一侧墙301的均匀性更好，表面更光滑。
其他实施例中，还可以采用化学气相沉积法形成所述第一侧墙301。
参考图14，去除所述第一核心层300。
本实施例中，去除所述第一核心层300的方法为干法刻蚀。
参考图15，以所述第一侧墙301为掩膜，刻蚀所述第一掩膜层200，形成第一掩膜层图形210。
本实施例中，刻蚀所述第一掩膜层200的方法为干法刻蚀。
参考图16，去除所述第一侧墙301，以所述第一掩膜层图形210为掩膜，刻蚀所述衬底100，形成鳍部。
上述实施例形成的鳍部，所述器件密集区的鳍部间距小于所述器件稀疏区的鳍部间距；另外，由于在刻蚀减小所述器件密集区的所述第一核心层300的宽度时，有第二掩膜层400对第一核心层300的顶部进行保护，使第一核心层300的高度保持不变，从而使最终形成的鳍部高度统一、图形均匀性好。
第二实施例
图17至图21是本发明第二实施例中半导体结构形成过程中的结构示意图。
本实施例中，提供所述衬底100以及形成所述第一掩膜层200、第一核心层300和第二掩膜层400的过程与第一实施例相同，在此不再赘述。
首先参考图17，在形成分立排列的鳍部间隔图形之前，在所述第二掩膜层400上形成第二核心层600。
本实施例中，所述第二核心层600的材料为光刻胶；其他实施例中，所述第二核心层600的材料还可以是无定形硅。
本实施例中，形成所述第二核心层600的工艺与第一实施例中形成所述第一核心层300的工艺一样。
参考图18，刻蚀所述第二核心层600至露出所述第二掩膜层400，形成第二核心层图形610。
本实施例中，刻蚀所述第二核心层600的方法为干法刻蚀。
本实施例中，采用自对准二重双重图形技术(SADP)制作所述鳍部图形时，所述第二核心层图形610与后续鳍部间距对应。具体参考图19，以所述第二核心层图形610为掩膜，刻蚀所述第二掩膜层400和所述第一核心层300；去除所述第二核心层图形610，形成所述鳍部间隔图形(未图示)。
本实施例中，所述刻蚀方法与第一实施例相同；去除所述第二核心层图形610的方法为干法刻蚀。
本实施例中，形成所述鳍部间隔图形后至形成鳍部的过程与第一实施例相同，在此不再赘述。
其他实施例中，还可以采用自对准四重图形技术(SAQP)制作所述鳍部图形，能得到更小线宽的鳍部，进一步减小鳍部的特征尺寸。
具体参考图20，还可以在所述第二核心层图形610两侧形成第二侧墙202，所述第二侧墙202与后续鳍部间距对应。
所述第二侧墙202的材料和形成工艺与第一实施例中所述第一侧墙201的材料和形成工艺相同。
参考图21，去除所述第二核心层图形610，以所述第二侧墙202为掩膜，刻蚀所述第二掩膜层400和所述第一核心层300；去除所述第二侧墙202，形成所述鳍部间隔图形。
所述刻蚀方法与第一实施例相同；去除所述第二侧墙202的方法为干法刻蚀。
形成所述鳍部间隔图形后至形成鳍部的过程与第一实施例相同，在此不再赘述。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (12)

1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底，所述衬底包括器件密集区和器件稀疏区；
在所述衬底上依次形成第一掩膜层、第一核心层和第二掩膜层；
刻蚀所述第二掩膜层和所述第一核心层至露出所述第一掩膜层，形成分立排列的鳍部间隔图形；
在所述器件稀疏区的所述第一掩膜层上形成第一牺牲层，且所述第一牺牲层覆盖所述鳍部间隔图形；
以所述第一牺牲层为掩膜，刻蚀所述器件密集区的所述第一核心层，减小所述鳍部间隔图形中所述第一核心层的宽度；
在所述器件密集区的所述第一掩膜层上形成第二牺牲层，且所述第二牺牲层覆盖所述鳍部间隔图形；
刻蚀所述第一牺牲层和所述第二牺牲层至露出全部所述第二掩膜层；
去除所述第二掩膜层后，去除所述第一牺牲层和所述第二牺牲层，剩余的第一核心层分立排列于所述第一掩膜层上；
在各分立排列的所述第一核心层两侧形成第一侧墙；
去除所述第一核心层；
以所述第一侧墙为掩膜，刻蚀所述第一掩膜层，形成第一掩膜层图形；
去除所述第一侧墙，以所述第一掩膜层图形为掩膜，刻蚀所述衬底，形成鳍部。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一核心层材料为无定形硅或二氧化硅或氮化硅或碳化硅。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述第一核心层材料为无定形硅时，采用湿法腐蚀减小所述鳍部间隔图形中所述第一核心层的宽度。
4.如权利要求3所述的半导体结构的形成方法，其特征在于，所述湿法腐蚀采用碱性腐蚀液，包括NH4OH或(CH3)4NOH或(C2H5)4NOH的其中一种或多种。
5.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二掩膜层材料为二氧化硅或氮化硅或碳化硅或无定形硅。
6.如权利要求5所述的半导体结构的形成方法，其特征在于，所述第二掩膜层材料为二氧化硅或氮化硅或碳化硅时，采用干法刻蚀去除所述第二掩膜层，所述干法刻蚀的刻蚀气体包括HF和NH3。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一牺牲层材料为含碳有机物。
8.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一侧墙材料为氮化硅，形成所述第一侧墙采用原子层沉积工艺。
9.如权利要求1所述的半导体结构的形成方法，其特征在于，在形成所述分立排列的鳍部间隔图形之前，还包括：
在所述第二掩膜层上形成第二核心层；
刻蚀所述第二核心层至露出所述第二掩膜层，形成第二核心层图形，所述第二核心层图形与后续鳍部间距对应；
以所述第二核心层图形为掩膜，刻蚀所述第二掩膜层和所述第一核心层；
去除所述第二核心层。
10.如权利要求1所述的半导体结构的形成方法，其特征在于，在形成所述分立排列的鳍部间隔图形之前，还包括：
在所述第二掩膜层上形成第二核心层；
刻蚀所述第二核心层至露出所述第二掩膜层，形成第二核心层图形；
在所述第二核心层图形两侧形成第二侧墙，所述第二侧墙与后续鳍部间距对应；
去除所述第二核心层后，以所述第二侧墙为掩膜，刻蚀所述第二掩膜层和所述第一核心层；
去除所述第二侧墙。
11.如权利要求9或10所述的半导体结构的形成方法，其特征在于，所述第二核心层材料为无定形硅或光刻胶。
12.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一掩膜层材料与所述第二掩膜层材料相同。
CN201910571805.4A 2019-06-28 2019-06-28 半导体结构的形成方法 Active CN112151448B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910571805.4A CN112151448B (zh) 2019-06-28 2019-06-28 半导体结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910571805.4A CN112151448B (zh) 2019-06-28 2019-06-28 半导体结构的形成方法

Publications (2)

Publication Number Publication Date
CN112151448A CN112151448A (zh) 2020-12-29
CN112151448B true CN112151448B (zh) 2023-05-26

Family

ID=73869263

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910571805.4A Active CN112151448B (zh) 2019-06-28 2019-06-28 半导体结构的形成方法

Country Status (1)

Country Link
CN (1) CN112151448B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8716156B1 (en) * 2013-02-01 2014-05-06 Globalfoundries Inc. Methods of forming fins for a FinFET semiconductor device using a mandrel oxidation process
CN104078366A (zh) * 2014-07-16 2014-10-01 上海集成电路研发中心有限公司 双重图形化鳍式晶体管的鳍结构制造方法
CN108206131A (zh) * 2016-12-20 2018-06-26 中芯国际集成电路制造(上海)有限公司 半导体结构以及半导体结构的形成方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8883649B2 (en) * 2011-03-23 2014-11-11 International Business Machines Corporation Sidewall image transfer process
US9023695B2 (en) * 2013-03-14 2015-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Method of patterning features of a semiconductor device
EP3312882B1 (en) * 2016-10-20 2021-09-15 IMEC vzw A method of patterning a target layer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8716156B1 (en) * 2013-02-01 2014-05-06 Globalfoundries Inc. Methods of forming fins for a FinFET semiconductor device using a mandrel oxidation process
CN104078366A (zh) * 2014-07-16 2014-10-01 上海集成电路研发中心有限公司 双重图形化鳍式晶体管的鳍结构制造方法
CN108206131A (zh) * 2016-12-20 2018-06-26 中芯国际集成电路制造(上海)有限公司 半导体结构以及半导体结构的形成方法

Also Published As

Publication number Publication date
CN112151448A (zh) 2020-12-29

Similar Documents

Publication Publication Date Title
CN108735813B (zh) 半导体结构及其形成方法
CN104900495B (zh) 自对准双重图形化方法及鳍式场效应晶体管的制作方法
CN112309838B (zh) 半导体结构及其形成方法
US20180226403A1 (en) Insulating layer next to fin structure and method of removing fin structure
US20150087150A1 (en) Semiconductor structures and fabrication method thereof
KR20120091453A (ko) 반도체 장치의 제조 방법
KR102650776B1 (ko) 반도체 패터닝 및 형성된 구조
CN104425220A (zh) 图案的形成方法
CN108574010B (zh) 半导体结构及其形成方法
CN103972076A (zh) 一种自对准双层图形的形成方法
US9548369B2 (en) Memory device and method of manufacturing the same
US20140162453A1 (en) Semiconductor device and method for fabricating the same
CN112151448B (zh) 半导体结构的形成方法
CN114823295A (zh) 一种半导体器件的制造方法
CN114334619A (zh) 半导体结构的形成方法
CN110690117B (zh) 半导体结构及其形成方法
US11557480B2 (en) Semiconductor structure and fabrication method thereof
US11189492B2 (en) Semiconductor structure and fabrication method thereof
JP2012204453A (ja) 配線の形成方法
TWI688013B (zh) 半導體結構及其製造方法
CN112992669A (zh) 半导体结构及其形成方法
CN103972078A (zh) 一种自对准双层图形的形成方法
CN106960816B (zh) 双重图形化的方法
CN111430241B (zh) 半导体结构及其形成方法
US20220013360A1 (en) Method for forming self-aligned double pattern and semiconductor structures

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant