CN103972078A - 一种自对准双层图形的形成方法 - Google Patents
一种自对准双层图形的形成方法 Download PDFInfo
- Publication number
- CN103972078A CN103972078A CN201410217691.0A CN201410217691A CN103972078A CN 103972078 A CN103972078 A CN 103972078A CN 201410217691 A CN201410217691 A CN 201410217691A CN 103972078 A CN103972078 A CN 103972078A
- Authority
- CN
- China
- Prior art keywords
- layer
- double
- silicon nitride
- deck
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 51
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 46
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 43
- 238000005530 etching Methods 0.000 claims abstract description 37
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 35
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 27
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 24
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 14
- 239000004065 semiconductor Substances 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 23
- 229920005591 polysilicon Polymers 0.000 claims description 19
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 8
- 230000004888 barrier function Effects 0.000 claims description 7
- 239000003595 mist Substances 0.000 claims description 6
- 238000000231 atomic layer deposition Methods 0.000 claims description 5
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 4
- 238000003384 imaging method Methods 0.000 claims description 4
- 239000002904 solvent Substances 0.000 claims description 4
- 238000002791 soaking Methods 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 230000008569 process Effects 0.000 abstract description 7
- 230000000903 blocking effect Effects 0.000 abstract 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 14
- 239000000463 material Substances 0.000 description 13
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical group [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 9
- 239000007789 gas Substances 0.000 description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 6
- 230000008901 benefit Effects 0.000 description 6
- 230000008859 change Effects 0.000 description 6
- 229910052760 oxygen Inorganic materials 0.000 description 6
- 239000001301 oxygen Substances 0.000 description 6
- 238000005137 deposition process Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 239000012686 silicon precursor Substances 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000012212 insulator Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- YCISZOVUHXIOFY-HKXOFBAYSA-N Halopredone acetate Chemical compound C1([C@H](F)C2)=CC(=O)C(Br)=C[C@]1(C)[C@]1(F)[C@@H]2[C@@H]2CC[C@](OC(C)=O)(C(=O)COC(=O)C)[C@@]2(C)C[C@@H]1O YCISZOVUHXIOFY-HKXOFBAYSA-N 0.000 description 1
- 229910021417 amorphous silicon Chemical group 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000000101 transmission high energy electron diffraction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明提供了一种自对准双层图形的形成方法，包括以下步骤，提供一半导体衬底，且在所述半导体衬底上依次形成有氧化硅层、多晶硅层、氮化硅层、底部抗反射层和光刻胶层，并对光刻胶层进行曝光显影；通过刻蚀工艺依次对底部抗反射层和氮化硅层进行刻蚀，直到暴露出多晶硅层上表面和氮化硅层的顶部表面；在氮化硅核心图形表面以及多晶硅层上表面形成氧化硅层；去除氮化硅核心图形顶部表面的氧化硅层，以及多晶硅层上表面的氧化硅层，以形成氧化硅侧墙；去除氮化硅核心图形，并以氧化硅侧墙为阻挡层对多晶硅层以及氧化硅层进行刻蚀；去除顶部氧化硅侧墙，形成自对准双层图形。本发明利用上述方法最终可形成的刻蚀图形的侧壁形貌稳定。
Description
技术领域
本发明涉及半导体集成电路制造领域，特别涉及一种形貌稳定的自对准双层图形的形成方法。
背景技术
在半导体集成电路中，随着半导体工艺的特征尺寸的不断缩小，为了提高半导体器件的集成度，业界已提出了多种双层图形工艺；其中，自对准双层图形(Self-Aligned Double Patterning，SADP)工艺即为其中的一种。图1至图7为现有技术的一种自对准双层图形的实现方法，具体包括：
请参考图1，提供一半导体衬底，且在所述半导体衬底上依次形成有氧化硅层10、氮化硅层11、无定形碳层12、硬掩膜介质层13、底部抗反射层14和光刻胶层15，并对所述光刻胶层15进行曝光显影；
请参考图2，通过刻蚀工艺依次对所述底部抗反射层14、硬掩膜介质层13和无定形碳层12进行刻蚀，直到暴露出所述氮化硅层11表面和无定形碳层12的顶部表面，以形成无定形碳核心图形12；
请参考图3，在所述无定形碳核心图形12侧壁、顶部以及氮化硅层11表面形成氧化硅层16；
请参考图4，去除所述无定形碳核心图形12顶部表面的氧化硅层16，以及所述氮化硅层11上表面的氧化硅层16；
请参考图5，去除所述无定形碳核心图形12，形成氧化硅侧墙16；
请参考图6，以所述氧化硅侧墙16为阻挡层对氮化硅层11进行刻蚀；
请参考图7，去除氧化硅侧墙16，形成自对准双层图形。
现有技术中，形成无定形碳核心图形后，通常采用原子层沉积工艺在无定形碳核心图形上沉积一层氧化硅，原子层淀积工艺中通入富含硅的前驱体材料，然后通入氧气与此前驱体发生反应生成氧化硅，以此为一个周期；重复N个周期循环，以达到所述氧化硅层预设的厚度；其中，N为大于等于一的整数。
在此之中，每一个周期都要经历前驱体与氧气的化学反应过程，而此处的基体材料为无定形碳(APF)，由于碳和氧气亦极易发生化学反应，因此导致无定形碳核心图形受到损伤发生形变；在经过N个周期的反应后，无定形碳核心图形受到的形变趋为严重，进而影响到后续氧化硅侧墙的形貌，由于氧化硅侧墙不垂直于待刻蚀材料层(即氮化硅层)，导致最终形成的刻蚀图形的侧壁形貌不稳定。因此，本领域技术人员急需提供一种形貌稳定的自对准双层图形的形成方法。
发明内容
本发明的目的是提供了一种自对准双层图形的形成方法，利用所述方法最终形成的刻蚀图形的侧壁形貌稳定。
本发明提供的一种自对准双层图形的形成方法，包括：
步骤S01：提供一半导体衬底，且在所述半导体衬底上依次形成有氧化硅层、多晶硅层、氮化硅层、底部抗反射层和光刻胶层，并对所述光刻胶层进行曝光显影；
步骤S02：通过刻蚀工艺依次对所述底部抗反射层和氮化硅层进行刻蚀，直到暴露出所述多晶硅层上表面和氮化硅层的顶部表面，以形成氮化硅核心图形；
步骤S03：在所述氮化硅核心图形顶部、侧壁表面以及多晶硅层上表面形成氧化硅层；
步骤S04：去除所述氮化硅核心图形顶部表面的氧化硅层，以及所述多晶硅层上表面的氧化硅层，以形成氧化硅侧墙；
步骤S05：去除所述氮化硅核心图形，并以所述氧化硅侧墙为阻挡层对多晶硅层以及氧化硅层进行刻蚀；
步骤S06：去除顶部氧化硅侧墙，形成自对准双层图形。
优选的，所述步骤S02中的刻蚀工艺采用等离子干法刻蚀工艺。
优选的，通入CF4、CHF3、O2的混合气体来刻蚀所述底部抗反射层。
优选的，通入CF4、CHF3、O2的混合气体来刻蚀所述氮化硅层。
优选的，通入气体O2去除所述底部抗反射层和光刻胶层。
优选的，所述步骤S03中的氧化硅层是通过原子层淀积工艺生长形成的。
优选的，所述步骤S04中的去除工艺是采用等离子干法刻蚀工艺；通入C4F8与O2的混和气体对所述氧化硅层进行回刻蚀。
优选的，所述步骤S05中的去除工艺是采用湿法刻蚀工艺；所述刻蚀工艺采用热磷酸溶剂浸泡所述氮化硅核心图形。
优选的，步骤S05中，通入CF4、SF6、N2、O2的混和气体以所述氧化硅侧墙为阻挡层对所述多晶硅层进行刻蚀。
优选的，步骤S06中，通入CF4气体去除顶部氧化硅侧墙。
与现有技术相比，本发明提供的自对准双层图形的形成方法优点在于：核心图形即基体材料用氮化硅取代现有的无定形碳，目的是在后续原子层沉积技术沉积氧化硅过程中，利用富含硅前驱体与氧气的反应对氮化硅的损伤非常小的优势，避免了在氧化硅沉积过程中核心图形形貌发生变化，因而形成的氧化硅侧墙与待刻蚀材料层垂直，最终对待刻蚀材料层进行刻蚀形成的刻蚀图形的侧壁形貌稳定。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍；显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1至图7是现有技术的自对准双层图形工艺的剖面结构示意图；
图8是本发明实施例中自对准双层图形的形成方法的流程示意图；
图9至图14是本发明实施例中自对准双层图形的形成过程的剖面结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施方式作进一步地详细描述。本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
上述及其它技术特征和有益效果，将结合实施例及附图8至图14对本发明的自对准双层图形的形成方法进行详细说明。图8是本发明实施例中自对准双层图形的形成方法的流程示意图，图9至图14是本发明实施例中自对准双层图形的形成过程的剖面结构示意图。
请参阅图8，在本实施例中，本发明提供的一种自对准双层图形的形成过程具体包括：
步骤S01：提供一半导体衬底100，且在所述半导体衬底100上依次形成有氧化硅层110、多晶硅层120、氮化硅层130、底部抗反射层140和光刻胶层150，并对所述光刻胶层150进行曝光显影(如图9所示)。
其中，半导体衬底100的材料为单晶硅、氮化硅或非晶硅形成的硅材料，或是绝缘硅材料(Silicon on insulator,简称SOI)，还可以是其它半导体材料或其它结构，在此不再赘述。
本实施例中，在所述光刻胶150优选设有底部抗反射层140，底部抗反射层140能有效消除光反射形成驻波的抗反射材料，增设底部抗反射层140能够增加曝光能力范围和聚焦，能够在更小线宽下得到较好的光刻图形。
步骤S02：通过刻蚀工艺依次对所述底部抗反射层140和氮化硅层130进行刻蚀，直到暴露出所述多晶硅层120上表面和氮化硅层130的顶部表面，以形成氮化硅核心图形130(如图10所示)。
具体的说，刻蚀工艺采用等离子干法刻蚀工艺。具体包括：首先，通入CF4、CHF3、O2的混合气体来刻蚀所述底部抗反射层；然后，通入CF4、CHF3、O2的混合气体来刻蚀所述氮化硅层；最后，通入气体O2去除所述底部抗反射层和光刻胶层。
步骤S03：在所述氮化硅核心图形130顶部、侧壁表面以及多晶硅层120上表面形成氧化硅层110(如图11所示)。
在原子层沉积工艺沉积氧化硅层110过程中通入富含硅前驱体，富含硅前驱体与氧气的反应对氮化硅的损伤非常小，避免了在沉积过程中核心图形形貌发生变化，因而形成的侧墙与待刻蚀材料层垂直。
步骤S04：去除所述氮化硅核心图形130顶部表面的氧化硅层110，以及所述多晶硅层120上表面的氧化硅层110，以形成氧化硅侧墙110(如图12所示)。
具体的说，所述氧化硅侧墙110的顶部与氮化硅核心图形130顶部平齐，所述氧化硅侧墙110的底部与多晶硅层120的上表面平齐。本实施例中，去除工艺是采用等离子干法刻蚀工艺；通入C4F8与O2的混和气体对所述氧化硅层110进行回刻蚀。
步骤S05：去除所述氮化硅核心图形130，并以所述氧化硅侧墙110为阻挡层对多晶硅层120以及氧化硅层110进行刻蚀(如图13所示)。
具体的说，去除工艺是采用湿法刻蚀工艺；所述刻蚀工艺采用热磷酸溶剂浸泡所述氮化硅核心图形，所述热磷酸溶剂优选为160℃～170℃。然后，通入CF4、SF6、N2、O2的混和气体以所述氧化硅侧墙110为阻挡层对所述多晶硅层120进行刻蚀。
步骤S06：去除顶部氧化硅侧墙110，形成自对准双层图形(如图14所示)。
具体的说，使用CF4气体通过时间控制去除顶部氧化硅侧墙110，最终形成形貌稳定的自对准双层图形结构。
综上，本发明提供的自对准双层图形的形成方法优点在于：核心图形即基体材料用氮化硅取代现有的无定形碳，目的是在后续原子层沉积技术沉积氧化硅过程中，利用富含硅前驱体与氧气的反应对氮化硅的损伤非常小的优势，避免了在氧化硅沉积过程中核心图形形貌发生变化，因而形成的氧化硅侧墙与待刻蚀材料层垂直，最终对待刻蚀材料层进行刻蚀形成的刻蚀图形的侧壁形貌稳定。
上述说明示出并描述了本发明的若干优选实施例，但如前所述，应当理解本发明并非局限于本文所披露的形式，不应看作是对其他实施例的排除，而可用于各种其他组合、修改和环境，并能够在本文所述发明构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本发明的精神和范围，则都应在本发明所附权利要求的保护范围内。
Claims (10)
1.一种自对准双层图形的形成方法，其特征在于，包括：
步骤S01：提供一半导体衬底，且在所述半导体衬底上依次形成有氧化硅层、多晶硅层、氮化硅层、底部抗反射层和光刻胶层，并对所述光刻胶层进行曝光显影；
步骤S02：通过刻蚀工艺依次对所述底部抗反射层和氮化硅层进行刻蚀，直到暴露出所述多晶硅层上表面和氮化硅层的顶部表面，以形成氮化硅核心图形；
步骤S03：在所述氮化硅核心图形顶部、侧壁表面以及多晶硅层上表面形成氧化硅层；
步骤S04：去除所述氮化硅核心图形顶部表面的氧化硅层，以及所述多晶硅层上表面的氧化硅层，以形成氧化硅侧墙；
步骤S05：去除所述氮化硅核心图形，并以所述氧化硅侧墙为阻挡层对多晶硅层以及氧化硅层进行刻蚀；
步骤S06：去除顶部氧化硅侧墙，形成自对准双层图形。
2.根据权利要求1所述的自对准双层图形的形成方法，其特征在于，所述步骤S02中的刻蚀工艺采用等离子干法刻蚀工艺。
3.根据权利要求2所述的自对准双层图形的形成方法，其特征在于，通入CF4、CHF3、O2的混合气体来刻蚀所述底部抗反射层。
4.根据权利要求2所述的自对准双层图形的形成方法，其特征在于，通入CF4、CHF3、O2的混合气体来刻蚀所述氮化硅层。
5.根据权利要求2所述的自对准双层图形的形成方法，其特征在于，通入气体O2去除所述底部抗反射层和光刻胶层。
6.根据权利要求1所述的自对准双层图形的形成方法，其特征在于，所述步骤S03中的氧化硅层是通过原子层淀积工艺生长形成的。
7.根据权利要求1所述的自对准双层图形的形成方法，其特征在于，所述步骤S04中的去除工艺是采用等离子干法刻蚀工艺；通入C4F8与O2的混和气体对所述氧化硅层进行回刻蚀。
8.根据权利要求1所述的自对准双层图形的形成方法，其特征在于，所述步骤S05中的去除工艺是采用湿法刻蚀工艺；所述刻蚀工艺采用热磷酸溶剂浸泡所述氮化硅核心图形。
9.根据权利要求1所述的自对准双层图形的形成方法，其特征在于，步骤S05中，通入CF4、SF6、N2、O2的混和气体以所述氧化硅侧墙为阻挡层对所述多晶硅层进行刻蚀。
10.根据权利要求1所述的自对准双层图形的形成方法，其特征在于，步骤S06中，通入CF4气体去除顶部氧化硅侧墙。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410217691.0A CN103972078A (zh) | 2014-05-20 | 2014-05-20 | 一种自对准双层图形的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410217691.0A CN103972078A (zh) | 2014-05-20 | 2014-05-20 | 一种自对准双层图形的形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103972078A true CN103972078A (zh) | 2014-08-06 |
Family
ID=51241442
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410217691.0A Pending CN103972078A (zh) | 2014-05-20 | 2014-05-20 | 一种自对准双层图形的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103972078A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107910260A (zh) * | 2017-11-14 | 2018-04-13 | 扬州扬杰电子科技股份有限公司 | 一种多晶硅回刻方法 |
| CN110718460A (zh) * | 2019-11-26 | 2020-01-21 | 上海华力微电子有限公司 | 一种改善sadp中奇偶效应的工艺方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6124167A (en) * | 1999-08-06 | 2000-09-26 | Micron Technology, Inc. | Method for forming an etch mask during the manufacture of a semiconductor device |
| CN103021783A (zh) * | 2012-12-24 | 2013-04-03 | 中微半导体设备(上海)有限公司 | 半导体结构的刻蚀方法 |
| CN103515197A (zh) * | 2012-06-26 | 2014-01-15 | 中芯国际集成电路制造(上海)有限公司 | 自对准多重图形化的掩膜层及其形成方法 |
| CN103632928A (zh) * | 2012-08-29 | 2014-03-12 | 中芯国际集成电路制造(上海)有限公司 | 自对准双重图形的形成方法 |
| CN103681234A (zh) * | 2012-09-10 | 2014-03-26 | 中芯国际集成电路制造(上海)有限公司 | 自对准双重图形的形成方法 |
-
2014
- 2014-05-20 CN CN201410217691.0A patent/CN103972078A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6124167A (en) * | 1999-08-06 | 2000-09-26 | Micron Technology, Inc. | Method for forming an etch mask during the manufacture of a semiconductor device |
| CN103515197A (zh) * | 2012-06-26 | 2014-01-15 | 中芯国际集成电路制造(上海)有限公司 | 自对准多重图形化的掩膜层及其形成方法 |
| CN103632928A (zh) * | 2012-08-29 | 2014-03-12 | 中芯国际集成电路制造(上海)有限公司 | 自对准双重图形的形成方法 |
| CN103681234A (zh) * | 2012-09-10 | 2014-03-26 | 中芯国际集成电路制造(上海)有限公司 | 自对准双重图形的形成方法 |
| CN103021783A (zh) * | 2012-12-24 | 2013-04-03 | 中微半导体设备(上海)有限公司 | 半导体结构的刻蚀方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107910260A (zh) * | 2017-11-14 | 2018-04-13 | 扬州扬杰电子科技股份有限公司 | 一种多晶硅回刻方法 |
| CN110718460A (zh) * | 2019-11-26 | 2020-01-21 | 上海华力微电子有限公司 | 一种改善sadp中奇偶效应的工艺方法 |
| CN110718460B (zh) * | 2019-11-26 | 2022-06-14 | 上海华力微电子有限公司 | 一种改善sadp中奇偶效应的工艺方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8802510B2 (en) | Methods for controlling line dimensions in spacer alignment double patterning semiconductor processing | |
| CN104900495B (zh) | 自对准双重图形化方法及鳍式场效应晶体管的制作方法 | |
| CN103972076A (zh) | 一种自对准双层图形的形成方法 | |
| CN101770974B (zh) | 浅沟槽隔离结构的制造方法 | |
| CN104282542B (zh) | 解决超级结产品保护环场氧侧壁多晶硅残留的方法 | |
| CN111524795B (zh) | 自对准双重图形化方法及其形成的半导体结构 | |
| CN103794490A (zh) | 自对准双图形的形成方法 | |
| CN104425220A (zh) | 图案的形成方法 | |
| CN102222636B (zh) | 浅沟槽隔离的制作方法 | |
| CN103972078A (zh) | 一种自对准双层图形的形成方法 | |
| CN101339902B (zh) | 高压半导体器件及其制造方法 | |
| CN104425228A (zh) | 多晶硅栅极的形成方法 | |
| CN103972056A (zh) | 一种自对准双层图形的形成方法 | |
| CN103681235A (zh) | 一种有效填充深沟槽的解决方法 | |
| CN103996603A (zh) | 自对准双层图形半导体结构的制作方法 | |
| CN103972058A (zh) | 自对准双层图形半导体结构的制作方法 | |
| CN103972077A (zh) | 一种自对准双层图形的形成方法 | |
| US11189492B2 (en) | Semiconductor structure and fabrication method thereof | |
| CN107591399B (zh) | 半导体结构及其形成方法 | |
| KR100862315B1 (ko) | 마스크 리워크 방법 | |
| CN104299938B (zh) | 浅沟槽隔离结构的形成方法 | |
| CN114121639A (zh) | 一种圆滑沟槽的制作方法及圆滑沟槽结构 | |
| CN113707553A (zh) | 沟槽顶角的圆化方法及半导体结构 | |
| CN106504984B (zh) | 半导体器件的制备方法 | |
| CN112151448B (zh) | 半导体结构的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20140806 |
|
| RJ01 | Rejection of invention patent application after publication |