CN113707553A - 沟槽顶角的圆化方法及半导体结构 - Google Patents

沟槽顶角的圆化方法及半导体结构 Download PDF

Info

Publication number
CN113707553A
CN113707553A CN202010440326.1A CN202010440326A CN113707553A CN 113707553 A CN113707553 A CN 113707553A CN 202010440326 A CN202010440326 A CN 202010440326A CN 113707553 A CN113707553 A CN 113707553A
Authority
CN
China
Prior art keywords
mask layer
etching
trench
layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010440326.1A
Other languages
English (en)
Inventor
徐若男
赵月梅
冯志明
曾伟雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SiEn Qingdao Integrated Circuits Co Ltd
Original Assignee
SiEn Qingdao Integrated Circuits Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SiEn Qingdao Integrated Circuits Co Ltd filed Critical SiEn Qingdao Integrated Circuits Co Ltd
Priority to CN202010440326.1A priority Critical patent/CN113707553A/zh
Publication of CN113707553A publication Critical patent/CN113707553A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Element Separation (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供一种沟槽顶角的圆化方法及半导体结构，该方法通过回刻蚀紧挨衬底的第一掩膜层使得在形成沟槽过程中沟槽顶部拐角始终处于暴露状态，这样在沟槽刻蚀过程中沟槽的顶部尖角也会同步被圆化，进而即可形成圆滑的沟槽顶角，该方法消除了沟槽顶部的尖角形貌，且在刻蚀沟槽的同时即可形成圆滑的沟槽顶角，无需附加任何单独的圆化操作，整个方法工艺简单，大大降低了生产成本；另外，本发明采用湿法刻蚀对第一掩模层进行回刻蚀，使得整个刻蚀过程更易控制，对回刻蚀的量能更加精确把控，从而使得后续对沟槽顶角的圆化更加简单易控；包括本发明的方法形成沟槽顶角的半导体结构也可有效避免漏电现象，提高击穿电压，保证半导体结构的可靠性。

Description

沟槽顶角的圆化方法及半导体结构
技术领域
本发明涉及半导体技术领域，特别是涉及一种沟槽顶角的圆化方法及半导体结构。
背景技术
在半导体器件制造过程中，在很多情况下需要刻蚀出沟槽结构，如沟槽结构功率器件中的栅极结构就是将多晶硅填充至沟槽结构中形成的，再如应用STI工艺形成的沟槽隔离结构就是将绝缘材料填充至沟槽结构中形成的。但是普通的沟槽结构刻蚀完成后顶部与衬底表面的角度约成90度，如图1中所示，所形成的尖角极易造成漏电现象，进而易对半导体器件的性能产生不良影响，因此通常需要对尖角进行圆化处理，以使沟槽顶部形成圆滑的拐角。
现有技术中，对尖角进行圆化处理多采用在沟槽刻蚀后进行热氧化或使用额外的高密度等离子体(HDP)进行刻蚀从而得到顶部为斜坡的沟槽，但是这些方法不仅工艺较复杂难度高，生产成本昂贵，而且由于高密度等离子体刻蚀会同时引入一些杂质污染，容易给半导体器件带来缺陷。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种可使沟槽具有圆滑顶部拐角的沟槽顶角的圆化方法以及采用了该沟槽顶角圆化方法来形成其沟槽顶角的半导体结构。
为实现上述目的及其他相关目的，本发明提供一种沟槽顶角的圆化方法，具体包括以下步骤：
提供一衬底；
在所述衬底上依次形成第一掩膜层和第二掩膜层；
刻蚀所述第一掩膜层和所述第二掩膜层直至露出所述衬底，以在所述第一掩模层和所述第二掩模层中形成沟槽窗口；
经所述沟槽窗口对所述第一掩膜层进行回刻蚀，使得所述沟槽窗口在所述第一掩膜层处的开口宽度大于在所述第二掩膜层处的开口宽度；
以所述第二掩膜层为掩膜，刻蚀所述衬底形成沟槽；
去除所述第一掩膜层和所述第二掩膜层。
于本发明的一实施例中，采用湿法刻蚀对所述第一掩膜层进行回刻蚀。
于本发明的一实施例中，在对所述第一掩膜层进行回刻蚀的过程中，所述第一掩膜层相对于所述第二掩膜层回蚀刻的距离为
Figure BDA0002503913330000021
于本发明的一实施例中，在所述衬底上依次形成第一掩膜层和第二掩膜层包括：
在所述衬底上方生长第一材料层以形成所述第一掩膜层；
在所述第一掩模层上方生长不同于所述第一材料层的第二材料层以形成所述第二掩膜层。
于本发明的一实施例中，所述第一掩膜层为氧化硅层，所述第二掩膜层为氮化硅层。
于本发明的一实施例中，所述第一掩膜层的厚度为
Figure BDA0002503913330000022
于本发明的一实施例中，所述第二掩膜层的厚度为
Figure BDA0002503913330000023
于本发明的一实施例中，刻蚀所述第一掩膜层和所述第二掩膜层直至露出所述衬底，以在所述第一掩模层和所述第二掩模层中形成沟槽窗口包括：
在所述第二掩膜层上形成光刻胶层；
显影所述光刻胶层形成图形化光刻胶层；
以所述图形化光刻胶层为掩膜对所述第一掩膜层和所述第二掩膜层进行刻蚀，以形成所述沟槽窗口。
于本发明的一实施例中，在对所述第一掩膜层进行回刻蚀步骤之前或者同时还包括：
去除所述图形化光刻胶层。
于本发明的一实施例中，刻蚀所述第一掩膜层和所述第二掩膜层直至露出所述衬底，以在所述第一掩模层和所述第二掩模层中形成沟槽窗口之后还包括：
去除刻蚀所述第一掩膜层和所述第二掩膜层产生的蚀刻副产物。
于本发明的一实施例中，去除刻蚀所述第一掩膜层和所述第二掩膜层产生的蚀刻副产物与回刻蚀所述第一掩膜层同时进行。
于本发明的一实施例中，采用湿法刻蚀去除刻蚀所述第一掩膜层和所述第二掩膜层产生的蚀刻副产物。
本发明还提供一种半导体结构，所述半导体结构包括衬底，所述衬底中形成有沟槽，所述沟槽的顶角为圆角结构，所述圆角结构采用本发明上述沟槽顶角的圆化方法形成。
于本发明的一实施例中，所述半导体结构中设置有栅极结构，所述沟槽用于形成所述栅极结构。
于本发明的一实施例中，所述半导体结构中设置有沟槽隔离结构，所述沟槽用于形成所述沟槽隔离结构。
如上所述，本发明提供的沟槽顶角的圆化方法以及半导体结构至少具有如下有益效果：
本发明提供的沟槽顶角的圆化方法，通过回刻蚀紧挨衬底的第一掩膜层，使得在刻蚀衬底形成沟槽过程中沟槽顶部拐角始终处于暴露状态，这样在沟槽刻蚀过程中沟槽的顶部尖角也会同步被圆化，进而即可形成圆滑的沟槽顶角，该方法消除了传统刻蚀方法所带来的沟槽顶部的尖角形貌，且在刻蚀沟槽的同时即可形成圆滑的沟槽顶部拐角，无需附加任何单独的圆化操作，整个方法工艺简单，大大降低了生产成本；另外，本发明采用湿法刻蚀对第一掩模层进行回刻蚀，使得整个刻蚀过程更易控制，能够更加精确地把控回刻蚀的量，从而使得后续对沟槽顶部尖角的圆化处理更加简单易控，最终可达到对沟槽顶部尖角优异的圆化效果。
本发明提供的半导体结构，采用了本发明的沟槽顶角圆化方法来形成其沟槽顶角，在使用过程中可有效避免沟槽顶部尖角引起的漏电现象，提高击穿电压，从而保证半导体结构的可靠性。
附图说明
图1显示为使用现有方法所形成的沟槽顶角的形貌示意图。
图2显示为本发明于一实施例中公开的一种沟槽顶角的圆化方法的流程图。
图3-图10显示为使用图2中方法形成沟槽顶角的步骤示意图。
标号说明
100 衬底
110 第一掩膜层
120 第二掩膜层
130 光刻胶层
131 图形化光刻胶层
200 沟槽窗口
300 沟槽
具体实施方式
以下由特定的具体实施例说明本发明的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本发明的其他优点及功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本申请的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
须知，本发明实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可随意的改变，且其组件布局形态也可能更为复杂。说明书附图所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本申请可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本申请所揭示的技术内容得能涵盖的范围内。
本发明提供了一种沟槽顶角的圆化方法，该沟槽顶角的圆化方法可以广泛地应用在任何需要在衬底内形成圆滑沟槽顶角的场合，例如将多晶硅材料填充至沟槽中用于形成沟槽功率器件内的栅极结构时；将绝缘材料(例如，氧化物材料等)填充至沟槽中用于形成STI工艺中的沟槽隔离结构时等等。
在本发明的一个实施例中，提供一种沟槽顶角的圆化方法，如图2所示，该方法包括以下步骤：
S1：提供一衬底；
参考图3所示，提供一衬底100。
需要说明的是，衬底100可以根据半导体器件的实际需求进行选择，衬底100包含但不限于包括半导体元素的硅材料，例如单晶、多晶或非晶结构的硅或硅锗(SiGe)，也可以是绝缘体上硅(SOI)等等。在本实施例中，衬底100以硅衬底为例。
S2：在所述衬底上依次形成第一掩膜层和第二掩膜层；
参考图4所示，在衬底100上依次形成第一掩膜层110和第二掩膜层120。
需要说明的是，可采用化学气相沉积工艺来形成第一掩膜层110和第二掩膜层120。本实施例示出了在衬底100上形成上述第一掩模层和第二掩模层，应该可以理解的是，在实际操作中，可以根据工艺需要，将第一掩模层和/或第二掩模层形成为包括多层材料层的结构，即在衬底100上形成三层或者更多层掩模层。
作为示例，在衬底100上依次形成第一掩膜层110和第二掩膜层120可以包括如下步骤：
2-1)在衬底100上方生长第一材料层以形成第一掩膜层110；
2-2)在第一掩模层110上方生长不同于所述第一材料层的第二材料层以形成第二掩膜层120。
作为示例，第一掩膜层110为氧化硅层，第二掩膜层120为氮化硅层。
作为示例，第一掩膜层110的厚度为
Figure BDA0002503913330000041
第二掩膜层120的厚度为
Figure BDA0002503913330000042
S3：刻蚀所述第一掩膜层和所述第二掩膜层直至露出所述衬底，以在所述第一掩模层和所述第二掩模层中形成沟槽窗口；
在本实施例中，依次刻蚀衬底上方的第二掩膜层120和第一掩膜层110直至露出衬底100，以在第一掩模层110和第二掩模层120中形成沟槽窗口200。
作为示例，依次刻蚀第二掩膜层120和第一掩膜层110直至露出衬底100，以在第一掩模层110和第二掩模层120中形成沟槽窗口200可以包括如下步骤：
3-1)如图5所示，在第二掩膜层120上形成光刻胶层130，例如可以采用旋涂、喷涂等方式在第二掩模层120上方形成该光刻胶层130；
3-2)如图6所示，显影光刻胶层130形成图形化光刻胶层131，例如，在掩膜版作用下，对光刻胶进行曝光、烘焙、显影等工艺，形成图形化光刻胶层131；
3-3)如图7所示，以图形化光刻胶层131为掩膜对第一掩膜层110和第二掩膜层120进行刻蚀，以形成沟槽窗口200。
需要说明的是，在步骤3-3)中，可以采用干法刻蚀对第一掩模层110和第二掩模层120进行刻蚀，所采用的刻蚀气体包括含氯气体、含溴气体、含氟气体、含硫气体、氧气及其他保护气体等，刻蚀功率采用0W～1000W，压强10mT～100mT。其中，针对本实施例中材质为氧化硅层的第一掩膜层110和材质为氮化硅层的第二掩膜层120，可根据实际情况选择合适的气体组分，以获得理想的刻蚀选择性和刻蚀速率；同时，在实际刻蚀过程中，还可根据氧化硅层及氮化硅层的刻蚀选择比来调整刻蚀时间、刻蚀温度等相关参数进一步优化刻蚀速率及刻蚀效果。
作为示例，依次刻蚀第二掩膜层120和第一掩膜层110直至露出衬底100，以在第一掩模层110和第二掩模层120中形成沟槽窗口200之后还可包括如下步骤：
去除刻蚀第一掩膜层110和第二掩膜层120产生的蚀刻副产物。
作为示例，采用湿法刻蚀去除刻蚀第一掩膜层110和第二掩膜层120产生的蚀刻副产物。
需要说明的是，在对第一掩膜层110和第二掩膜层120进行干法刻蚀后，会相应产生以聚合物为主的蚀刻副产物，若不及时去除该副产物，会对后续刻蚀过程产生不良影响，本实施例中采用湿法刻蚀将上述蚀刻副产物清洗去除。
S4：经所述沟槽窗口对所述第一掩膜层进行回刻蚀，使得所述沟槽窗口在所述第一掩膜层处的开口宽度大于在所述第二掩膜层处的开口宽度；
参考图8所示，经沟槽窗口200对第一掩膜层110进行回刻蚀，使得沟槽窗口200在第一掩膜层110处的开口宽度大于在第二掩膜层120处的开口宽度。
作为示例，采用湿法刻蚀对第一掩膜层110进行回刻蚀。
需要说明的是，相比于干法刻蚀，湿法刻蚀的各向同性刻蚀效果更加显著，更有利于精确地控制第一掩膜层110的回蚀刻距离，从而使得之后对沟槽顶角的圆化操作更加简单易控，且利用湿法刻蚀较高的选择比，选用对第二掩膜层120以及衬底100基本不发生刻蚀或刻蚀速率极小的刻蚀液，即可在不损伤第二掩膜层120以及衬底100的基础上实现对沟槽窗口200处的第一掩膜层110的回刻蚀。在本实施例中，根据对沟槽顶部拐角的圆化需求，可采用对第一掩膜层110和第二掩膜层120有较大选择比的溶液进行回刻蚀，例如针对材质为氧化硅的第一掩膜层110，刻蚀液可选择稀释的氢氟酸(HF)溶液，在刻蚀过程中，稀释的HF溶液对于材质为氮化硅的第二掩膜层120以及硅衬底100基本不发生刻蚀或刻蚀速率极小，且进一步通过控制稀释的HF溶液的刻蚀时间、稀释的HF溶液的稀释比例等变量也可有效控制第一掩膜层110的回蚀刻距离，从而达到控制圆化效果的目的。
在本实施例的一优选实施例中，第一掩膜层110相对于第二掩膜层120回蚀刻的距离为
Figure BDA0002503913330000061
作为示例，在经沟槽窗口200对第一掩膜层110进行回刻蚀步骤之前或者同时还包括：去除图形化光刻胶层131。
可以理解的是，可以根据实际需要采用干法刻蚀或者湿法刻蚀去除图形化光刻胶层131。本实施例中，为了简化步骤，去除图形化光刻胶层131的步骤对应于上述采用光刻在第一掩模层110和第二掩模层120中形成沟槽窗口200的方法，且去除图形化光刻胶层131的步骤优选与回刻蚀沟槽窗口200处的第一掩膜层110同时进行，由此实现减少工艺步骤，节省成本的目的。
作为示例，去除刻蚀第一掩膜层110和第二掩膜层120产生的蚀刻副产物与回刻蚀第一掩膜层110同时进行。
需要说明的是，将去除刻蚀第一掩膜层110和第二掩膜层120产生的蚀刻副产物与回刻蚀第一掩膜层110这两个步骤同时进行，可大大节省生产成本，本实施例中，这两个步骤均可同时通过湿法刻蚀来实现。
S5：以所述第二掩膜层为掩膜，刻蚀所述衬底形成沟槽；
参考图9所示，以第二掩膜层120为掩膜，通过沟槽窗口200刻蚀衬底100形成沟槽300。
需要说明的是，步骤S5中对衬底100的刻蚀方法采用干法刻蚀，所采用的刻蚀气体包括含氯气体、含溴气体、含氟气体、含硫气体、氧气及其他保护气体等。
由于直接形成在衬底上方的第一掩膜层110被回刻蚀，沟槽窗口200在第一掩模层110处的开口宽度要大于其在第二掩模层120处的开口宽度，因此，以第二掩膜层120作为刻蚀沟槽300的掩膜层时，在刻蚀衬底100形成沟槽300过程中，沟槽顶部拐角始终处于暴露状态，这样在沟槽300的刻蚀过程中沟槽300的顶部尖角也会同步被圆化。
S6：去除所述第一掩膜层和所述第二掩膜层。
参考图10所示，形成上述沟槽300之后，去除衬底上方的第一掩膜层110和所述第二掩膜层120。
需要说明的是，步骤S6中去除掩膜层的方法采用湿法刻蚀。在本实施例中，针对材质为氧化硅的第一掩膜层110可选用稀释的氢氟酸(HF)溶液去除，针对材质为氮化硅的第二掩膜层120可选用磷酸(H3PO4)溶液去除。
本实施例提供的沟槽顶角的圆化方法，避免了传统方法中先进行沟槽刻蚀，再进行回刻蚀，最后对沟槽顶角圆化处理的一系列繁琐操作，通过增大紧挨衬底的掩膜层的开口宽度，一步即可同时实现刻蚀沟槽与沟槽顶角的圆化，工艺简单可控，大大降低了刻蚀工艺难度及成本，且具有较好的沟槽顶部拐角圆化效果，同时对所形成的沟槽也无任何不良影响。
在本发明的另一实施例中，提供一种半导体结构，所述半导体结构包括衬底100，衬底100中形成有沟槽300，沟槽300的顶角为圆角结构，所述圆角结构采用上述实施例所提供的沟槽顶角的圆化方法形成。
作为示例，所述半导体结构中设置有栅极结构，沟槽300用于形成所述栅极结构。
作为示例，所述半导体结构中设置有沟槽隔离结构，沟槽300用于形成所述沟槽隔离结构。
本实施例提供的半导体结构，采用了本发明的沟槽顶角圆化方法来形成其沟槽顶角，在使用过程中可有效避免沟槽顶部尖角引起的漏电现象，提高击穿电压，从而保证半导体结构的可靠性。
综上所述，本发明提供的沟槽顶角的圆化方法通过回刻蚀紧挨衬底的第一掩膜层，使得在刻蚀衬底形成沟槽过程中沟槽顶部拐角始终处于暴露状态，这样在沟槽刻蚀过程中沟槽的顶部尖角也会同步被圆化，进而即可形成圆滑的沟槽顶角，该方法消除了传统刻蚀方法所带来的沟槽顶部的尖角形貌，且在刻蚀沟槽的同时即可形成圆滑的沟槽顶部拐角，无需附加任何单独的圆化操作，整个方法工艺简单，大大降低了生产成本；另外，本发明采用湿法刻蚀对第一掩模层进行回刻蚀，使得整个刻蚀过程更易控制，能够更加精确地把控回刻蚀的量，从而使得后续对沟槽顶部尖角的圆化处理更加简单易控，最终可达到对沟槽顶部尖角优异的圆化效果。
本发明提供的半导体结构，采用了本发明的沟槽顶角圆化方法来形成其沟槽顶角，在使用过程中可有效避免沟槽顶部尖角引起的漏电现象，提高击穿电压，从而保证半导体结构的可靠性。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (15)

1.一种沟槽顶角的圆化方法，其特征在于，具体包括以下步骤：
提供一衬底；
在所述衬底上依次形成第一掩膜层和第二掩膜层；
刻蚀所述第一掩膜层和所述第二掩膜层直至露出所述衬底，以在所述第一掩模层和所述第二掩模层中形成沟槽窗口；
经所述沟槽窗口对所述第一掩膜层进行回刻蚀，使得所述沟槽窗口在所述第一掩膜层处的开口宽度大于在所述第二掩膜层处的开口宽度；
以所述第二掩膜层为掩膜，刻蚀所述衬底形成沟槽；
去除所述第一掩膜层和所述第二掩膜层。
2.根据权利要求1所述的沟槽顶角的圆化方法，其特征在于，采用湿法刻蚀对所述第一掩膜层进行回刻蚀。
3.根据权利要求1所述的沟槽顶角的圆化方法，其特征在于，在对所述第一掩膜层进行回刻蚀的过程中，所述第一掩膜层相对于所述第二掩膜层回蚀刻的距离为
Figure FDA0002503913320000011
4.根据权利要求1所述的沟槽顶角的圆化方法，其特征在于，在所述衬底上依次形成第一掩膜层和第二掩膜层包括：
在所述衬底上方生长第一材料层以形成所述第一掩膜层；
在所述第一掩模层上方生长不同于所述第一材料层的第二材料层以形成所述第二掩膜层。
5.根据权利要求1或4所述的沟槽顶角的圆化方法，其特征在于，所述第一掩膜层为氧化硅层，所述第二掩膜层为氮化硅层。
6.根据权利要求1或4所述的沟槽顶角的圆化方法，其特征在于，所述第一掩膜层的厚度为
Figure FDA0002503913320000012
7.根据权利要求1或4所述的沟槽顶角的圆化方法，其特征在于，所述第二掩膜层的厚度为
Figure FDA0002503913320000013
8.根据权利要求1所述的沟槽顶角的圆化方法，其特征在于，刻蚀所述第一掩膜层和所述第二掩膜层直至露出所述衬底，以在所述第一掩模层和所述第二掩模层中形成沟槽窗口包括：
在所述第二掩膜层上形成光刻胶层；
显影所述光刻胶层形成图形化光刻胶层；
以所述图形化光刻胶层为掩膜对所述第一掩膜层和所述第二掩膜层进行刻蚀，以形成所述沟槽窗口。
9.根据权利要求8所述的沟槽顶角的圆化方法，其特征在于，在对所述第一掩膜层进行回刻蚀步骤之前或者同时还包括：
去除所述图形化光刻胶层。
10.根据权利要求1所述的沟槽顶角的圆化方法，其特征在于，刻蚀所述第一掩膜层和所述第二掩膜层直至露出所述衬底，以在所述第一掩模层和所述第二掩模层中形成沟槽窗口之后还包括：
去除刻蚀所述第一掩膜层和所述第二掩膜层产生的蚀刻副产物。
11.根据权利要求10所述的沟槽顶角的圆化方法，其特征在于，去除刻蚀所述第一掩膜层和所述第二掩膜层产生的蚀刻副产物与回刻蚀所述第一掩膜层同时进行。
12.根据权利要求10所述的沟槽顶角的圆化方法，其特征在于，采用湿法刻蚀去除刻蚀所述第一掩膜层和所述第二掩膜层产生的蚀刻副产物。
13.一种半导体结构，其特征在于，所述半导体结构包括衬底，所述衬底中形成有沟槽，所述沟槽的顶角为圆角结构，所述圆角结构采用权利要求1-12中任意一项所述的沟槽顶角的圆化方法形成。
14.根据权利要求13所述的半导体结构，其特征在于，所述半导体结构中设置有栅极结构，所述沟槽用于形成所述栅极结构。
15.根据权利要求13所述的半导体结构，其特征在于，所述半导体结构中设置有沟槽隔离结构，所述沟槽用于形成所述沟槽隔离结构。
CN202010440326.1A 2020-05-22 2020-05-22 沟槽顶角的圆化方法及半导体结构 Pending CN113707553A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010440326.1A CN113707553A (zh) 2020-05-22 2020-05-22 沟槽顶角的圆化方法及半导体结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010440326.1A CN113707553A (zh) 2020-05-22 2020-05-22 沟槽顶角的圆化方法及半导体结构

Publications (1)

Publication Number Publication Date
CN113707553A true CN113707553A (zh) 2021-11-26

Family

ID=78646183

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010440326.1A Pending CN113707553A (zh) 2020-05-22 2020-05-22 沟槽顶角的圆化方法及半导体结构

Country Status (1)

Country Link
CN (1) CN113707553A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023159837A1 (zh) * 2022-02-25 2023-08-31 上海积塔半导体有限公司 碳化硅沟槽的刻蚀方法及碳化硅器件的制备方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000045462A (ko) * 1998-12-30 2000-07-15 김영환 반도체소자의 제조방법
US6225187B1 (en) * 1999-02-12 2001-05-01 Nanya Technology Corporation Method for STI-top rounding control
US6245684B1 (en) * 1998-03-13 2001-06-12 Applied Materials, Inc. Method of obtaining a rounded top trench corner for semiconductor trench etch applications
KR20020066842A (ko) * 2001-02-14 2002-08-21 삼성전자 주식회사 트렌치 소자분리의 형성방법 및 이를 이용한 트렌치소자분리
US20040198038A1 (en) * 2003-04-07 2004-10-07 Nanya Technology Corporation Method of forming shallow trench isolation with chamfered corners
CN101231948A (zh) * 2008-03-31 2008-07-30 天津工业大学 一种进行电极剥离的方法
KR20090066407A (ko) * 2007-12-20 2009-06-24 주식회사 동부하이텍 게이트 전극 제조 방법
KR20090069630A (ko) * 2007-12-26 2009-07-01 주식회사 동부하이텍 반도체 소자의 트랜치 형성 방법
CN101673703A (zh) * 2009-09-22 2010-03-17 上海宏力半导体制造有限公司 浅槽隔离结构的制作方法
CN103021870A (zh) * 2012-12-21 2013-04-03 上海宏力半导体制造有限公司 Mos晶体管的制作方法和圆角化沟槽顶部尖角的方法
KR20180020771A (ko) * 2016-08-19 2018-02-28 뱅가드 인터내셔널 세미컨덕터 코포레이션 트렌치 분리 구조의 제조 방법
CN110211919A (zh) * 2019-07-15 2019-09-06 武汉新芯集成电路制造有限公司 浅沟槽隔离结构的形成方法及半导体器件的形成方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6245684B1 (en) * 1998-03-13 2001-06-12 Applied Materials, Inc. Method of obtaining a rounded top trench corner for semiconductor trench etch applications
KR20000045462A (ko) * 1998-12-30 2000-07-15 김영환 반도체소자의 제조방법
US6225187B1 (en) * 1999-02-12 2001-05-01 Nanya Technology Corporation Method for STI-top rounding control
KR20020066842A (ko) * 2001-02-14 2002-08-21 삼성전자 주식회사 트렌치 소자분리의 형성방법 및 이를 이용한 트렌치소자분리
US20040198038A1 (en) * 2003-04-07 2004-10-07 Nanya Technology Corporation Method of forming shallow trench isolation with chamfered corners
KR20090066407A (ko) * 2007-12-20 2009-06-24 주식회사 동부하이텍 게이트 전극 제조 방법
KR20090069630A (ko) * 2007-12-26 2009-07-01 주식회사 동부하이텍 반도체 소자의 트랜치 형성 방법
CN101231948A (zh) * 2008-03-31 2008-07-30 天津工业大学 一种进行电极剥离的方法
CN101673703A (zh) * 2009-09-22 2010-03-17 上海宏力半导体制造有限公司 浅槽隔离结构的制作方法
CN103021870A (zh) * 2012-12-21 2013-04-03 上海宏力半导体制造有限公司 Mos晶体管的制作方法和圆角化沟槽顶部尖角的方法
KR20180020771A (ko) * 2016-08-19 2018-02-28 뱅가드 인터내셔널 세미컨덕터 코포레이션 트렌치 분리 구조의 제조 방법
CN110211919A (zh) * 2019-07-15 2019-09-06 武汉新芯集成电路制造有限公司 浅沟槽隔离结构的形成方法及半导体器件的形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023159837A1 (zh) * 2022-02-25 2023-08-31 上海积塔半导体有限公司 碳化硅沟槽的刻蚀方法及碳化硅器件的制备方法

Similar Documents

Publication Publication Date Title
TWI548093B (zh) 半導體元件及鰭式場效電晶體元件的形成方法
KR101319719B1 (ko) Ｆｉｎ 프로파일 구조물 및 그 제조 방법
US20150132911A1 (en) Selective fin-shaping process
CN104795332B (zh) 鳍式场效应晶体管的形成方法
KR100869359B1 (ko) 반도체 소자의 리세스 게이트 제조 방법
CN104637807B (zh) 应用自对准双构图技术制作半导体器件的方法
CN111986992A (zh) 沟槽刻蚀方法
CN113707553A (zh) 沟槽顶角的圆化方法及半导体结构
JP4834304B2 (ja) 半導体素子の製造方法
CN103632943A (zh) 半导体器件制造方法
CN105097525A (zh) 半导体器件的形成方法
CN105826364B (zh) 晶体管及其形成方法
CN107464741A (zh) 一种半导体器件及其制造方法、电子装置
CN113675143B (zh) 埋入式字线结构制备方法
CN104851834A (zh) 一种半导体器件的制备方法
CN110867380B (zh) 半导体器件的形成方法
CN104851802B (zh) 一种半导体器件及其制作方法
CN103137467A (zh) 移除氧化层的半导体制作工艺
TWI523114B (zh) 鰭狀電晶體與其製作方法
CN103531476A (zh) 半导体器件制造方法
US9871113B2 (en) Semiconductor process
TWI828907B (zh) 半導體製程
JP2006210463A (ja) 半導体装置及びその製造方法
CN105655398A (zh) 半导体结构及其形成方法
CN103972078A (zh) 一种自对准双层图形的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination