CN105655398A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN105655398A
CN105655398A CN201410627905.1A CN201410627905A CN105655398A CN 105655398 A CN105655398 A CN 105655398A CN 201410627905 A CN201410627905 A CN 201410627905A CN 105655398 A CN105655398 A CN 105655398A
Authority
CN
China
Prior art keywords
layer
semiconductor
protective layer
grid
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410627905.1A
Other languages
English (en)
Inventor
何永根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410627905.1A priority Critical patent/CN105655398A/zh
Publication of CN105655398A publication Critical patent/CN105655398A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种半导体结构及其形成方法，所述半导体结构的形成方法，包括：提供半导体衬底，所述半导体衬底包括有源区和浅沟槽隔离结构，所述半导体衬底表面形成有栅极结构和位于所述栅极结构侧壁的侧墙，所述栅极结构和侧墙覆盖部分有源区和浅沟槽隔离结构表面；在未被栅极结构和侧墙覆盖的浅沟槽隔离结构表面形成第一保护层；对所述第一保护层进行改性处理，使得第一保护层完全转变为第二保护层。所述第二保护层保护浅沟槽隔离结构中的氧化硅材料不被湿法清洗工艺所腐蚀，进一步地避免暴露栅介质层，从而保护栅介质层不被腐蚀和消耗，避免了半导体器件失效。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体制造领域，特别是涉及一种半导体结构及其形成方法。
背景技术
随着集成电路制造技术的快速发展，半导体器件的技术节点在不断减小，器件的几何尺寸也遵循摩尔定律不断缩小。当半导体器件尺寸减小到一定程度时，由半导体器件接近物理极限所带来的各种问题相继出现。在半导体器件制造领域，最具挑战性的难题是如何解决器件可靠性下降的问题，这种现象主要是由传统栅介质层厚度不断减小所造成的。现有技术提供的方法以高k栅介质材料代替传统的栅介质材料，同时采用金属栅极替代多晶硅栅极，可以有效提高半导体器件的可靠性，优化电学性能。
现有技术提供了一种具有金属栅极的半导体器件制造方法，包括：提供半导体衬底，在所述衬底上形成有包括高k材料和金属材料的栅介质层；形成位于栅介质层上的栅极层；形成覆盖所述栅介质层和栅极层的层间介质层；以所述栅极层为停止层，对所述层间介质层进行化学机械抛光；去除所述栅极层，形成沟槽；在所述沟槽中填充满金属，形成金属栅极。
尽管包括高k材料及金属材料的栅介质层和金属栅极的引入能够改善半导体器件的电学性能，但是在实际应用中发现，由于器件几何尺寸的不断缩小，制造工艺较复杂且难以稳定控制，容易导致器件失效。
发明内容
本发明解决的问题是通过在未被栅极结构和侧墙覆盖的浅沟槽隔离结构表面形成第二保护层，避免浅沟槽隔离结构中的氧化硅材料被湿法清洗工艺腐蚀，即保护位于浅沟槽隔离结构上的部分侧墙下方的氧化硅材料不被腐蚀，更进一步地避免暴露栅介质层，从而保护栅介质层不被腐蚀和消耗，避免了半导体器件失效。
为解决上述问题，本发明提供了一种半导体结构的形成方法，包括：提供半导体衬底，所述半导体衬底包括有源区和浅沟槽隔离结构，所述半导体衬底表面形成有栅极结构和位于所述栅极结构侧壁的侧墙，所述栅极结构和侧墙覆盖部分有源区和浅沟槽隔离结构表面；在未被栅极结构和侧墙覆盖的浅沟槽隔离结构表面形成第一保护层；对所述第一保护层进行改性处理，使得第一保护层完全转变为第二保护层。
可选的，所述第一保护层为无定型硅，第一保护层的厚度为
可选的，形成所述第一保护层的工艺为选择性外延生长。
可选的，所述选择性外延生长的温度为400℃～900℃，气压为3Torr～40Torr，用于反应形成无定型硅的前驱气体包括硅源气体SiH4和Si2H6中的一种或几种，所述前驱气体的流量为20sccm～200sccm，反应还包括了选择性刻蚀气体HCl，所述刻蚀气体HCl的流量为50sccm～500sccm，所述选择性外延生长采用H2作为稀释气体，所述H2的稀释气体流量为5slm～50slm。
可选的，所述第二保护层为氮化硅，第二保护层的厚度为
可选的，所述对第一保护层进行改性处理形成第二保护层的工艺为等离子体改性处理。
可选的，所述等离子体改性处理适于将第一保护层氮化，且不影响浅沟槽隔离结构、有源区、侧墙和栅极结构。
可选的，所述等离子体改性处理采用射频放电等离子体、微波等离子体或者解耦合等离子体。
可选的，所述射频放电等离子体的等离子体改性处理，采用N2和He的混合气体作为反应气体，混合气体的压力为1Torr～20Torr，混合气体中N的原子百分比浓度为1×1014atoms/cm3～5×1016atoms/cm3，射频功率为50W～2000W，偏压为0V～50V，温度为30℃～50℃，工艺时间为2分钟～20分钟。
可选的，所述半导体衬底为硅衬底、锗衬底或绝缘体上硅衬底，所述浅沟槽隔离结构材料为氧化硅。
可选的，所述栅极结构包括位于半导体衬底表面的栅介质层、位于所述栅介质层表面的栅极层和位于所述栅极层表面的掩模层，所述栅介质层包括位于半导体衬底表面的介质层和位于所述介质层表面的金属层。
可选的，所述介质层包括位于半导体衬底表面的第一介质层和位于所述第一介质层表面的第二介质层，所述第一介质层为厚度的SiO2或者SiON，所述第二介质层为厚度的HfO2、HfON、ZrO2或者ZrON，所述金属层为厚度的Ti、TiN、TaN、Ta、TaC或者TaSiN。
可选的，所述栅极结构横跨有源区及浅沟槽隔离结构的交界线。
本发明还提供了一种半导体结构，包括：半导体衬底，所述半导体衬底包括有源区和浅沟槽隔离结构，在所述半导体衬底表面形成有栅极结构和位于所述栅极结构侧壁的侧墙；位于未被栅极结构和侧墙覆盖的浅沟槽隔离结构表面的第二保护层。
可选的，所述第二保护层为氮化硅，保护层的厚度为
可选的，所述半导体衬底为硅衬底、锗衬底或绝缘体上硅衬底，所述浅沟槽隔离结构材料为氧化硅。
可选的，所述栅极结构包括位于半导体衬底表面的栅介质层、位于所述栅介质层表面的栅极层和位于所述栅极层表面的掩模层，所述栅介质层包括位于半导体衬底表面的介质层和位于所述介质层表面的金属层。
可选的，所述介质层包括位于半导体衬底表面的第一介质层和位于所述第一介质层表面的第二介质层，所述第一介质层为厚度的SiO2或者SiON，所述第二介质层为厚度的HfO2、HfON、ZrO2或者ZrON，所述金属层为厚度的Ti、TiN、TaN、Ta、TaC或者TaSiN。
可选的，所述栅极结构横跨有源区及浅沟槽隔离结构的交界线。
与现有技术相比，本发明的技术方案具有以下优点：
本发明提供一种半导体结构形成方法，通过在未被栅极结构和侧墙覆盖的浅沟槽隔离结构表面形成第二保护层，避免浅沟槽隔离结构中的氧化硅材料被湿法清洗工艺腐蚀，即保护位于浅沟槽隔离结构上的部分侧墙下方的氧化硅材料不被腐蚀，更进一步地避免暴露栅介质层，从而保护栅介质层不被腐蚀和消耗，避免了半导体器件失效。进一步地，所述第二保护层的材料为氮化硅，不会对临近的有源区造成影响。
本发明提供一种半导体结构，包括半导体衬底和在未被栅极结构和侧墙覆盖的浅沟槽隔离结构表面的保护层，所述保护层能够避免浅沟槽隔离结构中的氧化硅材料被湿法清洗工艺腐蚀，即保护了位于浅沟槽隔离结构上的部分侧墙下方的氧化硅材料不被腐蚀，更进一步地避免暴露栅介质层，从而保护栅介质层不被腐蚀和消耗，避免了半导体器件失效。
附图说明
图1至图3为本发明一实施例的半导体结构示意图；
图4至图7为本发明另一实施例的半导体结构示意图；
图8至图13为本发明再一实施例的半导体结构及其形成方法示意图。
具体实施方式
由背景技术可知，在现有技术中，在具有金属栅极的半导体器件制造中，制造工艺较复杂且难以稳定控制，容易导致器件失效。
为了进一步说明，本发明提供了一个半导体结构的实施例。
请参考图1、图2和图3，提供半导体衬底10，所述半导体衬底10表面形成有栅极结构和位于所述栅极结构侧壁的侧墙15，所述栅极结构包括位于半导体衬底10表面的栅介质层、位于所述栅介质层表面的栅极层13和位于所述栅极层13表面的掩模层14。其中，图1为所述半导体结构的俯视图，图2为图1沿切割线AA’方向的剖面结构示意图，图3为图1沿切割线BB’方向的剖面结构示意图。
所述半导体衬底10包括有源区10a和浅沟槽隔离结构10b，在图1中，所述有源区10a及浅沟槽隔离结构10b的部分交界线被栅极结构和侧墙15覆盖，因此用虚线表示。
所述栅介质层包括位于半导体衬底10表面的介质层11和位于所述介质层11表面的金属层12。所述介质层11还包括位于半导体衬底10表面的第一介质层和位于所述第一介质层表面的第二介质层，所述第一介质层和第二介质层未在图2和图3中示出。
请参考图1，所述栅极结构沿x轴方向横跨有源区10a及浅沟槽隔离结构10b的交界线，且所述栅极结构沿x轴方向的一侧边缘区域位于浅沟槽隔离结构10b表面。
所述半导体衬底10为硅衬底、锗衬底或绝缘体上硅衬底。
所述浅沟槽隔离结构10b为氧化硅。
所述第一介质层为厚度的SiO2或者SiON，所述第二介质层为厚度的HfO2、HfON、ZrO2或者ZrON。
所述金属层12为厚度的Ti、TiN、TaN、Ta、TaC或者TaSiN。
所述侧墙15和掩模层14都为氮化硅。
接下来基于上述实施例的基础上，本发明提供了另一个半导体结构的实施例。
请参考图4、图5、图6和图7，其中图4为本实施例半导体结构的俯视图，图5为图4沿切割线CC’方向的剖面结构示意图，图6为图4沿切割线DD’方向的剖面结构示意图，图7为图4沿切割线EE’方向的剖面结构示意图。本实施例的半导体结构与上一实施例基本相同，不同的地方是所述浅沟槽隔离结构10b的部分表面与栅极结构和侧墙15分离，仅有源区10a及浅沟槽隔离结构10b交界线附近、栅极结构下方的部分浅沟槽隔离结构10b表面与栅极结构相连接，如图4、图5和图7中的区域II所示。
图中所示的区域I为浅沟槽隔离结构10b与栅极结构和侧墙15分离的区域，为了便于图示说明，区域I用阴影示出。需要说明的是，位于浅沟槽隔离结构10b上的侧墙15与浅沟槽隔离结构10b表面全部分离，且栅极结构中位于浅沟槽隔离结构10b上、靠近侧墙15的部分栅极结构也与浅沟槽隔离结构10b表面分离，暴露出部分栅介质层底面。
所述暴露出的部分栅介质层不再受到栅极层13和侧墙15的保护，在后续的工艺中会被损伤和消耗，且所述损伤和消耗随着工艺步骤的积累会越来越严重，造成栅极结构中部分栅介质层造成全部栅介质层的缺失，从而引起了半导体器件失效。
对上述实施例进行研究发现，造成所述浅沟槽隔离结构10b的部分表面与栅极结构和侧墙15分离，仅在有源区10a及浅沟槽隔离结构10b交界线附近栅极结构下方的部分浅沟槽隔离结构10b表面与栅极结构相连接的原因是：如图1、图2和图3所示的半导体结构经历一系列工艺处理之后，浅沟槽隔离结构10b会受到损伤的和消耗，先是与位于浅沟槽隔离结构10b上的部分侧墙15发生分离，接下来随着浅沟槽隔离结构10b进一步的损伤的和消耗，所述分离现象沿x轴和y轴方向推进，直至浅沟槽隔离结构10b与位于浅沟槽隔离结构10b上的侧墙15全部分离，暴露出部分位于浅沟槽隔离结构10b上的栅介质层底面，仅区域II所示区域对应的部分浅沟槽隔离结构10b表面还与栅极结构相连接。
通过进一步研究发现，造成所述浅沟槽隔离结构10b损伤的和消耗的原因是：如图1、图2和图3所示的半导体结构，在经历例如干法刻蚀、光刻胶灰化、薄膜沉积等工艺处理之后，需要利用湿法清洗工艺来进行处理以保证硅片表面的洁净度，所述湿法清洗工艺通常会使用H2SO4/H2O2混合溶液、HF/H2O混合溶液、NH4OH/H2O2/H2O混合溶液等，上述湿法清洗的溶液会对氧化硅的浅沟槽隔离结构10b造成损伤和消耗，当浅沟槽隔离结构10b被损伤到一定程度暴露出栅介质层底面后，后续的湿法清洗工艺就会对栅介质层造成损伤和腐蚀。其中，第一介质层和第二介质层容易被HF/H2O混合溶液腐蚀，而金属层12容易被H2SO4/H2O2混合溶液以及NH4OH/H2O2/H2O混合溶液腐蚀。
为解决上述问题，本发明提供了一种半导体结构的形成方法实施例，通过在未被栅极结构和侧墙覆盖的浅沟槽隔离结构表面形成第二保护层，避免浅沟槽隔离结构中的氧化硅材料被湿法清洗工艺腐蚀，即保护位于浅沟槽隔离结构上的部分侧墙下方的氧化硅材料不被腐蚀，更进一步地避免暴露栅介质层，从而保护栅介质层不被腐蚀和消耗，避免了半导体器件失效。
为使本方法的上述目的、特征和优点能够更为明显易懂，下面结合附图对本方法的具体实施方式做详细的说明。在详述本发明实施例时，为便于说明，示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
参考图8和图9，提供半导体衬底100，所述半导体衬底包括有源区100a和浅沟槽隔离结构100b，所述半导体衬底100表面形成有栅极结构和位于所述栅极结构侧壁的侧墙105，所述栅极结构和侧墙105覆盖部分有源区100a和浅沟槽隔离结构100a表面。其中，图8为俯视图，图9为图8沿切割线FF’方向的剖面结构示意图。
所述栅极结构包括位于半导体衬底100表面的栅介质层、位于所述栅介质层表面的栅极层103和位于所述栅极层103表面的掩模层104，所述栅介质层包括位于半导体衬底100表面的介质层101和位于所述介质层101表面的金属层102，所述介质层101还包括位于半导体衬底100表面的第一介质层和位于所述第一介质层表面的第二介质层，所述第一介质层和第二介质层未在图9中示出。
在图8中，所述有源区100a及浅沟槽隔离结构100b的部分交界线被栅极结构和侧墙105覆盖，因此用虚线表示。所述半导体衬底100被有源区100a和浅沟槽隔离结构100b覆盖而不可见，因此半导体衬底100在图8中未示出。所述介质层101、金属层102和栅极层103被掩模层104覆盖二不可见，因此介质层101、金属层102和栅极层103在图8中未示出。
请参考图8，所述栅极结构沿x轴方向横跨有源区100a及浅沟槽隔离结构100b的交界线，且所述栅极结构沿x轴方向的一侧边缘区域位于浅沟槽隔离结构100b表面。
所述半导体衬底100为硅衬底、锗衬底或绝缘体上硅衬底。
所述浅沟槽隔离结构100b材料为氧化硅。
所述第一介质层为厚度的SiO2或者SiON，所述第二介质层为厚度的HfO2、HfON、ZrO2或者ZrON。
所述金属层102为厚度的Ti、TiN、TaN、Ta、TaC或者TaSiN，。
所述侧墙105的材料为氮化硅，氮化硅的侧墙105沿x轴方向和y轴方向的宽度都为请参考图8。所述氮化硅侧墙105的形成步骤，包括：形成覆盖所述半导体衬底100和栅极结构侧壁及顶面的氮化硅薄膜层；通过干法刻蚀回刻所述氮化硅薄膜层，形成位于所述栅极结构侧壁的侧墙105。所述侧墙105适于控制有源区100a中离子注入区域与栅极结构下方沟道的距离。
所述干法刻蚀回刻氮化硅薄膜层的工艺，作为一个实施例，刻蚀气体包括CF4、CH3F、CH2F2、CHF3、CH4、O2、N2、NF3、Ar和He中一种或几种，刻蚀气体的流量为5sccm～300sccm，偏压为50V～400V，功率为200W～500W，温度为30℃～60℃。
掩模层104的材料为氮化硅。所述氮化硅的掩模层104适于保护栅极层103顶部，避免栅极层103顶部在后续的工艺中受到损伤。
参考图10和图11，在未被栅极结构和侧墙105覆盖的浅沟槽隔离结构100b表面形成第一保护层106。其中，图10为俯视图，图11为图10沿切割线GG’方向的剖面结构示意图。
在图10中，浅沟槽隔离结构100b被所述第一保护层106覆盖而不可见，因此浅沟槽隔离结构100b在图10中未示出。
所述浅沟槽隔离结构100b的部分表面被栅极结构沿x轴方向的一侧边缘区域覆盖，因此暴露出的不是全部浅沟槽隔离结构100b表面，请参考图10。
所述在未被栅极结构和侧墙105覆盖的浅沟槽隔离结构100b表面形成的第一保护层106为无定型硅，所述第一保护层106的厚度为厚度太薄不利于后续改性处理形成的第二保护层对浅沟槽隔离结构100b的保护，厚度太厚则不利于后续完全改性，剩余部分未改性的第二保护层材料会对临近的有源区100a造成影响。
形成所述第一保护层106的工艺为选择性外延生长。作为一个实施例，所述选择性外延生长的温度为400℃～900℃，气压为3Torr～40Torr，用于反应形成无定型硅的前驱气体包括硅源气体SiH4和Si2H6中的一种或几种，所述前驱气体的流量为20sccm～200sccm，反应还包括了选择性刻蚀气体HCl，所述刻蚀气体HCl的流量为50sccm～500sccm，所述选择性外延生长采用H2作为稀释气体，所述H2的稀释气体流量为5slm～50slm。
所述选择性外延生长选用的气压为3Torr～40Torr，所述气压范围为无定型硅的外延生长条件范围，低于所述气压范围则无法形成外延生长硅，高于所述气压则容易在有源区100a表面生长形成晶体硅，不利于对浅沟槽隔离结构100b表面的选择性生长。晶体硅有着特定的晶格参数，因此较容易在与其晶格匹配度高的有源区100a表面形核，一旦生长出了晶体硅的晶核，后续的晶体硅外延生长是很快的，最终会导致晶体硅选择性的在有源区100a表面生长这个结果。而无定型硅没有特定的晶格参数，与有源区100a表面晶格不匹配，导致无定型硅难以在有源区100a表面形核，相对更容易在氧化硅的浅沟槽隔离结构100b表面沉积并生长，同时配合较低的3Torr～40Torr气压范围，最终能够在浅沟槽隔离结构100b表面选择性外延生长出无定形硅的薄膜，形成了第一保护层106。
所述前驱气体包括硅源气体SiH4和Si2H6中的一种或几种，前驱气体的流量为20sccm～200sccm，而所述选择性刻蚀气体为HCl，刻蚀气体HCl的流量为50sccm～500sccm。硅源气体SiH4和Si2H6为选择性外延生长提供了必需的硅元素，HCl则通过选择性的刻蚀部分已形成的无定形硅来维持化学平衡。在选择性外延生长无定形硅的过程中，浅沟槽隔离结构100b表面比有源区100a、侧墙105和掩模层104表面更容易生长无定形硅、且生长速度也更快，如果不采用HCl做选择性的刻蚀，最终在浅沟槽隔离结构100b、有源区100a、侧墙105和掩模层104表面都会获得无定形硅的薄膜，其中浅沟槽隔离结构100b表面的无定形硅薄膜厚于有源区100a、侧墙105和掩模层104表面的无定形硅薄膜。采用50sccm～500sccm的HCl气体，能够在有源区100a、侧墙105和掩模层104表面生长出极薄的无定形硅时将其去除，避免了后续继续生长，而在浅沟槽隔离结构100b表面的无定形硅生长速度高于HCl对其去除的速度，因此能够持续生长，形成无定形硅的第一保护层106。
参考图12和图13，对所述第一保护层进行改性处理，使得第一保护层完全转变为第二保护层107。其中，图12为俯视图，图13为图12沿切割线HH’方向的剖面结构示意图。
在图12中，浅沟槽隔离结构100b被所述第二保护层107覆盖而不可见，因此浅沟槽隔离结构100b在图12中未示出。
所述第二保护层107为厚度的氮化硅，通过第一保护层完全转变得到。
对第一保护层进行改性处理形成第二保护层107的工艺为等离子体改性处理，所述等离子体改性处理可以采用射频放电等离子体、微波等离子体或者解耦合等离子体。在本实施例中，以所述等离子体改性处理工艺采用射频放电等离子体的情况为例，作示范性说明。
所述射频放电等离子体改性处理，采用N2和He的混合气体作为反应气体，混合气体的压力为1Torr～20Torr，混合气体中N的原子百分比浓度为1×1014atoms/cm3～5×1016atoms/cm3，射频功率为50W～2000W，偏压为0V～50V，温度为30℃～50℃，工艺时间为2分钟～20分钟。在本实施例中，利用等离子体的N对无定性硅的第一保护层106(请参考图10和图11)进行氮化处理，形成氮化硅的第二保护层107。
所述射频放电等离子体改性处理，采用N2作为等离子体N的气体源，避免了引入杂质元素，并且以He作为保护气体和稀释气体，避免了反应过快、工艺可控性降低。N2和He的混合气体中，N的原子百分比浓度为1×1014atoms/cm3～5×1016atoms/cm3，是为了控制氮化处理的反应速度和反应程度，N原子百分比浓度过低，则反应速度慢且氮化程度低，无法全部氮化第一保护层。采用50W～2000W的射频功率，是为了控制等离子体化程度，通过合适的等离子体化程度控制反应速度，能够在有效氮化第一保护层的同时节省反应时间。
所述射频放电等离子体改性处理，采用的偏压为0V～50V，温度为30℃～50℃，所述偏压和温度都较低，能够形成低能量的等离子体N，从而有选择性的氮化无定型硅的第一保护层。第一保护层无定型硅的Si-Si键能比有源区100a晶体硅的Si-Si键能、浅沟槽隔离结构100b氧化硅的Si-O键能和侧墙105及掩模层104的Si-N键能都低，因此控制等离子体N的能量，使其高于第一保护层无定型硅的Si-Si键能，且低于有源区100a晶体硅的Si-Si键能、浅沟槽隔离结构100b氧化硅的Si-O键能和侧墙105及掩模层104的Si-N键能，就能够使所述等离子体N仅破坏第一保护层无定型硅的Si-Si键，从而将其改性形成氮化硅的第二保护层，同时不会破坏有源区100a晶体硅的Si-Si键、浅沟槽隔离结构100b氧化硅的Si-O键和侧墙105及掩模层104的Si-N键，避免影响有源区100a、浅沟槽隔离结构100b、侧墙105和栅极结构。
在所述等离子体改性处理工艺后还可以包括热退火处理，所述热退火处理的工艺可以为激光退火、尖峰退火或者快速热退火，作为一个实施例，所述激光退火热退火处理温度为800℃～1200℃。热退火处理适于使N元素均匀扩散分布，从而更好的改性形成第二保护层107，避免残留未改性的第一保护层无定型硅材料。
对第一保护层进行改性处理形成氮化硅的第二保护层107，所述氮化硅的第二保护层107对H2SO4/H2O2混合溶液、HF/H2O混合溶液、NH4OH/H2O2/H2O混合溶液有较高的抵抗性，能够避免浅沟槽隔离结构100b中的氧化硅材料被使用上述溶液的湿法清洗工艺所腐蚀，即保护位于浅沟槽隔离结构100b上的部分侧墙105下方的氧化硅材料不被腐蚀，更进一步地避免暴露栅介质层，从而保护栅介质层不被腐蚀和消耗，避免了半导体器件失效。
基于图8至图13所示的半导体结构形成方法，本发明实施例还提供了一种半导体结构，请仍然参考图12和图13，包括：
半导体衬底100，所述半导体衬底包括有源区100a和浅沟槽隔离结构100b，在所述半导体衬底100表面形成有栅极结构和位于所述栅极结构侧壁的侧墙105；
位于未被栅极结构和侧墙105覆盖的浅沟槽隔离结构100b表面的第二保护层107。
所述栅极结构包括位于半导体衬底100表面的栅介质层、位于所述栅介质层表面的栅极层103和位于所述栅极层103表面的掩模层104，所述栅介质层包括位于半导体衬底100表面的介质层101和位于所述介质层101表面的金属层102，所述介质层101还包括位于半导体衬底100表面的第一介质层和位于所述第一介质层表面的第二介质层，所述第一介质层和第二介质层未在图13中示出。
所述栅极结构沿x轴方向横跨有源区100a及浅沟槽隔离结构100b的交界线，且所述栅极结构沿x轴方向的一侧边缘区域位于浅沟槽隔离结构100b表面。
所述半导体衬底100为硅衬底、锗衬底或绝缘体上硅衬底。
所述浅沟槽隔离结构100b材料为氧化硅。
所述第一介质层为厚度的SiO2或者SiON，所述第二介质层为厚度的HfO2、HfON、ZrO2或者ZrON。
所述金属层102为厚度的Ti、TiN、TaN、Ta、TaC或者TaSiN。
所述侧墙105的材料为氮化硅，氮化硅的侧墙105沿x轴方向和y轴方向的宽度都为
所述在未被栅极结构和侧墙105覆盖的浅沟槽隔离结构100b表面形成的第二保护层107为厚度的氮化硅。
所述氮化硅的第二保护层107对H2SO4/H2O2混合溶液、HF/H2O混合溶液、NH4OH/H2O2/H2O混合溶液有较高的抵抗性，能够避免浅沟槽隔离结构100b中的氧化硅材料被使用上述溶液的湿法清洗工艺所腐蚀，即保护位于浅沟槽隔离结构100b上的部分侧墙105下方的氧化硅材料不被腐蚀，更进一步地避免暴露栅介质层，从而保护栅介质层不被腐蚀和消耗，避免了半导体器件失效。
综上，本发明实施例提供的半导体结构形成方法，通过在未被栅极结构和侧墙覆盖的浅沟槽隔离结构表面形成第二保护层，避免浅沟槽隔离结构中的氧化硅材料被湿法清洗工艺腐蚀，即保护位于浅沟槽隔离结构上的部分侧墙下方的氧化硅材料不被腐蚀，更进一步地避免暴露栅介质层，从而保护栅介质层不被腐蚀和消耗，避免了半导体器件失效。进一步地，所述第二保护层的材料为氮化硅，不会对临近的有源区造成影响。
本发明提供的半导体结构，包括半导体衬底和在未被栅极结构和侧墙覆盖的浅沟槽隔离结构表面的第二保护层，所述第二保护层能够避免浅沟槽隔离结构中的氧化硅材料被湿法清洗工艺腐蚀，即保护位于浅沟槽隔离结构上的部分侧墙下方的氧化硅材料不被腐蚀，更进一步地避免暴露栅介质层，从而保护栅介质层不被腐蚀和消耗，避免了半导体器件失效。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (19)

1.一种半导体结构的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底包括有源区和浅沟槽隔离结构，所述半导体衬底表面形成有栅极结构和位于所述栅极结构侧壁的侧墙，所述栅极结构和侧墙覆盖部分有源区和浅沟槽隔离结构表面；
在未被栅极结构和侧墙覆盖的浅沟槽隔离结构表面形成第一保护层；
对所述第一保护层进行改性处理，使得第一保护层完全转变为第二保护层。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一保护层为无定型硅，第一保护层的厚度为
3.如权利要求2所述的半导体结构的形成方法，其特征在于，形成所述第一保护层的工艺为选择性外延生长。
4.如权利要求3所述的半导体结构的形成方法，其特征在于，所述选择性外延生长的温度为400℃～900℃，气压为3Torr～40Torr，用于反应形成无定型硅的前驱气体包括硅源气体SiH4和Si2H6中的一种或几种，所述前驱气体的流量为20sccm～200sccm，反应还包括了选择性刻蚀气体HCl，所述刻蚀气体HCl的流量为50sccm～500sccm，所述选择性外延生长采用H2作为稀释气体，所述H2的稀释气体流量为5slm～50slm。
5.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二保护层为氮化硅，第二保护层的厚度为
6.如权利要求5所述的半导体结构的形成方法，其特征在于，所述对第一保护层进行改性处理形成第二保护层的工艺为等离子体改性处理。
7.如权利要求6所述的半导体结构的形成方法，其特征在于，所述等离子体改性处理适于将第一保护层氮化，且不影响浅沟槽隔离结构、有源区、侧墙和栅极结构。
8.如权利要求6所述的半导体结构的形成方法，其特征在于，所述等离子体改性处理采用射频放电等离子体、微波等离子体或者解耦合等离子体。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，所述射频放电等离子体的等离子体改性处理，采用N2和He的混合气体作为反应气体，混合气体的压力为1Torr～20Torr，混合气体中N的原子百分比浓度为1×1014atoms/cm3～5×1016atoms/cm3，射频功率为50W～2000W，偏压为0V～50V，温度为30℃～50℃，工艺时间为2分钟～20分钟。
10.如权利要求1所述的半导体结构的形成方法，其特征在于，所述半导体衬底为硅衬底、锗衬底或绝缘体上硅衬底，所述浅沟槽隔离结构材料为氧化硅。
11.如权利要求1所述的半导体结构的形成方法，其特征在于，所述栅极结构包括位于半导体衬底表面的栅介质层、位于所述栅介质层表面的栅极层和位于所述栅极层表面的掩模层，所述栅介质层包括位于半导体衬底表面的介质层和位于所述介质层表面的金属层。
12.如权利要求11所述的半导体结构的形成方法，其特征在于，所述介质层包括位于半导体衬底表面的第一介质层和位于所述第一介质层表面的第二介质层，所述第一介质层为厚度的SiO2或者SiON，所述第二介质层为厚度的HfO2、HfON、ZrO2或者ZrON，所述金属层为厚度的Ti、TiN、TaN、Ta、TaC或者TaSiN。
13.如权利要求11所述的半导体结构的形成方法，其特征在于，所述栅极结构横跨有源区及浅沟槽隔离结构的交界线。
14.一种半导体结构，其特征在于，包括：
半导体衬底，所述半导体衬底包括有源区和浅沟槽隔离结构，在所述半导体衬底表面形成有栅极结构和位于所述栅极结构侧壁的侧墙；
位于未被栅极结构和侧墙覆盖的浅沟槽隔离结构表面的第二保护层。
15.如权利要求14所述的半导体结构，其特征在于，所述第二保护层为氮化硅，保护层的厚度为
16.如权利要求14所述的半导体结构，其特征在于，所述半导体衬底为硅衬底、锗衬底或绝缘体上硅衬底，所述浅沟槽隔离结构材料为氧化硅。
17.如权利要求14所述的半导体结构，其特征在于，所述栅极结构包括位于半导体衬底表面的栅介质层、位于所述栅介质层表面的栅极层和位于所述栅极层表面的掩模层，所述栅介质层包括位于半导体衬底表面的介质层和位于所述介质层表面的金属层。
18.如权利要求17所述的半导体结构，其特征在于，所述介质层包括位于半导体衬底表面的第一介质层和位于所述第一介质层表面的第二介质层，所述第一介质层为厚度的SiO2或者SiON，所述第二介质层为厚度的HfO2、HfON、ZrO2或者ZrON，所述金属层为厚度的Ti、TiN、TaN、Ta、TaC或者TaSiN。
19.如权利要求17所述的半导体结构，其特征在于，所述栅极结构横跨有源区及浅沟槽隔离结构的交界线。
CN201410627905.1A 2014-11-10 2014-11-10 半导体结构及其形成方法 Pending CN105655398A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410627905.1A CN105655398A (zh) 2014-11-10 2014-11-10 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410627905.1A CN105655398A (zh) 2014-11-10 2014-11-10 半导体结构及其形成方法

Publications (1)

Publication Number Publication Date
CN105655398A true CN105655398A (zh) 2016-06-08

Family

ID=56482926

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410627905.1A Pending CN105655398A (zh) 2014-11-10 2014-11-10 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN105655398A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113707609A (zh) * 2020-05-20 2021-11-26 长鑫存储技术有限公司 半导体结构的制备方法
CN116040961A (zh) * 2022-12-29 2023-05-02 中建材玻璃新材料研究院集团有限公司 一种减少观测角度影响的结构蓝色玻璃的制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1825547A (zh) * 2005-02-24 2006-08-30 联华电子股份有限公司 制作双层栅极介电层的方法
CN101194345A (zh) * 2005-06-08 2008-06-04 国立大学法人东北大学 等离子体氮化处理方法、半导体装置的制造方法和等离子体处理装置
CN101369552A (zh) * 2007-08-16 2009-02-18 联华电子股份有限公司 浅沟槽隔离结构的保护方法及应用于其的保护层
US7619294B1 (en) * 2001-11-14 2009-11-17 Lsi Corporation Shallow trench isolation structure with low trench parasitic capacitance
CN103855008A (zh) * 2012-11-30 2014-06-11 中国科学院微电子研究所 N型mosfet及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7619294B1 (en) * 2001-11-14 2009-11-17 Lsi Corporation Shallow trench isolation structure with low trench parasitic capacitance
CN1825547A (zh) * 2005-02-24 2006-08-30 联华电子股份有限公司 制作双层栅极介电层的方法
CN101194345A (zh) * 2005-06-08 2008-06-04 国立大学法人东北大学 等离子体氮化处理方法、半导体装置的制造方法和等离子体处理装置
CN101369552A (zh) * 2007-08-16 2009-02-18 联华电子股份有限公司 浅沟槽隔离结构的保护方法及应用于其的保护层
CN103855008A (zh) * 2012-11-30 2014-06-11 中国科学院微电子研究所 N型mosfet及其制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113707609A (zh) * 2020-05-20 2021-11-26 长鑫存储技术有限公司 半导体结构的制备方法
CN113707609B (zh) * 2020-05-20 2023-07-18 长鑫存储技术有限公司 半导体结构的制备方法
CN116040961A (zh) * 2022-12-29 2023-05-02 中建材玻璃新材料研究院集团有限公司 一种减少观测角度影响的结构蓝色玻璃的制备方法
CN116040961B (zh) * 2022-12-29 2024-03-12 中建材玻璃新材料研究院集团有限公司 一种减少观测角度影响的结构蓝色玻璃的制备方法

Similar Documents

Publication Publication Date Title
US11164959B2 (en) VFET devices with ILD protection
US9543409B2 (en) Production of spacers at flanks of a transistor gate
US8329547B2 (en) Semiconductor process for etching a recess into a substrate by using an etchant that contains hydrogen peroxide
US20070066074A1 (en) Shallow trench isolation structures and a method for forming shallow trench isolation structures
TW201926554A (zh) 形成半導體裝置的方法
CN109427670B (zh) 周围包裹的外延结构和方法
TWI525823B (zh) 積體電路裝置及其製造方法
CN107017203A (zh) 半导体元件的制造方法
CN105261566A (zh) 半导体结构的形成方法
CN105448730A (zh) 半导体结构及其形成方法
US9748111B2 (en) Method of fabricating semiconductor structure using planarization process and cleaning process
CN106328694B (zh) 半导体结构的形成方法
CN109950311B (zh) 半导体结构及其形成方法
CN109872953B (zh) 半导体器件及其形成方法
US20080268589A1 (en) Shallow trench divot control post
CN104465376B (zh) 晶体管及其形成方法
CN105655398A (zh) 半导体结构及其形成方法
CN108630611A (zh) 半导体结构及其形成方法
CN111863963A (zh) 半导体器件及其形成方法
US10886121B2 (en) Methods of reducing silicon consumption, methods of forming a semiconductor structure, and methods of forming isolation structures
CN110867380B (zh) 半导体器件的形成方法
CN103531476A (zh) 半导体器件制造方法
CN102487016A (zh) 晶体管制作方法
CN103022100A (zh) 鳍式场效应管的结构及其形成方法
CN105826232A (zh) 半导体结构的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160608