KR20020066842A - 트렌치 소자분리의 형성방법 및 이를 이용한 트렌치소자분리 - Google Patents
트렌치 소자분리의 형성방법 및 이를 이용한 트렌치소자분리 Download PDFInfo
- Publication number
- KR20020066842A KR20020066842A KR1020010007275A KR20010007275A KR20020066842A KR 20020066842 A KR20020066842 A KR 20020066842A KR 1020010007275 A KR1020010007275 A KR 1020010007275A KR 20010007275 A KR20010007275 A KR 20010007275A KR 20020066842 A KR20020066842 A KR 20020066842A
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- layer
- pad oxide
- forming
- substrate
- Prior art date
Links
- 238000002955 isolation Methods 0.000 title claims abstract description 47
- 238000000034 method Methods 0.000 title claims abstract description 37
- 150000004767 nitrides Chemical class 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 238000005530 etching Methods 0.000 claims abstract description 7
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 3
- 238000001039 wet etching Methods 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 6
- 238000000926 separation method Methods 0.000 claims 1
- 238000005498 polishing Methods 0.000 abstract description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000005368 silicate glass Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 238000000280 densification Methods 0.000 description 2
- -1 phosphoric acid compound Chemical class 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 229910019142 PO4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000010452 phosphate Substances 0.000 description 1
- NBIIXXVUZAFLBC-UHFFFAOYSA-N phosphoric acid Substances OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Element Separation (AREA)
Abstract
트렌치 소자분리의 형성방법 및 이를 이용한 트렌치 소자분리에 대해 개시되어 있다. 그 방법은, 기판 상에 형성된 패드 산화막 상에 적어도 하나의 제1 질화막을 포함하고 적어도 2개의 층으로 이루어지며 최상층은 산화막으로 이루어진 트렌치 마스크층을 형성하는 단계와, 트렌치 마스크층을 식각마스크로 하여 트렌치를 형성하고, 트렌치 마스크층의 최상층을 습식식각하여 패드 산화막에 언더컷을 형성하는 단계와, 트렌치의 측벽과 저면, 언더컷 및 제1 질화막의 측벽에 제2 질화막을 형성하는 단계 및 트렌치를 갭필하면서, 트렌치 마스크층의 전면을 덮을 수 있도록 트렌치 격리막을 형성하는 단계를 포함한다. 또한, 그 소자분리는, 기판에 형성된 트렌치의 측벽과 저면에 형성된 질화막 및 트렌치에 갭필된 트렌치 격리막을 구비한다. 이 트렌치 소자분리는, 트렌치의 단부에 덴트가 발생되지 않고, 또한 별도의 평탄화 공정을 거치지 않아도 트렌치 소자분리를 형성할 수 있다.
Description
본 발명은 반도체소자 제조방법 및 이를 이용한 소자로서, 특히 소자분리에 의한 반도체소자의 제조방법 및 이를 이용한 소자에 관한 것이다.
반도체소자를 제조하는 데 있어서, 각 단위소자들이 전기적으로 상호영향을 미치지 않도록 하기 위해서는 각 단위소자들을 절연시켜야 한다. 이러한 절연을 위하여 소자분리방법이 적용된다. 최근에 소자분리방법으로서 트렌치 공정이 많이 이용되고 있다. 여기서, 트렌치를 이용한 소자분리방법이란 기판에 형성된 트렌치에 절연물질을 갭필하여 형성하는 것을 말한다.
이하, 첨부된 도면을 참조하여 종래의 트렌치 소자분리의 형성방법 및 이를 이용한 트렌치 소자분리를 설명하기로 한다.
도 1 내지 도 3은 종래의 트렌치 소자분리의 형성방법 및 이를 이용한 트렌치소자분리를 나타낸 공정단면도들이다.
도 1을 참조하면, 측벽산화막(102)이 형성된 트렌치가 기판(102) 내에 형성된다. 기판(100) 상에는 패드 산화막(104), 실리콘 질화막(106)이 순차적으로 형성되어있다. 이어서, 측벽산화막(102)이 형성된 트렌치와 실리콘 질화막(106)의 전면에 라이너층(108)을 증착한다. 이어서, 트렌치에 소자분리 절연막(110)을 갭필(Gap fill)한다.
도 2를 참조하면, 화학적 기계적 폴리싱(Cmemical Mechanical Polishing; CMP) 공정 또는 에치백(etch back) 공정을 이용하여 소자분리 절연막(110)을 제거하여 평탄화한다.
도 3을 참조하면, 평탄화 공정이 끝나면, 실리콘 질화막(106)과 라이너층 (108)을 습식식각으로 제거한다. 이때, 습식식각은 인산화합물을 이용하여 수행한다. 그런데, 실리콘 질화막(106)과 라이너층(108)을 제거하고 나면, 라이너층(108)이 트렌치 내부까지 식각되어 트렌치의 단부에 덴트(dent;112)가 발생한다. 이러한 덴트(112)에 도전물질이 충진되어 누설전류를 발생시키는 등의 문제점이 발생하여 소자의 특성을 열화시킨다. 또한, 평탄화하기 위하여 통상적으로 CMP 공정을 거치는 데, 이로 인해 제조원가가 상승하는 문제가 있다.
따라서, 본 발명이 이루고자 하는 기술적 과제는, 트렌치의 단부에 덴트가 발생되지 않고, 또한 별도의 평탄화 공정을 거치지 않는 트렌치 소자분리의 형성방법을 제공하는 것이다.
또한, 본 발명이 이루고자 하는 다른 기술적 과제는, 트렌치의 단부에 덴트가 발생되지 않고, 또한 별도의 평탄화 공정을 거치지 않은 트렌치 소자분리를 제공하는 것이다.
도 1 내지 도 3은 종래의 트렌치 소자분리의 형성방법 및 이를 이용한 트렌치 소자분리를 나타낸 공정단면도들이다.
도 4 내지 도 10은 본 발명에 의한 트렌치 소자분리의 형성방법 및 이를 이용한 트렌치 소자분리를 나타낸 공정단면도들이다.
<도면의 주요부분에 대한 부호의 설명>
100 ; 기판 102 ; 측벽산화막
104 ; 패드산화막 106 ; 실리콘질화막
108 ; 라이너층 110 ; 소자분리 절연막
112 ; 덴트 202 ; 트렌치 마스크층
204 ; 패드 산화막 206 ; 제1 질화막
208 ; 트렌치마스크 최상층
210 ; 트렌치 212 ; 언더컷
214 ; 제2 질화막 216 ; 트렌치 격리막
218 ; 게이트 절연막
상기 기술적 과제를 달성하기 위하여 본 발명에 의한 트렌치 소자분리의 형성방법은, 기판 상에 패드 산화막을 형성하는 단계와, 상기 패드 산화막 상에 적어도 하나의 제1 질화막을 포함하고 적어도 2개의 층으로 이루어지며 최상층은 산화막으로 이루어진 트렌치 마스크층을 형성하는 단계와, 상기 트렌치 마스크층을 식각마스크로 하여 상기 기판에 소정 깊이의 트렌치를 형성하는 단계와, 상기 트렌치 마스크층의 최상층을 습식식각으로 제거함으로써 상기 패드 산화막에 언더컷을 형성하는 단계와, 상기 트렌치의 측벽과 저면, 상기 언더컷과 상기 제1 질화막의 측벽에 제2 질화막을 형성하는 단계와, 상기 트렌치를 갭필하면서 상기 트렌치 마스크층의 전면을 덮을 수 있도록 트렌치 격리막을 형성하는 단계와, 상기 트렌치 격리막을 상기 제1 질화막의 표면이 노출될 때까지 습식식각하는 단계와, 상기 제1 질화막을 상기 패드 산화막이 노출될 때까지 습식식각하는 단계 및 상기 패드 산화막을 제거하는 단계를 포함한다.
여기서, 상기 패드 산화막의 두께가 50Å 내지 1000Å인 것이 바람직하며, 상기 패드 산화막에 형성된 언더컷의 깊이가 25Å 내지 500Å인 것이 바람직하다.
나아가, 상기 트렌치 마스크층의 최상층이 상기 패드 산화막과 동일한 재질의 산화막인 것이 바람직하며, 상기 제1 질화막을 습식식각하는 단계에 있어서 상기 제2 질화막의 단부와 상기 기판의 단차가 일치하도록 식각하는 것이 바람직하다.
더 나아가, 상기 제2 질화막을 형성하기 이전에 상기 트렌치의 저면과 측벽 그리고 노출된 기판에 산화막을 형성하는 것이 바람직하다.
또한, 상기 기술적 과제를 달성하기 위하여 본 발명에 의한 트렌치 소자분리는, 기판에 형성된 트렌치와, 상기 기판과 단차가 일치하고 상기 트렌치의 측벽과 저면에 형성된 질화막 및 상기 트렌치에 갭필된 트렌치 격리막을 구비한다.
여기서, 상기 갭필된 트렌치와 기판의 전면에 게이트 절연막을 증착하는 것이 바람직하다.
이하, 첨부된 도면을 참조하여 본 발명을 더욱 상세히 설명하기로 한다. 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 첨부된 도면에서 여러 막과 영역들의 두께는 명료성을 위해서 강조되었으며, 어떤 층이 다른 층이나 기판 "상"에 존재한다고 기술될 때 이 어떤 층은 다른 층이나 기판과 직접 접하면서 존재할 수도 있고 그 사이에 제3의 층이 존재할 수 있다.
도 4 내지 도 10은 본 발명의 실시예에 의한 트렌치 소자분리의 형성방법 및 이를 이용한 트렌치 소자분리를 나타낸 공정단면도이다.
도 4를 참조하면, 기판(100) 상에 패드 산화막(204)을 형성한 후, 제1 질화막(206) 및 트렌치마스크 최상층(208)으로 이루어진 적어도 2층이상의 트렌치 마스크층(202)을 형성한다. 여기서, 패드 산화막(204)은 실리콘 산화(SiO2)막, 도프되지 않은 실리콘 유리(USG; Undoped Silicate Glass)막, BSG(Boron Silicate Glass)막, PSG(Phosphrous Silicate Glass)막, BPSG(Boron Phosphrous Silicate Glass)막 혹은 TEOS(Tetra Ethyl Ortho Silicate)막, 오존(Ozone)-TEOS막, PE(Plasma enhanced)-TEOS막으로 이루어진 군에서 선택된 어느 하나의 물질막 또는 이들의 조합막으로 형성할 수 있으며, 실리콘 산화막이 바람직하다. 이때, 패드 산화막(204)의 두께는 후속공정에서 형성될 제2 질화막(214; 도7 참조)의 두께와 패드 산화막(204)의 제거(도10 참조)를 고려하여 결정한다. 패드 산화막(204)의 두께는50Å 내지 1000Å 정도가 바람직하다. 여기서, 트렌치 마스크층(202)은 트렌치를 형성할 때 식각마스크의 역할을 한다. 한편, 제1 질화막(206)으로서 실리콘 질화막이 바람직하며, 막의 두께는 1500Å 정도가 적당하다. 경우에 따라서는, 제1 질화막(206) 상에 반사방지막(미도시)을 형성할 수 있다. 반사방지막(미도시)은 사진공정시 선폭 균일도와 공정조건을 확보하는 데 유용하다. 반사방지막(미도시)은 실리콘 산화질화막(SiON)이 주로 사용되며, 막의 두께는 600Å 정도가 바람직하다. 트렌치 마스크층(202)은 적어도 하나의 제1 질화막(206)을 포함하고 있어야 하며, 적어도 2개의 층으로 이루어진 것이 바람직하다.
도 5를 참조하면, 트렌치 마스크층(202)과 패드 산화막(204)을 기판(100)이 노출되도록 식각하여 트렌치(210)를 정의하는 패턴을 형성한다. 여기서, 트렌치마스크 최상층(208)은 패드 산화막(204)과 동일한 재질의 산화막인 것이 바람직하다. 이어서, 트렌치 마스크층(202)을 식각마스크로 하여 기판(100)을 일정깊이까지 제거하여 트렌치(210)를 형성한다.
도 6을 참조하면, 트렌치마스크 최상층(208)을 습식식각하여 제거함으로써 동시에 패드 산화막(204)에 언더컷(212)이 형성되도록 한다. 즉, 트렌치마스크 최상층(208)의 재질과 패드 산화막(204)의 재질이 동일하므로, 트렌치마스크 최상층(208)과 패드 산화막(204)이 동시에 식각된다. 여기서, 언더컷(212)이란 패드 산화막(204)의 일부가 식각되어 제거된 부분으로 그 깊이는 25Å 내지 500Å이 바람직하며, 100Å 내지 200Å이 더욱 바람직하다. 언더컷(212)을 형성하는 목적은 소자분리 트렌치를 형성할 때, 덴트(112)의 발생을 제거하기 위함이다. 그래서,덴트(112)가 형성되지 않도록 하는 역할을 하는 제2 질화막(214; 도7 참조)이 언더컷(212) 내에 형성되어야 한다. 따라서, 언더컷(212)의 깊이는 추후에 형성될 제2 질화막(214)의 두께보다 커야한다. 한편, 습식식각은 그 종류나 방식의 제한을 받지 않는다.
도 7을 참조하면, 트렌치(210)의 측벽과 저면, 기판(100)의 노출된 부분에 측벽산화막(102)을 형성한다. 이때, 측벽산화막(102)은 트렌치(210) 형성시 기판(100)이 받은 격자 손상 등의 결함에 의한 열화를 치유하기 위함이다. 경우에 따라서는, 측벽산화막(102)을 형성하지 않을 수도 있다. 이어서, 측벽산화막(102), 언더컷(212)과 제1 질화막(206)의 측벽에 제2 질화막(214)을 형성한다. 제2 질화막(214)의 두께는 60Å 정도가 적당하나, 필요에 따라 그 두께를 조절할 수 있다. 제2 질화막(214)은 트렌치(210)에 매립되는 트렌치 격리막(216)의 치밀화를 위한 열처리시, 생성되는 스트레스로 인하여 발생되는 선결함(dislocation) 등의 미소결함에 의한 손상을 방지하기 위한 목적도 있다. 다음에, 트렌치(210)가 완전히 채워질 때까지, 트렌치마스크 최상층(208)의 전면을 덮는 트렌치 격리막(216)을 형성한다. 이때, 트렌치 격리막(216)은 산화막인 것이 바람직하다. 또한, 후속공정인 습식식각공정에서의 제거량을 최소화하고 트렌치 격리막(216) 내에 공공이 생기지 않도록 위하여 갭필(gap fill) 특성이 양호한 물질을 사용하여 형성한다. 예를 들면, 고밀도 플라즈마(HDP; High Density Plasma) 실리콘 산화물, USG, PSG, BPSG 혹은 TEOS를 사용하여 형성할 수 있지만, 반드시 이에 한정되는 것은 아니다. 필요에 따라서는, 트렌치 격리막(216)의 과도한 리세스를 방지하기 위하여 치밀화 공정으로써 900℃ 이상의 고온, 질소(N2) 분위기 또는 습식조건에서 열처리 공정을 진행할 수 있다. 습식조건의 열처리시에는 850℃이하에서도 가능하다.
도 8을 참조하면, 트렌치마스크 최상층(216)을 제1 질화막(206)이 노출될 때까지 식각하여 제거한다. 이때, 식각하는 방법으로는 습식식각을 이용한다. 습식식각은 그 종류나 방식에 제한을 받지 않는다.
도 9를 참조하면, 습식식각을 이용하여 제1 질화막(206)을 제거한다. 구체적으로, 인산화합물을 이용하여 제거한다. 이때, 제2 질화막(214)의 단부와 기판(100)의 단차가 일치하도록 식각하는 것이 바람직하다. 만일, 언더컷(212)이 형성되어 있지 않았다면, 습식식각시에 제2 질화막(214)이 식각되는 량을 정확하게 조절하기 어렵다. 따라서, 덴트(112)가 형성되는 것을 피할 수 없다. 그러나, 언더컷(212)에 형성된 제2 질화막(214)을 식각하여 단차를 일치시키는 것은 용이하다.
도 10을 참조하면, 습식식각을 이용하여 패드 산화막(204)을 제거한다. 이때, 제2 질화막(214)과 기판(100)의 단차가 일치하므로, 기판(100)과 트렌치(210)가 평탄한 형상으로 형성된다. 이어서, 트렌치(210)와 기판(100)의 전면에 게이트 절연막(218)을 형성한다.
이상과 같은 과정을 거친 트렌치 소자분리(210)의 구조를 살펴보면, 기판(100)에 형성된 트렌치(210)의 측벽과 저면에 형성되고 그 단부가 기판(100)과 일치하는 제2 질화막(214)과 트렌치(210)에 갭필된 트렌치 격리막(216)을 구비한다. 따라서, 기판(100)과 트렌치(210)는 제2 질화막(214)과 기판(100)의 단차가 일치하여 평탄하다.
이상 본 발명을 상세히 설명하였으나, 본 발명은 상기한 실시예에 한정되지 않고 당업자에 의해 많은 변형 및 개량이 가능하다.
상술한 본 발명에 의한 트렌치 소자분리의 형성방법 및 이를 이용한 트렌치소자분리에 따르면, 패드 산화막의 언더컷에 제2 질화막을 형성함으로써 트렌치의 단부에 덴트가 발생되지 않고 평탄한 소자분리 트렌치를 얻을 수 있다. 또한, 별도의 평탄화 공정을 거치지 않으므로 소자의 제조원가를 절감할 수 있다.
Claims (8)
- 기판 상에 패드 산화막을 형성하는 단계;상기 패드 산화막 상에 적어도 하나의 제1 질화막을 포함하고 적어도 2개의 층으로 이루어지며 최상층에는 산화막으로 이루어진 트렌치 마스크층을 형성하는 단계;상기 트렌치 마스크층을 식각 마스크로 하여 상기 기판에 소정 깊이의 트렌치를 형성하는 단계;상기 트렌치 마스크층의 최상층을 습식식각으로 제거함으로써 상기 패드 산화막에 언더컷을 형성하는 단계;상기 트렌치의 측벽과 저면, 상기 언더컷과 상기 제1 질화막의 측벽에 제2 질화막을 형성하는 단계;상기 트렌치를 갭필하면서 상기 트렌치 마스크층의 전면을 덮을 수 있도록트렌치 격리막을 형성하는 단계;상기 트렌치 격리막을 상기 제1 질화막의 표면이 노출될 때까지 습식식각하는 단계;상기 제1 질화막을 상기 패드 산화막이 노출될 때까지 습식식각하는 단계; 및상기 패드 산화막을 제거하는 단계;를 포함하는 트렌치 소자분리의 형성방법.
- 제1항에 있어서, 상기 패드 산화막의 두께가 50Å 내지 1000Å인 것을 특징으로 하는 트렌치 소자분리의 형성방법.
- 제1항에 있어서, 상기 패드 산화막에 형성된 언더 컷의 깊이가 25Å 내지 500Å인 것을 특징으로 하는 트렌치 소자분리의 형성방법.
- 제1항에 있어서, 상기 트렌치 마스크층의 최상층이 상기 패드 산화막과 동일한 재질의 산화막인 것을 특징으로 하는 트렌치 소자분리의 형성방법.
- 제1항에 있어서, 상기 제2 질화막을 형성하기 이전에 상기 트렌치의 저면과 측벽 그리고 노출된 기판에 산화막을 형성하는 것을 특징으로 하는 트렌치 소자분리의 형성방법.
- 제1항에 있어서,상기 제1 질화막을 습식식각하는 단계에 있어서,상기 제2 질화막의 단부와 상기 기판의 단차가 일치하도록 식각하는 것을 특징으로 하는 트렌치 소자분리의 형성방법.
- 기판에 형성된 트렌치;상기 기판과 단차가 일치하고 상기 트렌치의 측벽과 저면에 형성된 질화막; 및상기 트렌치에 갭필된 트렌치 격리막;을 구비하는 트렌치 소자분리.
- 제7항에 있어서, 상기 갭필된 트렌치와 기판의 전면에 게이트 절연막을 증착하는 것을 특징으로 하는 트렌치 소자분리.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010007275A KR20020066842A (ko) | 2001-02-14 | 2001-02-14 | 트렌치 소자분리의 형성방법 및 이를 이용한 트렌치소자분리 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010007275A KR20020066842A (ko) | 2001-02-14 | 2001-02-14 | 트렌치 소자분리의 형성방법 및 이를 이용한 트렌치소자분리 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20020066842A true KR20020066842A (ko) | 2002-08-21 |
Family
ID=27694339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010007275A KR20020066842A (ko) | 2001-02-14 | 2001-02-14 | 트렌치 소자분리의 형성방법 및 이를 이용한 트렌치소자분리 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20020066842A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100650777B1 (ko) * | 2006-01-23 | 2006-11-28 | 주식회사 하이닉스반도체 | 모스펫 소자의 제조방법 |
| KR100719366B1 (ko) * | 2005-06-15 | 2007-05-17 | 삼성전자주식회사 | 트렌치 소자분리막을 갖는 반도체 소자의 형성 방법 |
| CN113707553A (zh) * | 2020-05-22 | 2021-11-26 | 芯恩（青岛）集成电路有限公司 | 沟槽顶角的圆化方法及半导体结构 |
-
2001
- 2001-02-14 KR KR1020010007275A patent/KR20020066842A/ko not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100719366B1 (ko) * | 2005-06-15 | 2007-05-17 | 삼성전자주식회사 | 트렌치 소자분리막을 갖는 반도체 소자의 형성 방법 |
| KR100650777B1 (ko) * | 2006-01-23 | 2006-11-28 | 주식회사 하이닉스반도체 | 모스펫 소자의 제조방법 |
| CN113707553A (zh) * | 2020-05-22 | 2021-11-26 | 芯恩（青岛）集成电路有限公司 | 沟槽顶角的圆化方法及半导体结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100678645B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100375229B1 (ko) | 트렌치 소자분리 방법 | |
| US20040169005A1 (en) | Methods for forming a thin film on an integrated circuit including soft baking a silicon glass film | |
| KR20010064324A (ko) | 반도체소자의 트렌치를 이용한 소자분리막 형성방법 | |
| US7795110B2 (en) | Trench isolation type semiconductor device which prevents a recess from being formed in a field region and method of fabricating the same | |
| KR20010008775A (ko) | 얕은 트렌치 소자분리 방법 | |
| KR20020085390A (ko) | 트랜치 소자분리 방법 | |
| KR20020066842A (ko) | 트렌치 소자분리의 형성방법 및 이를 이용한 트렌치소자분리 | |
| KR100674903B1 (ko) | 반도체 소자의 트렌치 소자분리막 형성방법 | |
| KR100422959B1 (ko) | 반도체소자의 소자분리절연막 형성방법 | |
| KR20040036858A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100403628B1 (ko) | 반도체 장치의 소자분리 방법 | |
| KR20060011449A (ko) | 반도체소자의 소자분리 방법 | |
| KR19990025197A (ko) | 트렌치 소자분리방법 | |
| KR100492790B1 (ko) | 반도체소자의소자분리절연막형성방법 | |
| KR100402426B1 (ko) | 반도체소자의 트렌치형 소자분리막 및 그 제조방법 | |
| KR20000015466A (ko) | 트렌치 격리의 제조 방법 | |
| KR100437541B1 (ko) | 반도체소자의소자분리절연막형성방법 | |
| KR100829371B1 (ko) | 반도체 소자 제조방법 | |
| KR100568028B1 (ko) | 반도체 소자 분리 구조 및 방법 | |
| KR19990006018A (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR100568849B1 (ko) | 반도체 소자의 제조방법 | |
| KR100567747B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| CN115911128A (zh) | 一种功率半导体器件及其制备方法 | |
| KR100595859B1 (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |