CN110211919A - 浅沟槽隔离结构的形成方法及半导体器件的形成方法 - Google Patents

浅沟槽隔离结构的形成方法及半导体器件的形成方法 Download PDF

Info

Publication number
CN110211919A
CN110211919A CN201910636671.XA CN201910636671A CN110211919A CN 110211919 A CN110211919 A CN 110211919A CN 201910636671 A CN201910636671 A CN 201910636671A CN 110211919 A CN110211919 A CN 110211919A
Authority
CN
China
Prior art keywords
groove
isolation structure
forming method
fleet plough
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910636671.XA
Other languages
English (en)
Other versions
CN110211919B (zh
Inventor
伍林
肖庆
闵新龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Integrated Circuit Co.,Ltd.
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN201910636671.XA priority Critical patent/CN110211919B/zh
Publication of CN110211919A publication Critical patent/CN110211919A/zh
Application granted granted Critical
Publication of CN110211919B publication Critical patent/CN110211919B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供了一种浅沟槽隔离结构的形成方法及半导体器件的形成方法,衬底上形成有一掩模层,刻蚀所述掩模层以形成若干第一沟槽,且在所述第一沟槽的侧壁上形成聚合物层;继续刻蚀所述第一沟槽底部的衬底,形成第二沟槽,本发明在刻蚀所述掩模层的同时在第一沟槽的侧壁上形成聚合物层,后续仅需要去除聚合物层即可使第二沟槽的槽口露出,然后便可方便的圆化所述第二沟槽的槽口,整个工艺流程简单、步骤少,并且所有的刻蚀步骤以及去除聚合物层的步骤均可以采用干法刻蚀,不用转换刻蚀工艺,简化了浅沟槽隔离结构的制备工艺,提高了产率并且降低了生产成本。

Description

浅沟槽隔离结构的形成方法及半导体器件的形成方法
技术领域
本发明涉及半导体制备技术领域,尤其涉及一种浅沟槽隔离结构的形成方法及半导体器件的形成方法。
背景技术
在半导体工艺中,浅沟槽隔离结构(Shallow trench isolation,STI)的质量决定着半导体器件的基础电学性能。随着半导体制备工艺的飞速发展,半导体器件的特征尺寸显著减小,为了实现更高的电路密度,不仅半导体器件的特征尺寸被减小,半导体器件中的浅沟槽隔离结构的尺寸也会对应的缩小。由此,对浅沟槽隔离结构的制造工艺提出了更高要求,当半导体器件的尺寸缩减到深次微米的范围时,会产生一些在制程微缩上的问题。
现有的浅沟槽隔离结构的制备工艺通常为:在一衬底上形成掩模层,刻蚀所述掩模层及部分厚度的所述衬底以形成隔离沟槽,再在隔离沟槽中填充隔离材料层。然而,在刻蚀掩模层的制程中将导致隔离沟槽的槽口产生尖角(corner-tipped),使得形成的浅沟槽隔离结构在尺寸缩小时造成高电场与预崩溃或是尖端放电的现象,所以需要对隔离沟槽槽口的尖角进行圆化,但是现有的圆化所述隔离沟槽槽口的尖角的工艺非常复杂与耗时,且因此造成制程成本增加。
发明内容
本发明的目的在于提供一种浅沟槽隔离结构的形成方法及半导体器件的形成方法,以解决现有的圆化隔离沟槽的槽口的工艺复杂、耗时的问题。
为了达到上述目的,本发明提供了一种浅沟槽隔离结构的形成方法,包括:
提供衬底,所述衬底上形成有一掩模层;
刻蚀所述掩模层以形成若干第一沟槽于所述掩模层中,且在所述第一沟槽的侧壁上形成聚合物层;
继续刻蚀所述第一沟槽底部的衬底,形成第二沟槽于所述衬底中;
去除所述聚合物层,并圆化所述第二沟槽的槽口。
可选的,刻蚀所述掩模层以形成若干所述第一沟槽,且在所述第一沟槽的侧壁上形成聚合物层的步骤包括:
在所述掩模层上涂覆光刻胶并进行曝光,以形成图形化的光刻胶层;
以所述图形化的光刻胶层为掩模,采用第一干法刻蚀工艺刻蚀所述掩模层,以形成所述第一沟槽于所述掩模层中,并在所述第一沟槽的侧壁上形成包含碳、氟、氧和硅的所述聚合物层。
可选的,所述第一干法刻蚀工艺采用的刻蚀气体包含碳、氢和氟。
可选的,所述第一干法刻蚀工艺采用的刻蚀气体包括一氟甲烷、二氟甲烷或三氟甲烷中的一种或多种;或者,所述第一干法刻蚀工艺采用的刻蚀气体包括一氟甲烷、二氟甲烷或三氟甲烷中的一种或多种与四氟甲烷的组合;或者,所述第一干法刻蚀工艺采用的刻蚀气体包括四氟甲烷与其他含氢气体的组合。
可选的,采用第二干法刻蚀工艺去除所述聚合物层,所述第二干法刻蚀工艺采用的刻蚀气体包括氧气。
可选的,所述掩模层的材料包括氮化硅。
可选的,采用炉管氧化工艺、高温退火工艺或第三干法刻蚀工艺圆化所述第二沟槽的槽口。
可选的,采用第四干法刻蚀工艺刻蚀所述第一沟槽底部的衬底以形成所述第二沟槽,第四干法刻蚀工艺与所述第三干法刻蚀工艺采用的刻蚀气体相同,且所述第四干法刻蚀工艺的刻蚀能量大于所述第三干法刻蚀工艺的刻蚀能量。
可选的,圆化所述第二沟槽的槽口之后,所述浅沟槽隔离结构的形成方法还包括:
在所述第一沟槽和所述第二沟槽内填充隔离材料层,以使所述第一沟槽、第二沟槽及隔离材料层构成浅沟槽隔离结构。
本发明还提供了一种半导体器件的形成方法,采用所述的浅沟槽隔离结构的形成方法形成浅沟槽隔离结构。
在本发明提供的浅沟槽隔离结构的形成方法及半导体器件的形成方法中,衬底上形成有一掩模层,刻蚀所述掩模层以形成若干第一沟槽,且在所述第一沟槽的侧壁上形成聚合物层;继续刻蚀所述第一沟槽底部的衬底,形成第二沟槽,本发明在刻蚀所述掩模层的同时在第一沟槽的侧壁上形成聚合物层,后续仅需要去除聚合物层即可使第二沟槽的槽口露出,然后便可方便的圆化所述第二沟槽的槽口,整个工艺流程简单、步骤少,并且所有的刻蚀步骤以及去除聚合物层的步骤均可以采用干法刻蚀,不用转换刻蚀工艺,简化了浅沟槽隔离结构的制备工艺,提高了产率并且降低了生产成本。
附图说明
图1-图5为采用一种浅沟槽隔离结构的形成方法形成的半导体结构的剖面示意图;
图6为本发明实施例提供的浅沟槽隔离结构的形成方法的流程图;
图7-图12为采用本发明实施例提供的浅沟槽隔离结构的形成方法形成的若干半导体结构的剖面示意图;
其中,附图标记为:
101-衬底;102-垫氧化层;103-掩模层;104-隔离沟槽;105-尖角;106-隔离材料层;107-浅沟槽隔离结构;
201-衬底;202-垫氧化层;203-掩模层;2041-第一沟槽;2042-第二沟槽;204-隔离沟槽;205-尖角;206-隔离材料层;207-浅沟槽隔离结构。
具体实施方式
一种浅沟槽隔离结构的形成方法如图1-图5所示。首先参阅图1,提供衬底101,所述衬底101上形成有垫氧化层102及掩膜层103,所述垫氧化层102覆盖所述衬底,所述掩模层103覆盖所述垫氧化层102,所述垫氧化层102的材料可以是氧化硅等,以起到缓解应力,增加膜层之间的粘附力的作用,所述掩模层103的材料可以是氮化硅等,其可以用于刻蚀阻挡或研磨阻挡等。接下来,如图2所示,刻蚀所述掩膜层103、垫氧化层102及部分厚度的所述衬底101,以形成若干隔离沟槽104。可以理解的是,由于所述隔离沟槽104的深宽比通常较大(例如大于3)以及刻蚀工艺的限制,所述隔离沟槽104的侧壁通常是倾斜的(与所述衬底101的表面具有一夹角),使得所述衬底101的表面与所述隔离沟槽104的侧壁的交界处容易产生一个尖角105(corner-tipped),这个尖角会使得后续形成的浅沟槽隔离结构形成高电场与预崩溃或是尖端放电的现象,但是此时,所述尖角105被所述掩膜层103及所述垫氧化层102挡住,难以被圆化。
为了圆化所述尖角105就需要将所述尖角105露出来,如图3所示,采用湿法刻蚀工艺横向刻蚀所述掩膜层103及所述垫氧化层102的部分宽度,也即所述湿法刻蚀工艺采用的刻蚀剂从所述隔离沟槽104的槽口流入所述隔离沟槽104中,并且横向刻蚀所述隔离沟槽104侧壁的所述掩膜层103及所述垫氧化层102,以使所述隔离沟槽104侧壁的所述掩膜层103及所述垫氧化层102被去除部分,将所述尖角105露出。可选的,所述湿法刻蚀工艺采用的刻蚀剂需要对所述掩膜层103(及所述垫氧化层102)与所述衬底101具有较大的刻蚀选择比,以使刻蚀所述掩膜层103及所述垫氧化层102时不会对所述隔离沟槽104侧壁的衬底101产生影响。
所述尖角105露出后,如图4所示,采用炉管氧化工艺或高温退火工艺氧化所述隔离沟槽104内壁的衬底101,以使所述尖角105被圆化,最后,如图5所述,在所述隔离沟槽104内形成隔离材料层106,以使所述隔离沟槽104以及所述隔离沟槽104内的隔离材料层106构成浅沟槽隔离结构107。
这种浅沟槽隔离结构的形成方法也可实现圆化所述隔离沟槽104槽口的尖角105,防止形成的浅沟槽隔离结构107出现高电场与预崩溃或是尖端放电的现象,但是,为了使尖角105露出,在刻蚀形成隔离沟槽104后,采用了湿法刻蚀工艺刻蚀所述隔离沟槽104侧壁的所述掩膜层103及所述垫氧化层102,而刻蚀形成浅沟槽隔离结构107时通常是采用的干法刻蚀工艺,所以需要转换机台以转换刻蚀工艺,并且,湿法刻蚀后,还需要进行湿法清洗、甩干等步骤,工艺复杂。进一步,通过炉管氧化工艺或高温退火工艺氧化所述隔离沟槽104内壁的衬底101,以使所述隔离沟槽104槽口的尖角105被圆化,又需要将衬底101转换至炉管氧化机台或高温退火机台中,整个制备工艺非常繁琐。
基于此,本发明提供了一种浅沟槽隔离结构的形成方法及半导体器件的形成方法,衬底上形成有一掩模层,刻蚀所述掩模层以形成若干第一沟槽,且在所述第一沟槽的侧壁上形成聚合物层;继续刻蚀所述第一沟槽底部的衬底,形成第二沟槽,本发明在刻蚀所述掩模层的同时在第一沟槽的侧壁上形成聚合物层,后续仅需要去除聚合物层即可使第二沟槽的槽口露出,然后便可方便的圆化所述第二沟槽的槽口,整个工艺流程简单、步骤少,并且所有的刻蚀步骤以及去除聚合物层的步骤均可以采用干法刻蚀,不用转换刻蚀工艺,简化了浅沟槽隔离结构的制备工艺,提高了产率并且降低了生产成本。
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
如图6所示,本实施例提供了一种浅沟槽隔离结构的形成方法,包括:
步骤S1:提供衬底,所述衬底上形成有一掩模层;
步骤S2:刻蚀所述掩模层以形成若干第一沟槽于所述掩模层中,且在所述第一沟槽的侧壁上形成聚合物层;
步骤S3:继续刻蚀所述第一沟槽底部的衬底,形成第二沟槽于所述衬底中;
步骤S4:去除所述聚合物层,并圆化所述第二沟槽的槽口。
具体的,请参阅图7-图12,其为采用所述浅沟槽隔离结构的形成方法形成的若干半导体结构的剖面示意图,接下来,将结合图7-图12对本实施例提供的浅沟槽隔离结构的形成方法作详细说明。
首先,请参阅图7,执行步骤S1,提供一衬底201,所述衬底201中定义出了多个有源区(未图示),每个所述有源区均从所述衬底201的顶部向所述衬底201的内部延伸至一定深度,所述有源区中可以通过离子注入等方式形成源区和漏区(未图示),进一步的,所述源区和漏区的掺杂类型可根据需要形成的具体器件的类型决定。所述衬底201上形成有一垫氧化层202及掩膜层203,所述垫氧化层202覆盖所述衬底201,所述掩膜层203覆盖所述垫氧化层202。所述垫氧化层202的材料可以是氧化硅等,以起到缓解应力,增加膜层之间的粘附力的作用,所述掩膜层203的材料可以是氮化硅等,其可以用于刻蚀阻挡或研磨阻挡等。
接下来,执行步骤S2,在所述掩模层203上涂覆光刻胶进行曝光,以形成图形化的光刻胶层(未示出),所述图形化的光刻胶层的图形与所述有源区的图形相匹配,以使所述图形化的光刻胶层能够定义出所述有源区的形状以及需要形成的浅沟槽隔离结构的位置等。进一步,如图8所示,以所述图形化的光刻胶层为掩模,采用第一干法刻蚀工艺刻蚀所述掩模层203,以在所述掩模层203中形成若干所述第一沟槽2041。本实施例中,所述掩模层203的材料为氮化硅,所述第一干法刻蚀工艺采用的刻蚀气体包含碳、氢和氟等元素,以使所述图形化的光刻胶层的碳与所述刻蚀气体以及刻蚀生成物结合在一起而形成大量的聚合物,所述聚合物附着在所述第一沟槽2041的侧壁上形成所述聚合物层208,所述聚合物层208通常包含碳、氟、氧和硅等元素。
可选的,为了在刻蚀所述掩模层203的同时形成大量的聚合物,所述第一干法刻蚀工艺采用的刻蚀气体可以是包括一氟甲烷(CH3F)、二氟甲烷(CH2F2)或三氟甲烷(CHF3)中的一种或多种;或者,所述第一干法刻蚀工艺采用的刻蚀气体可以是一氟甲烷(CH3F)、二氟甲烷(CH2F2)或三氟甲烷(CHF3)中的一种或多种与四氟甲烷(CF4)的组合;或者,所述第一干法刻蚀工艺采用的刻蚀气体可以是四氟甲烷(CF4)与其他含氢气体(例如氢溴酸,HBr)的组合。进一步,所述第一干法刻蚀工艺的刻蚀气体优选可以采用氢元素的原子数量较多的气体,例如一氟甲烷(CH3F)和二氟甲烷(CH2F2),以使形成的聚合物的量更多,更容易附着在所述第一沟槽2041的侧壁上形成所述聚合物层208。
接下来,如图9所示,执行步骤S3,采用第四干法刻蚀工艺刻蚀所述第一沟槽2041底部的衬底201,以在所述衬底201中形成第二沟槽2042,可以理解的是,所述第一沟槽2041与所述第二沟槽2042是相连通的,且所述第二沟槽2042位于所述第一沟槽2041的下方,以使所述第一沟槽2041与所述第二沟槽2042共同构成隔离沟槽204。进一步,由于所述隔离沟槽204的深宽比通常较大(例如大于3)以及刻蚀工艺的限制,所述隔离沟槽204的侧壁通常是倾斜的(与所述衬底201的表面具有一夹角),使得所述第二沟槽2042的槽口处容易产生一个尖角205(corner-tipped),这个尖角205会使得后续形成的浅沟槽隔离结构形成高电场与预崩溃或是尖端放电的现象,但是此时,所述尖角205被所述聚合物层208遮挡住,没有露出。进一步,在刻蚀所述衬底201时,可能会对所述第一沟槽2041的侧壁的聚合物层208造成影响,使得所述聚合物层208也被横向刻蚀掉一部分,但是只要能够保证刻蚀所述衬底201结束后,剩余的所述聚合物层208的横向宽度能够满足后续所述第二沟槽2042的槽口的圆化工艺即可。
接着,如图10所示,执行步骤S4,采用第二干法刻蚀工艺去除所述聚合物层208,所述第二干法刻蚀工艺采用的刻蚀气体包括氧气,其对所述聚合物层208和衬底201(及掩模层203)具有很高的刻蚀选择比,能够做到快速去除聚合物层208,而对所述衬底201和所述掩模层203没有太大影响。去除所述聚合物层208之后,所述第二沟槽2042槽口的尖角205即可露出,便于进行圆化工艺。
接下来,采用炉管氧化工艺、高温退火工艺或第三干法刻蚀工艺圆化所述第二沟槽2042槽口的尖角205,以使所述第二沟槽2042槽口钝化,防止后续形成的浅沟槽隔离结构出现高电场与预崩溃或是尖端放电的现象。本实施例中,采用第三干法刻蚀工艺圆化所述第二沟槽2042槽口的尖角205,由于所述尖角205也是所述衬底201的一部分,所以所述第三干法刻蚀工艺采用的刻蚀气体与第四干法刻蚀工艺采用的刻蚀气体可以相同,例如都采用氯气作为刻蚀气体,但是所述第三干法刻蚀工艺的刻蚀能量需要小于所述第四干法刻蚀工艺的刻蚀能量,以实现圆化所述第二沟槽2042槽口的尖角205的目的,但对所述衬底201的其他位置不产生太大的影响,最后形成如图11所示的结构。
可以理解的,本实施例中,由于刻蚀所述掩模层203、刻蚀所述衬底201、去除所述聚合物层208及圆化所述第二沟槽2042槽口的尖角205均采用了干法刻蚀工艺,可以不用转换干法刻蚀和湿法刻蚀机台,也无需利用炉管氧化工艺或高温退火工艺,整个工艺流程简单、步骤少,提高了产率并且降低了生产成本。
最后,如图12所示,在所述隔离沟槽204中填充隔离材料层206,以使所述隔离沟槽204及所述隔离材料层206构成浅沟槽隔离结构207,所述浅沟槽隔离结构207的侧壁没有尖角,不会出现高电场与预崩溃或是尖端放电的现象。
基于此,如图7-图12所示,本实施还提供了一种半导体器件的形成方法,采用所述的浅沟槽隔离结构的形成方法形成浅沟槽隔离结构207。
综上,在本发明实施例提供的浅沟槽隔离结构的形成方法及半导体器件的形成方法中,衬底上形成有一掩模层,刻蚀所述掩模层以形成若干第一沟槽,且在所述第一沟槽的侧壁上形成聚合物层;继续刻蚀所述第一沟槽底部的衬底,形成第二沟槽,本发明在刻蚀所述掩模层的同时在第一沟槽的侧壁上形成聚合物层,后续仅需要去除聚合物层即可使第二沟槽的槽口露出,然后便可方便的圆化所述第二沟槽的槽口,整个工艺流程简单、步骤少,并且所有的刻蚀步骤以及去除聚合物层的步骤均可以采用干法刻蚀,不用转换刻蚀工艺,简化了浅沟槽隔离结构的制备工艺,提高了产率并且降低了生产成本。
上述仅为本发明的优选实施例而已,并不对本发明起到任何限制作用。任何所属技术领域的技术人员,在不脱离本发明的技术方案的范围内,对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动,均属未脱离本发明的技术方案的内容,仍属于本发明的保护范围之内。

Claims (10)

1.一种浅沟槽隔离结构的形成方法,其特征在于,包括:
提供衬底,所述衬底上形成有一掩模层;
刻蚀所述掩模层以形成若干第一沟槽于所述掩模层中,且在所述第一沟槽的侧壁上形成聚合物层;
继续刻蚀所述第一沟槽底部的衬底,形成第二沟槽于所述衬底中;
去除所述聚合物层,并圆化所述第二沟槽的槽口。
2.如权利要求1所述的浅沟槽隔离结构的形成方法,其特征在于,刻蚀所述掩模层以形成若干所述第一沟槽于所述掩模层中,且在所述第一沟槽的侧壁上形成聚合物层的步骤包括:
在所述掩模层上涂覆光刻胶并进行曝光,以形成图形化的光刻胶层;
以所述图形化的光刻胶层为掩模,采用第一干法刻蚀工艺刻蚀所述掩模层,以形成所述第一沟槽,并在所述第一沟槽的侧壁上形成包含碳、氟、氧和硅的所述聚合物层。
3.如权利要求2所述的浅沟槽隔离结构的形成方法,其特征在于,所述第一干法刻蚀工艺采用的刻蚀气体包含碳、氢和氟。
4.如权利要求3所述的浅沟槽隔离结构的形成方法,其特征在于,所述第一干法刻蚀工艺采用的刻蚀气体包括一氟甲烷、二氟甲烷或三氟甲烷中的一种或多种;或者,所述第一干法刻蚀工艺采用的刻蚀气体包括一氟甲烷、二氟甲烷或三氟甲烷中的一种或多种与四氟甲烷的组合;或者,所述第一干法刻蚀工艺采用的刻蚀气体包括四氟甲烷与其他含氢气体的组合。
5.如权利要求2所述的浅沟槽隔离结构的形成方法,其特征在于,采用第二干法刻蚀工艺去除所述聚合物层,所述第二干法刻蚀工艺采用的刻蚀气体包括氧气。
6.如权利要求1-5中任一项所述的浅沟槽隔离结构的形成方法,其特征在于,所述掩模层的材料包括氮化硅。
7.如权利要求1所述的浅沟槽隔离结构的形成方法,其特征在于,采用炉管氧化工艺、高温退火工艺或第三干法刻蚀工艺圆化所述第二沟槽的槽口。
8.如权利要求7所述的浅沟槽隔离结构的形成方法,其特征在于,采用第四干法刻蚀工艺刻蚀所述第一沟槽底部的衬底以形成所述第二沟槽,第四干法刻蚀工艺与所述第三干法刻蚀工艺采用的刻蚀气体相同,且所述第四干法刻蚀工艺的刻蚀能量大于所述第三干法刻蚀工艺的刻蚀能量。
9.如权利要求1所述的浅沟槽隔离结构的形成方法,其特征在于,圆化所述第二沟槽的槽口之后,所述浅沟槽隔离结构的形成方法还包括:
在所述第一沟槽和所述第二沟槽内填充隔离材料层,以使所述第一沟槽、第二沟槽及隔离材料层构成浅沟槽隔离结构。
10.一种半导体器件的形成方法,其特征在于,采用如权利要求1-9中任一项所述的浅沟槽隔离结构的形成方法形成浅沟槽隔离结构。
CN201910636671.XA 2019-07-15 2019-07-15 浅沟槽隔离结构的形成方法及半导体器件的形成方法 Active CN110211919B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910636671.XA CN110211919B (zh) 2019-07-15 2019-07-15 浅沟槽隔离结构的形成方法及半导体器件的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910636671.XA CN110211919B (zh) 2019-07-15 2019-07-15 浅沟槽隔离结构的形成方法及半导体器件的形成方法

Publications (2)

Publication Number Publication Date
CN110211919A true CN110211919A (zh) 2019-09-06
CN110211919B CN110211919B (zh) 2022-05-10

Family

ID=67797575

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910636671.XA Active CN110211919B (zh) 2019-07-15 2019-07-15 浅沟槽隔离结构的形成方法及半导体器件的形成方法

Country Status (1)

Country Link
CN (1) CN110211919B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111834285A (zh) * 2020-07-20 2020-10-27 武汉新芯集成电路制造有限公司 半导体器件及其制造方法
CN111863706A (zh) * 2020-08-28 2020-10-30 上海华力微电子有限公司 闪存存储器及其制造方法
CN113707553A (zh) * 2020-05-22 2021-11-26 芯恩(青岛)集成电路有限公司 沟槽顶角的圆化方法及半导体结构
CN116053195A (zh) * 2023-03-27 2023-05-02 合肥晶合集成电路股份有限公司 浅沟槽隔离结构的形成方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5801083A (en) * 1997-10-20 1998-09-01 Chartered Semiconductor Manufacturing, Ltd. Use of polymer spacers for the fabrication of shallow trench isolation regions with rounded top corners
US5807789A (en) * 1997-03-20 1998-09-15 Taiwan Semiconductor Manufacturing, Co., Ltd. Method for forming a shallow trench with tapered profile and round corners for the application of shallow trench isolation (STI)
US20010005615A1 (en) * 1999-12-24 2001-06-28 Ki-Yeup Lee Method for manufacturing shallow trench isolation in semiconductor device
US20040124494A1 (en) * 2002-06-28 2004-07-01 Stmicroelectronics S.R.I. Process for forming trenches with oblique profile and rounded top corners
CN104022066A (zh) * 2014-04-22 2014-09-03 上海华力微电子有限公司 一种形成浅沟槽隔离的方法
CN104299938A (zh) * 2013-07-16 2015-01-21 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构的形成方法
CN106229288A (zh) * 2016-07-27 2016-12-14 上海华虹宏力半导体制造有限公司 有源区制备方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5807789A (en) * 1997-03-20 1998-09-15 Taiwan Semiconductor Manufacturing, Co., Ltd. Method for forming a shallow trench with tapered profile and round corners for the application of shallow trench isolation (STI)
US5801083A (en) * 1997-10-20 1998-09-01 Chartered Semiconductor Manufacturing, Ltd. Use of polymer spacers for the fabrication of shallow trench isolation regions with rounded top corners
US20010005615A1 (en) * 1999-12-24 2001-06-28 Ki-Yeup Lee Method for manufacturing shallow trench isolation in semiconductor device
US20040124494A1 (en) * 2002-06-28 2004-07-01 Stmicroelectronics S.R.I. Process for forming trenches with oblique profile and rounded top corners
CN104299938A (zh) * 2013-07-16 2015-01-21 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构的形成方法
CN104022066A (zh) * 2014-04-22 2014-09-03 上海华力微电子有限公司 一种形成浅沟槽隔离的方法
CN106229288A (zh) * 2016-07-27 2016-12-14 上海华虹宏力半导体制造有限公司 有源区制备方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113707553A (zh) * 2020-05-22 2021-11-26 芯恩(青岛)集成电路有限公司 沟槽顶角的圆化方法及半导体结构
CN111834285A (zh) * 2020-07-20 2020-10-27 武汉新芯集成电路制造有限公司 半导体器件及其制造方法
CN111834285B (zh) * 2020-07-20 2024-05-17 武汉新芯集成电路制造有限公司 半导体器件及其制造方法
CN111863706A (zh) * 2020-08-28 2020-10-30 上海华力微电子有限公司 闪存存储器及其制造方法
CN111863706B (zh) * 2020-08-28 2024-06-11 上海华力微电子有限公司 闪存存储器及其制造方法
CN116053195A (zh) * 2023-03-27 2023-05-02 合肥晶合集成电路股份有限公司 浅沟槽隔离结构的形成方法

Also Published As

Publication number Publication date
CN110211919B (zh) 2022-05-10

Similar Documents

Publication Publication Date Title
CN110211919A (zh) 浅沟槽隔离结构的形成方法及半导体器件的形成方法
CN101515560B (zh) 形成浅槽隔离区的方法
CN104900495B (zh) 自对准双重图形化方法及鳍式场效应晶体管的制作方法
KR20150101398A (ko) 기판 내 반도체 장치의 핀 구조체 제조방법
KR20040050789A (ko) 반도체소자의 소자분리막 형성방법
CN103943549B (zh) 一种浅沟槽氧化物空洞和浮栅极多晶硅凹点的消除方法
WO2022205679A1 (zh) 半导体结构及其制备方法
CN102412128A (zh) 倒梯形替代栅极及倒梯形金属栅电极的制作方法
CN110349906A (zh) 一种自对准沟槽的形成方法
CN104241204B (zh) 3d nand闪存的形成方法
CN102222636B (zh) 浅沟槽隔离的制作方法
CN111128713B (zh) 一种改善NORD flash单元边界字线多晶硅残留的方法
CN105742237B (zh) 双结构接触孔同步刻蚀工艺
CN101826484B (zh) 浅沟道隔离结构的制造方法
CN116825804A (zh) 碳化硅器件终端结构及其制造方法
CN103295889B (zh) 在鳍形有源区上制备高k金属栅的方法
CN103594413A (zh) 一种浅沟槽隔离结构的制作方法
CN115566078A (zh) 一种半导体介质层结构及制作方法
TWI419256B (zh) 平坦化凹槽與形成半導體結構的方法
CN105448981A (zh) 一种vdmos器件及其漏极结构和制作方法
KR20100026198A (ko) 반도체 장치 제조 방법
CN114121639A (zh) 一种圆滑沟槽的制作方法及圆滑沟槽结构
CN107993922B (zh) 避免控制栅形成中刻蚀返工导致无定型碳膜剥落的方法
CN103400795A (zh) 浅沟槽隔离工艺
CN116053195B (zh) 浅沟槽隔离结构的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province

Patentee after: Wuhan Xinxin Integrated Circuit Co.,Ltd.

Country or region after: China

Address before: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province

Patentee before: Wuhan Xinxin Semiconductor Manufacturing Co.,Ltd.

Country or region before: China