CN101339902B - 高压半导体器件及其制造方法 - Google Patents

高压半导体器件及其制造方法 Download PDF

Info

Publication number
CN101339902B
CN101339902B CN2008101262523A CN200810126252A CN101339902B CN 101339902 B CN101339902 B CN 101339902B CN 2008101262523 A CN2008101262523 A CN 2008101262523A CN 200810126252 A CN200810126252 A CN 200810126252A CN 101339902 B CN101339902 B CN 101339902B
Authority
CN
China
Prior art keywords
film
semiconductor substrate
etch
photoresist pattern
spacer portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008101262523A
Other languages
English (en)
Other versions
CN101339902A (zh
Inventor
河丞撤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DB HiTek Co Ltd
Original Assignee
Dongbu Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongbu Electronics Co Ltd filed Critical Dongbu Electronics Co Ltd
Publication of CN101339902A publication Critical patent/CN101339902A/zh
Application granted granted Critical
Publication of CN101339902B publication Critical patent/CN101339902B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location

Abstract

一种半导体高压器件，包括：半导体衬底，具有形成于其中的深沟槽；栅极氧化膜，形成在深沟槽的侧壁上；多晶硅层，形成在深沟槽中和栅极氧化膜上；以及间隔部，形成在栅极氧化膜上面的部分深沟槽处的沟槽的侧壁上。可防止处理中的栅极氧化膜的损耗，从而也防止了电流通路的改变，诸如多晶硅上表面和源区/漏区之间的泄漏电流的现象。

Description

高压半导体器件及其制造方法
本申请基于35U.S.C.§119和35U.S.C.§365要求第10-2007-0067070号(于2007年7月4日递交)韩国专利申请的优先权，其全部内容结合于此作为参考。
技术领域
本发明涉及制造半导体器件的技术，更具体地，涉及一种制造使用高电压的垂直结构的半导体器件的方法。
背景技术
由于高压半导体器件相比于互补金属氧化物半导体(CMOS)器件来说需要高电压，所以高压半导体器件一般可具有垂直结构。例如，在制造CMOS的过程中，可使用约1.5V的电压。另一方面，在制造高压器件的过程中，可使用10V到100V的电压，优选为30V。为了达到形成垂直结构的目的，在形成深沟槽结构之后，可沉积掺杂的多晶硅，以形成垂直栅电极。对于这种高压器件的垂直结构，源区和其上和/或上方沉积有多晶硅的上边界面可存在于同一平面上。当器件在源区内形成电极之后工作时，可能需要防止源区和多晶硅上边界面的电流传导。
如实例图1A中所示，制造半导体高压器件的处理可以包括：在诸如半导体衬底100的硅衬底的整个表面上和/或上方形成作为硬质掩模102的热氧化膜。
如实例图1B中所示，然后可在硬质掩模102上执行光刻处理，从而形成限定栅电极区的光刻胶图案104。
如实例图1C和1D中所示，然后可通过使用光刻胶图案104执行干蚀刻处理来图案化硬质掩模102，以形成硬质掩模图案102′。然后，可图案化下面的半导体衬底100，从而形成深沟槽A。在实例图1C和1D中，参考编号100′和102′分别表示图案化处理后的半导体衬底和硬质掩模。
如实例图1E中所示，然后可形成关于衬底100′和硬质掩模102′的栅极氧化膜104，其中，在该衬底100′和硬质掩模102′上已经执行了图案化处理。然后可在整个表面上和/或上方沉积多晶硅层106，从而填充(gap-fill)其内形成有栅极氧化膜104的沟槽A。
如实例图1F中所示，然后可通过在多晶硅层106上执行回蚀处理去除部分多晶硅层106。这时，部分硬质掩模102′也可能被去除。在实例图1F中，参考编号102″和106′分别表示回蚀处理后的硬质掩模和多晶硅。
如实例图1G中所示，然后可通过执行蚀刻处理去除回蚀处理后的所有残留的硬质掩模102″和部分多晶硅层106′。在实例图1G中，参考编号106″表示干蚀刻处理后的多晶硅。在使用干蚀刻处理去除硬质掩模102″的过程中，沟槽A内的部分栅极氧化膜104也可能被去除。如实例图1G中的参考编号L所示，部分栅极氧化膜104被蚀刻从而消失。这是因为硬质掩模102″和栅极氧化膜104具有同样的氧化膜结构。
如上所述，由于对用于隔离源区/漏区和多晶硅区的栅极氧化膜进行的蚀刻，会发生诸如泄漏电流的现象。因此，降低了器件的特性，这可能会导致在形成后来的源区/漏区之后电流通路改变的问题。
发明内容
实施例涉及一种制造使用高电压的具有垂直结构的半导体器件的方法。
实施例涉及一种制造高压半导体器件的方法，该方法通过在沟槽结构的多晶硅区中形成间隔部来防止在形成垂直沟槽结构器件时通常会发生的隔离氧化膜的蚀刻。
实施例涉及一种制造高压半导体器件的方法，该方法防止了器件特性的降低和多晶硅凹槽的影响。
实施例涉及一种制造高压半导体器件的方法，该方法可包括以下步骤中的至少一步：通过在半导体衬底的整个表面上执行光刻处理，形成限定氮化膜间隔区的第一光刻胶图案；然后，沿着第一光刻胶图案蚀刻半导体衬底的表面；然后，去除第一光刻胶图案；然后，在已执行过蚀刻处理的半导体衬底上和/或上方沉积蚀刻停止膜(etch-stop film)；然后，在蚀刻停止膜上执行回蚀处理；以及，在其上形成有被回蚀处理过的蚀刻停止膜的半导体衬底的整个表面上和/或上方形成硬质掩模；然后，在硬质掩模上执行光刻处理，从而形成限定栅电极区的第二光刻胶图案；然后，通过使用第二光刻胶图案执行干蚀刻处理来图案化硬质掩模；然后，图案化蚀刻停止膜直至半导体衬底的表面，从而形成间隔部。
实施例涉及一种制造高压半导体器件的方法，该方法可包括以下步骤中的至少一步：在半导体衬底中形成第一沟槽；然后，在半导体衬底上和第一沟槽中形成氮化膜；然后，通过在氮化膜上执行第一回蚀处理，在第一沟槽中形成第一氮化膜图案；然后，在包括氮化膜图案的半导体衬底上形成第一氧化膜；然后，通过图案化第一氮化膜图案在第一沟槽的侧壁上形成由第二氮化膜图案组成的间隔部，以暴露第一沟槽；然后，通过图案化相应于第一沟槽的半导体衬底的暴露部分，形成作为深沟槽的第二沟槽；然后，在第二沟槽和间隔部的侧壁上形成第二氧化膜；然后，在第二沟槽中和第二氧化膜上形成多晶硅层；然后，去除部分多晶硅层和第一氧化膜；然后，去除第一氧化膜的残留部分和多晶硅层的另一部分。
实施例涉及一种高压半导体器件，该器件可包括至少以下之一：半导体衬底，具有形成于其中的深沟槽；栅极氧化膜，形成在深沟槽的侧壁上；多晶硅层，形成在深沟槽中和栅极氧化膜上；以及间隔部，形成在栅极氧化膜上面的部分深沟槽处的沟槽的侧壁上。
附图说明
实例图1A到1G示出了制造高压半导体器件的方法。
实例图2A到2K示出了根据实施例的制造高压半导体器件的方法。
具体实施方式
下文中，将参考附图详细描述实施例，以使其很容易地被本领域技术人员实现。
如实例图2A中所示，可通过执行光刻处理在作为半导体衬底200的硅衬底的整个表面上和/或上方形成多个第一光刻胶图案202。根据实施例的第一光刻胶图案202指的是限定氮化膜间隔区的光刻胶图案。每个第一光刻胶图案202都可具有小于随后的第二光刻胶图案的图案宽度的宽度。
如实例图2B中所示，可沿着第一光刻胶图案202蚀刻半导体衬底200的表面，以形成多个第一沟槽。在实例图2B中，参考编号200′表示执行蚀刻处理后的半导体衬底。
如实例图2C中所示，在去除第一光刻胶图案202之后，可在半导体衬底200′上和/或上方以及沟槽中沉积蚀刻停止膜，例如氮化膜204。氮化膜204很重要，因为其包括用于形成后来的氮化膜间隔部的成分。
如实例图2D中所示，可在氮化膜204上执行回蚀处理，以从半导体衬底200′的最上表面上去除部分氮化膜204。因此，氮化膜204的最上表面与半导体衬底200′的最上表面在同一平面上。在实例图2D中，参考编号204′表示实施回蚀处理之后的氮化膜。
如实例图2E中所示，可在包括氮化膜204′的半导体衬底200′的整个表面上和/或上方形成热氧化膜硬质掩模206。
如实例图2F中所示，可在硬质掩模206的最上表面上执行光刻处理，从而形成限定栅电极区的第二光刻胶图案208。第二光刻胶图案208可具有与限定普通栅电极区的光刻胶图案相同的图案宽度。优选地，第二光刻胶图案208可具有大于第一光刻胶图案202的图案宽度的宽度。
如实例图2G中所示，可通过使用第二光刻胶图案208执行干蚀刻处理来图案化硬质掩模206′。可图案化下面的氮化膜204′以暴露半导体衬底200′。在实例图2G中，参考编号206′和204″分别表示执行图案化处理后的硬质掩模和氮化膜。本质上，可通过在已被回蚀处理过的氮化膜204′上执行图案化处理来在沟槽结构的后来的多晶硅区中形成参考编号204″的结构。从而，可形成根据实施例的氮化膜间隔部204″。
如实例图2H中所示，然后，可图案化半导体衬底200′的暴露部分，以形成作为深沟槽B的第二沟槽。氮化膜间隔部204″设置在深沟槽B的侧壁上。在实例图2H中，参考编号200″表示实施图案化处理后的半导体衬底。
如实例图2I中所示，然后，可在衬底200″以及沟槽B和氮化膜间隔部204″的侧壁上和/或上方形成栅极氧化膜210。然后，可在包括硬质掩模206′和栅极氧化膜210的衬底200″上和/或上方沉积多晶硅层212，以便使用多晶硅层212来填充其中形成有栅极氧化膜210的沟槽B。
如实例图2J中所示，然后，可通过在多晶硅212上执行回蚀处理去除部分多晶硅212。在这个过程中，部分硬质掩模206′也可能被去除。在实例图2J中，参考编号206″和212′分别表示实施回蚀处理后的硬质掩模和多晶硅。
如实例图2K中所示，然后，可通过执行干蚀刻处理去除回蚀处理后所有残留的硬质掩模206″以及部分多晶硅212″。在图2K中，参考编号212″表示实施干蚀刻处理后的多晶硅。
根据实施例，在使用干蚀刻处理去除硬质掩模206″的过程中，由于氮化膜间隔部204″，沟槽B内的栅极氧化膜210没有被去除。因此，可防止由于多晶硅区和后来的源区/漏区存在于同一平面上而可能发生的泄漏电流。如上所述，根据实施例，在制造半导体高压器件的过程中，可在多晶硅区中形成氮化膜间隔部，以防止栅极氧化膜的损耗。根据实施例，可防止由于具有深沟槽结构的多晶硅的上表面与源区/漏区存在于同一平面上而可能典型发生的栅极氧化膜的损耗。因此，可防止电流通路的改变，诸如多晶硅上表面和源区/漏区之间的泄漏电流的现象等。因此，改善了半导体器件的特性。
尽管参考大量说明性实施例描述了实施例，但是应该理解，本领域技术人员可以想到多种其他修改和实施例，他们都将落入本公开的原则的精神的范围内。更具体地，在本公开、附图、以及所附权利要求的范围内，可以在主题结合排列的排列方式和/或组成部分方面进行各种修改和改变。除了组成部分和/或排列方面的修改和改变以外，可选的使用对本领域技术人员来说是显而易见的。

Claims (15)

1.一种制造高压半导体器件的方法，包括：
通过在半导体衬底上执行第一光刻处理，形成限定氮化
膜间隔区的第一光刻胶图案；然后
沿着所述第一光刻胶图案蚀刻所述半导体衬底；然后
去除所述第一光刻胶图案；然后
在所述半导体衬底上方沉积蚀刻停止膜；然后
在所述蚀刻停止膜上执行回蚀处理；然后
在包括所述蚀刻停止膜的所述半导体衬底上形成硬质掩模；然后
在所述硬质掩模上执行第二光刻处理，以形成限定栅电极区的第二光刻胶图案；然后
通过使用所述第二光刻胶图案执行干蚀刻处理，图案化所述硬质掩模；然后
通过图案化所述蚀刻停止膜来形成间隔部，以暴露所述半导体衬底的表面。
2.根据权利要求1所述的方法，其中，每个所述第二光刻胶图案的图案宽度与所述第一光刻胶图案的图案宽度相同。
3.根据权利要求1所述的方法，其中，在所述蚀刻停止膜上执行所述回蚀处理，使得所述蚀刻停止膜的最上表面与所述半导体衬底的最上表面在同一平面上。
4.根据权利要求3所述的方法，其中，所述蚀刻停止膜包括氮化膜。
5.根据权利要求1所述的方法，其中，形成所述间隔部包括：通过在所述蚀刻停止膜上执行图案化处理，在沟槽结构的多晶硅区中形成所述间隔部。
6.根据权利要求5所述的方法，其中，所述间隔部包括氮化膜。
7.根据权利要求1所述的方法，进一步包括，在形成所述间隔部之后：
通过图案化所述半导体衬底形成深沟槽；然后
在所述深沟槽中和所述间隔部的侧壁上形成栅极氧化膜；然后
在所述栅极氧化膜上沉积多晶硅，以填充所述沟槽；然启
通过在所述多晶硅上执行第二回蚀处理，去除部分所述多晶硅；然后
去除所述硬质掩模和部分所述多晶硅。
8.一种制造高压半导体器件的方法，包括：
在所述半导体衬底中形成第一沟槽；然后
在所述半导体衬底上和所述第一沟槽中形成氮化膜；然后
通过在所述氮化膜上执行第一回蚀处理，在所述第一沟槽中形成第一氮化膜图案；然后
在包括所述氮化膜图案的所述半导体衬底上形成第一氧化膜；然后
14.根据权利要求8所述的方法，其中，形成所述第一沟槽包括：在所述半导体衬底上形成第一光刻胶图案；然后沿着所述第一光刻胶图案在所述半导体衬底上执行蚀刻处理。
15.根据权利要求14所述的方法，其中，所述蚀刻处理包括干蚀刻处理。
16.根据权利要求8所述的方法，其中，去除所述第一氧化膜的残留部分和所述多晶硅层的另一部分包括：
暴露所述间隔部的侧壁。
17.根据权利要求8所述的方法，其中，形成所述氮化膜包括：形成作为蚀刻停止膜的所述氮化膜。
18.根据权利要求8所述的方法，其中，形成所述第一氧化膜包括：形成作为硬质掩模的所述第一氧化膜。
19.根据权利要求8所述的方法，其中，形成所述第二氧化膜包括：形成作为栅极氧化膜的所述第二氧化膜。
20.一种高压半导体器件，包括：
半导体衬底，具有形成于其中的深沟槽；
栅极氧化膜，形成在所述深沟槽的侧壁上；
多晶硅层，形成在所述深沟槽中以及所述栅极氧化膜上；以及
间隔部，形成在所述深沟槽的位于所述栅极氧化膜上面的部分处的沟槽侧壁上。
CN2008101262523A 2007-07-04 2008-07-03 高压半导体器件及其制造方法 Expired - Fee Related CN101339902B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020070067070 2007-07-04
KR1020070067070A KR100895943B1 (ko) 2007-07-04 2007-07-04 반도체 고전압 소자 제조 방법
KR10-2007-0067070 2007-07-04

Publications (2)

Publication Number Publication Date
CN101339902A CN101339902A (zh) 2009-01-07
CN101339902B true CN101339902B (zh) 2010-11-10

Family

ID=40213929

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101262523A Expired - Fee Related CN101339902B (zh) 2007-07-04 2008-07-03 高压半导体器件及其制造方法

Country Status (3)

Country Link
US (1) US7687388B2 (zh)
KR (1) KR100895943B1 (zh)
CN (1) CN101339902B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102468128B (zh) * 2010-11-09 2013-09-11 上海华虹Nec电子有限公司 深沟槽多晶硅形成方法
DE102011076185A1 (de) * 2011-05-20 2012-11-22 Globalfoundries Inc. Halbleiterbauelemente mit reduzierter STI-Topographie durch Anwenden elner chemischen Oxidabtragung
KR101233947B1 (ko) * 2011-11-28 2013-02-15 주식회사 동부하이텍 반도체 소자 및 이의 제조방법
US8501566B1 (en) * 2012-09-11 2013-08-06 Nanya Technology Corp. Method for fabricating a recessed channel access transistor device
CN103776668B (zh) * 2012-10-26 2016-03-09 中芯国际集成电路制造(上海)有限公司 半导体器件主动区失效分析样品的制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1428846A (zh) * 2001-12-22 2003-07-09 海力士半导体有限公司 制造闪存单元的方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001274396A (ja) 2000-03-27 2001-10-05 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置の製造方法
JP4093712B2 (ja) * 2000-10-10 2008-06-04 三洋電機株式会社 絶縁ゲート型半導体装置の製造方法
KR100400079B1 (ko) * 2001-10-10 2003-09-29 한국전자통신연구원 트랜치 게이트 구조를 갖는 전력용 반도체 소자의 제조 방법
KR20070003136A (ko) * 2005-06-30 2007-01-05 주식회사 하이닉스반도체 리세스게이트를 구비한 반도체소자 및 그의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1428846A (zh) * 2001-12-22 2003-07-09 海力士半导体有限公司 制造闪存单元的方法

Also Published As

Publication number Publication date
CN101339902A (zh) 2009-01-07
US7687388B2 (en) 2010-03-30
KR100895943B1 (ko) 2009-05-07
US20090008746A1 (en) 2009-01-08
KR20090002807A (ko) 2009-01-09

Similar Documents

Publication Publication Date Title
US8685859B2 (en) Self-aligned semiconductor trench structures
US7659561B2 (en) Methods of fabricating semiconductor devices and structures thereof
US10388729B2 (en) Devices and methods of forming self-aligned, uniform nano sheet spacers
CN104425220A (zh) 图案的形成方法
TWI713147B (zh) 半導體裝置的形成方法
CN101339902B (zh) 高压半导体器件及其制造方法
US7585727B2 (en) Method for fabricating semiconductor device having bulb-shaped recess gate
KR20000021503A (ko) 플래쉬 메모리 소자의 제조방법
US10312150B1 (en) Protected trench isolation for fin-type field-effect transistors
US9805934B2 (en) Formation of contact/via hole with self-alignment
CN111863826B (zh) 图形化掩膜的制作方法及三维nand存储器的制作方法
CN108155100B (zh) 半导体器件的形成方法
US10943819B2 (en) Semiconductor structure having a plurality of capped protrusions
CN117529098B (zh) 半导体结构的制作方法及半导体结构
US11824099B2 (en) Source/drains in semiconductor devices and methods of forming thereof
US20210249520A1 (en) Multiple gate sidewall spacer widths
CN109786337B (zh) 半导体结构及其形成方法
KR101030298B1 (ko) 스택 게이트형 플래쉬 메모리 소자의 제조 방법
CN117936460A (zh) 半导体器件及其制造方法
KR100273229B1 (ko) 커패시터제조방법
CN115332081A (zh) 改善pmos ac性能的方法
KR20000041808A (ko) 반도체장치의 캐패시터 제조방법
JP2013098272A (ja) 半導体装置及びその製造方法
CN111446286A (zh) 半导体结构及其形成方法
KR20100076608A (ko) 반도체 장치의 콘택홀 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101110

Termination date: 20130703