TWI713147B - 半導體裝置的形成方法 - Google Patents

半導體裝置的形成方法 Download PDF

Info

Publication number
TWI713147B
TWI713147B TW106114254A TW106114254A TWI713147B TW I713147 B TWI713147 B TW I713147B TW 106114254 A TW106114254 A TW 106114254A TW 106114254 A TW106114254 A TW 106114254A TW I713147 B TWI713147 B TW I713147B
Authority
TW
Taiwan
Prior art keywords
dielectric layer
trench
region
forming
gate
Prior art date
Application number
TW106114254A
Other languages
English (en)
Other versions
TW201803020A (zh
Inventor
羅元彥
王之妤
陳俊華
謝弘璋
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201803020A publication Critical patent/TW201803020A/zh
Application granted granted Critical
Publication of TWI713147B publication Critical patent/TWI713147B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3085—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H01L29/41783—Raised source or drain electrodes self aligned with the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

方法包括沉積蝕刻停止層於基板上；圖案化蝕刻停止層，使圖案化的蝕刻停止層覆蓋第一區的基板，且圖案化的蝕刻停止層的開口露出第二區的基板；沉積第一介電層於第一區中的蝕刻停止層上以及第二區中的基板上；圖案化第一介電層，以形成第一溝槽穿過第一區中的第一介電層，且第一溝槽露出蝕刻停止層；形成金屬結構於第一溝槽中；沉積第二介電層於第一區中的金屬結構上以及第二區中的第一介電層上；以及進行圖案化製程，以形成第二溝槽穿過第一區中的第二介電層，並形成第三溝槽穿過第二區中的第二介電層與第一介電層。

Description

半導體裝置的形成方法
本發明實施例關於半導體裝置的形成方法，更特別關於形成不同深度之通孔。
半導體積體電路產業已經歷快速成長。積體電路設計與材料的技術進展，使每一代的積體電路均比前一代具有更小且更複雜的電路。在積體電路的演進中，功能密度(單位晶片面積所具有的內連線裝置數目)通常隨著幾何尺寸(如最小構件或線路)減少而增加。
在小尺寸世代中，由於裝置尺寸越來越小且電晶體密度越來越大，金屬內連線對金屬閘極以及金屬對主動區的通孔越來越關鍵。上述領域需要改良。
本發明一實施例提供之半導體裝置的形成方法，包括：沉積蝕刻停止層於基板上；圖案化蝕刻停止層，使圖案化的蝕刻停止層覆蓋第一區的基板，且圖案化的蝕刻停止層的開口露出第二區的基板；沉積第一介電層於第一區中的蝕刻停止層上以及第二區中的基板上；圖案化第一介電層，以形成第一溝槽穿過第一區中的第一介電層，且第一溝槽露出蝕刻停止層；形成金屬結構於第一溝槽中；沉積第二介電層於第一區中的金屬結構上以及第二區中的第一介電層上；以及進行圖案化 製程，以形成第二溝槽穿過第一區中的第二介電層，並形成第三溝槽穿過第二區中的第二介電層與第一介電層，且第二溝槽露出金屬結構。
AA'‧‧‧虛線
100‧‧‧方法
102、104、106、108、110、112、114、116、118、120、122‧‧‧步驟
200‧‧‧半導體裝置
205‧‧‧初始結構
210‧‧‧基板
220‧‧‧隔離結構
230A、230B、230C‧‧‧第一導電結構
235‧‧‧閘極硬遮罩
240‧‧‧閘極間隔物
250‧‧‧第二導電結構
260‧‧‧第一介電層
270‧‧‧第三導電結構
310‧‧‧圖案化的蝕刻停止層
315‧‧‧第一區
316‧‧‧第二區
320‧‧‧第二介電層
410‧‧‧第一圖案化的硬遮罩
420‧‧‧第一開口
430‧‧‧第一溝槽
440‧‧‧第二溝槽
505‧‧‧介電材料層
510‧‧‧介電間隔物
515‧‧‧第一金屬層
520‧‧‧第一金屬結構
520U‧‧‧上方角落
530‧‧‧第二金屬結構
610‧‧‧第三介電層
625‧‧‧第二開口
626‧‧‧第三開口
630‧‧‧第三溝槽
640‧‧‧第四溝槽
710‧‧‧第二金屬層
715‧‧‧第三金屬結構
716‧‧‧第四金屬結構
第1圖係一些實施例中，製作半導體裝置的方法其流程圖。
第2圖係一些實施例中，初始結構的剖視圖。
第2A圖係一些實施例中，第2圖之部份上視圖。
第3、4、5A、5B、6A、6B、7、8、9A、9B、10A、10B、11A、與11B圖係一些實施例中，半導體裝置的剖視圖。
第7A圖係一些實施例中，第7圖之部份上視圖。
下述內容提供的不同實施例或實例可實施本發明的不同結構。特定構件與排列的實施例係用以簡化本發明而非侷限本發明。舉例來說，形成第一構件於第二構件上的敘述包含兩者直接接觸，或兩者之間隔有其他額外構件而非直接接觸。此外，本發明之多種例子中可重複標號及/或符號，但這些重複僅用以簡化與清楚說明，不代表不同實施例及/或設置之間具有相同標號及/或符號的單元之間具有相同的對應關係。
此外，空間性的相對用語如「下方」、「其下」、「較下方」、「上方」、「較上方」、或類似用語可用於簡化說明某一元件與另一元件在圖示中的相對關係。空間性的相對用語可延伸至以其他方向使用之元件，而非侷限於圖示方向。 元件亦可轉動90°或其他角度，因此方向性用語僅用以說明圖示中的方向。
第1圖係一些實施例中，製作一或多個半導體裝置的方法100之流程圖。方法100僅用以舉例，並非用於侷限本發明至申請專利範圍未實際限縮處。在方法100之前、之中、與之後可進行額外步驟，且額外實施例之方法100可取代、省略、或調換一些步驟。方法100將詳述如下，並搭配第2圖中的半導體裝置200其初始結構205以及第3至11B圖中的半導體裝置200進行說明。
在下述說明書，半導體裝置200為平面的場效電晶體裝置。然而實施例並不限於任何裝置種類、任何裝置數目、何區域數目、或任何結構或區域的設置。舉例來說，下述內容可用於製作鰭狀場效電晶體裝置與其他種類的多閘極場效電晶體裝置。此外，半導體裝置200可為製作積體電路時的中間結構或其部份，其可包含動態隨機存取記憶體及/或其他邏輯電路；被動構件如電阻、電容、或電感；或主動構件如p型場效電晶體、n型場效電晶體、鰭狀場效電晶體、金氧半場效電晶體、互補式金氧半電晶體、雙極電晶體、高壓電晶體、高頻電晶體、其他記憶單元、或上述之組合。
如第1與2圖所示，方法100之步驟102接收半導體裝置200的初始結構205。初始結構205包含基板210。基板210可為基體矽基板。在其他實施例中，基板210可包含半導體元素如結晶結構的矽或鍺，半導體化合物如矽鍺、碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、及/或銻化銦，或上述之組合。 基板210亦可包含絕緣層上矽基板，其形成方法可為隔離佈植氧、埋置氧層、晶圓接合、及/或其他合適方法。
基板210可包含多種摻雜區。摻雜區可摻雜p型摻質如硼或BF2、n型摻質如磷穫砷、或上述之組合。摻雜區可直接形成於基板210上、於p型井結構中、於n型井結構中、於雙井結構中、或採用隆起結構。
基板210亦可包含多種隔離結構220，以定義多種主動區，並分隔基板210中的多種裝置。隔離結構220包含不同製程技術形成的不同結構。舉例來說，隔離結構220可包含淺溝槽隔離結構，其形成方法可包含蝕刻溝槽於基板中，並將絕緣材料如氧化矽、氮化矽、或氮氧化矽填入溝槽中。填有絕緣材料的溝槽可具有多層結構，比如熱氧化襯墊及填入溝槽中的氮化矽。化學機械研磨可回研磨多餘的絕緣材料，並平坦化隔離結構220的上表面。在此實施例中，左側部份與右側部份為基板的不同部份，但不需彼此接觸如第2與3圖所示。在後續圖式中，這些部份彼此接觸以簡化圖式。
初始結構205亦包含多個第一導電結構230A、230B、與230C於基板210上。在此實施例中，第一導電結構230A、230B、與230C可為閘極結構，其包含高介電常數介電層與金屬閘極的堆疊。在其他實施例中，第一導電結構230A、230B、與230C亦可包含部份的內連線結構，比如接點、金屬通孔、及/或金屬線路。在多種實施例中，第一導電結構230A、230B、與230C包含電極、電容、電阻、或上述之組合。為簡化及清楚說明，此實施例之第一導電結構230A、230B、與230C 可稱作高介電常數之介電層/金屬閘極的堆疊。
在一些實施例中，第一導電結構230A、230B、與230C(如高介電常數介電層/金屬閘極的堆疊)包含界面層、閘極介電層、功函數金屬層、以及填充層。在一些其他實施例中，界面層包含介電材料如氧化矽、氮氧化矽、或其他合適介電物，其形成方法可為化學氧化、熱氧化、原子層沉積、化學氣相沉積、及/或其他合適方法。閘極介電層可包含高介電常數介電層如氧化鉿、氧化鋯、氧化鑭、氧化鈦、氧化釔、鈦酸鍶、其他合適金屬氧化物、或上述之組合，其形成方法可為原子層沉積及/或其他合適方法。功函數金屬層可為用於n型場效電晶體的n型功函數層，或用於p型場效電晶體的p型功函數層，其沉積方法可為化學氣相沉積、物理氣相沉積、及/或其他合適製程。p型功函數層包含的金屬具有夠大的有效功函數，其擇自但不限於氮化鈦、氮化鉭、釕、鉬、鎢、鉑、或上述之組合。n型功函數層包含的金屬具有夠低的有效功函數，其擇自但不限於鈦、鋁、碳化鉭、氮化鉭碳、氮化鉭矽、或上述之組合。填充層可包含鋁、鎢、銅、及/或其他合適材料，其形成方法可為化學氣相沉積、物理氣相沉積、電鍍、及/或其他合適製程。化學機械研磨製程可自第一導電結構230A、230B、與230C(如高介電常數介電層/金屬閘極的堆疊)移除多餘材料，並平坦化初始結構205的上表面。
在一些其他實施例中，先形成虛置閘極堆疊，在進行高溫熱製程(如形成源極/汲極的熱製程)之後，再置換成第一導電結構230A、230B、與230C(如高介電常數介電層/金屬 閘極的堆疊)。虛置閘極堆疊可包含虛置閘極介電層與多晶矽層，且其形成方法可為沉積、微影圖案化、與蝕刻等製程。
在一些實施例中，閘極硬遮罩235形成於每一第一導電結構230A、230B、與230C(如高介電常數介電層/金屬閘極的堆疊)上，以作為形成高介電常數介電層/金屬閘極的堆疊時的蝕刻遮罩。在一些實施例中，閘極硬遮罩235包含氮化矽在一些實施例中，閘極硬遮罩235可包含鈦、氧化鈦、氮化鈦、TiSiN、鉭、氧化鉭、氮化鉭、TaSiN、氮化矽、氧化矽、碳化矽、氮化矽碳、錳、鈷、釕、氮化鎢、氮化鋁、氧化鋁、及/或其他合適材料。閘極硬遮罩235的形成方法可為沉積、微影圖案化、與蝕刻等製程。
在一些實施例中，閘極間隔物240可沿著第一導電結構230A、230B、與230C(如高介電常數介電層/金屬閘極的堆疊)之側壁形成。在一些實施例中，閘極間隔物240包含介電材料如氮化矽。在其他實施例中，閘極間隔物240可包含碳化矽、氮氧化矽、及/或其他合適材料。閘極間隔物240的形成方法可為沉積閘極間隔物層後，接著非等向乾蝕刻閘極間隔物層。
初始結構205亦可包含第二導電結構250於基板210上。第二導電結構250的上表面，可與第一導電結構結構230A、230B、與230C(如高介電常數介電層/金屬閘極的堆疊)位於不同水平面。在一例中，第二導電結構250的上表面低於第一導電結構230A、230B、與230C(如高介電常數介電層/金屬閘極的堆疊)的上表面。第二導電結構250的形成方法可為沉 積、微影圖案化、與蝕刻等製程。在一些實施例中，第二導電結構250為源極/汲極結構，其位於第一導電結構230A(如高介電常數介電層/金屬閘極的堆疊)的兩側，且其形成方法可為選擇性磊晶成長或離子佈植。在一些其他實施例中，第二導電結構250亦可包含部份的內連線結構如接點、金屬通孔、或金屬線路。舉例來說，第二導電結構250包含電極、電容、電阻、或部份電阻。為簡化與清楚說明，第二導電結構250亦可稱作源極/汲極結構。
此處，第二導電結構250之一者為源極結構，而另一者為汲極結構。在一實施例中，位於第一導電結構230A(如高介電常數介電層/金屬閘極的堆疊)兩側之部份基板210將凹陷以形成源極/汲極凹陷，接著形成第二導電結構250(如源極/汲極結構)於源極/汲極凹陷上，其形成方法可為一或多個選擇性磊晶成長製程，比如化學氣相沉積技術(如氣相磊晶及/或超高真空化學氣相沉積)、分子束磊晶、及/或其他合適製程。在多種例子中，第二導電結構250(如源極/汲極結構)包含鍺、矽、砷化鎵、砷化鋁鎵、矽鍺、磷化鎵砷、銻化鎵、銻化銦、砷化銦鎵、砷化銦、其他合適材料、或上述之組合。第二導電結構250(如源極/汲極結構)可在選擇性磊晶成長製程中鄰場摻雜。在其他實施例中，當第二導電結構250(如源極/汲極結構)未臨場摻雜時，可進行佈植製程(如接面佈植製程)以摻雜第二導電結構250(如源極/汲極結構)。可進行一或多道回火製程，以活化摻質。
在此實施例中，初始結構205包含第一介電層260 沉積於基板210上，其可填入第一導電結構230B與230C(如高介電常數介電層/金屬閘極的堆疊)之間的空間。第一介電層260可包含四乙氧基矽烷氧化物、氟化氧化矽玻璃、未摻雜之矽酸鹽玻璃、或摻雜的氧化矽如硼磷矽酸鹽玻璃、磷矽酸鹽玻璃、硼矽酸鹽玻璃、及/或其他合適介電材料。第一介電層260可包含介電常數低於熱氧化矽之介電材料(因此其可稱作低介電常數介電材料層)。低介電常數介電材料可包括含碳材料、有機矽酸鹽玻璃、多孔介電材料、氫倍半矽氧烷介電材料、甲基倍半矽氧烷介電材料、摻雜碳的氧化物之介電材料、氫化矽氧碳化物介電材料、苯并環丁烯介電材料、芳基環丁烯為主的介電材料、聚亞苯基為主的介電材料、其他合適材料、及/或上述之組合。第一介電層260可包含單層或多層。第一介電層260的沉積方法可為化學氣相沉積、原子層沉積、旋轉塗佈、及/或其他合適技術，之後可進行化學機械研磨以研磨第一介電層260並平坦化其上表面。
初始結構205亦可包含第三導電結構270於第二導電結構250(如源極/汲極結構)上。在此實施例中，第三導電結構270為源極/汲極接點金屬。如圖所示，第三導電結構270(如源極/汲極接點金屬)分別延伸至第二導電結構250(如源極/汲極結構)並與其電性連接。第三導電結構270(如源極/汲極接點金屬)可包含銅、鋁、鎢、銅錳、銅鋁、銅矽、及/或其他合適導電材料。第三導電結構270(如源極/汲極接點金屬)的形成方法可包含形成溝槽、將金屬層填入溝槽、以及進行化學機械研磨以平坦化上表面並移除多餘金屬層。在一些實施例中，第三 導電結構270(如源極/汲極接點金屬)具有拉長的形狀，以提供較佳的接觸及電性佈線。舉例來說，第2圖之左側上的第三導電結構270(如源極/汲極接點金屬)之一者，可位於隔離結構220所分隔之不同主動區上的兩個源極/汲極結構上。在一些實施例中，可進一步搭配第2A圖中部份的初始結構205之上視圖進行說明。第2A圖僅顯示部份的基板210、隔離結構220、與第三導電結構270(如接點金屬)。沿著第2A圖之虛線AA'的剖視圖，即第2圖中的結構。在第2A圖中，隔離結構220定義並分隔基板210的兩個主動區(如鰭狀主動區)。第三導電結構270(如接點金屬)具有拉長的形狀，延伸於隔離結構220上，並位於基板210的兩個主動區上(比如位於主動區中個別的源極/汲極結構上)。
一或多個膜層通常可形成於初始結構205上，接著形成溝槽以達膜層之不同水平面(深度)的個別結構，以形成多種導電佈線。在此實施例中，更形成多種導電結構於其上，以連接至個別閘極與源極/汲極結構。為簡化製程、降低成本、並提高製程彈性，需要在相同的蝕刻製程中形成導電結構於個別的閘極與源極/汲極結構上。上述導電結構的形成方法包含以相同的蝕刻製程形成個別的溝槽，而這是個挑戰。特別是考慮到這些溝槽具有不同深度，因此需要過蝕刻。此外，蝕刻穿過第一導電結構230A、230B、與230C(如閘極堆疊)之閘極硬遮罩235可能會損傷閘極間隔物240，造成短落或橋接等問題。本發明實施例提供之結構與其形成方法，可達上述目的而不會產生短路/橋接問題，因此具有較佳的製程彈性與效能。
如第1與3圖所示，方法100接收初始結構205後，其步驟104形成圖案化的蝕刻停止層310於基板210上。在此實施例中，圖案化的蝕刻停止層310覆蓋第一區315並露出第二區316。第一區315將形成較淺的溝槽於介電層中，而第二區316將形成較深的溝槽於介電層中。在此實施例中，隔離結構220延伸於第一區315中，而主動區延伸於第二區316中，如第3圖所示，在一實施例中，第一區315包含第一導電結構230A與230B(如高介電常數介電層/金屬閘極的堆疊)與第一介電層260，且第二區316包含第一導電結構230C(如高介電常數介電層/金屬閘極的堆疊)與第三導電結構270(如源極/汲極接點金屬)。圖案化的蝕刻停止層310的形成方法為沉積與微影圖案化。圖案化的蝕刻停止層310設計為組成不同於其他介電材料，特別是不同於閘極硬遮罩235的材料。如此一來，蝕刻閘極硬遮罩235的後續蝕刻製程將不會破壞圖案化的蝕刻停止層310，進而保護圖案化的蝕刻停止層310下之結構不受損傷。在一些實施例中，圖案化的蝕刻停止層310包含介電材料如氧化矽、碳化矽、及/或其他合適材料。圖案化的蝕刻停止層310可包含多膜層，比如氧化矽與氮化矽。圖案化的蝕刻停止層310的形成方法可包含沉積、微影圖案化、與蝕刻。
如第1與4圖所示，方法100之步驟106形成第二介電層320於第一區315與第二區316上，包括形成於圖案化的蝕刻停止層310上。第二介電層320之形成方法與材料，與前述第2圖中的第一介電層260類似。
如第1與4圖所示，方法100之步驟108形成第一圖 案化的硬遮罩410於第二介電層320上，其具有多個第一開口420。第一開口420定義後續形成的溝槽所在的區域，且溝槽穿過第一開口420。在此實施例中，第一開口420分別對準導電結構，比如第三導電結構270(如源極/汲極接點金屬)或第一導電結構230A、230B、及/或230C(如高介電常數介電層/金屬閘極的堆疊)。
在一些實施例中，第一圖案化的硬遮罩410為圖案化的光阻層，且其形成方法為微影製程。例示性的微影製程可包含形成光阻層、以微影曝光製程曝光光阻層、曝光後烘烤製程、以及顯影光阻層以形成圖案化的光阻層。在其他實施例中，第一圖案化的硬遮罩410的形成方法可為沉積硬遮罩層、以微影製程形成圖案化的光阻層於硬遮罩層上、以及經圖案化的光阻層蝕刻硬遮罩材料，以形成第一圖案化的硬遮罩410。
如第1與5A圖所示，方法100之步驟110經由第一開口410蝕刻第二介電層320，以形成第一溝槽430於第一區315中，並形成第二溝槽440於第二區316中。第一溝槽430對準導電結構並位於其上，比如第一介電層260中的第三導電結構270(如接點金屬)。第二溝槽440對準第二區316中的第三導電結構270(如源極/汲極接點金屬)。在一實施例中，每一第一溝槽430與第二溝槽440具有垂直輪廓(如平直牆狀輪廓)。在另一實施例中，每一第一溝槽430與第二溝槽440具有錐狀輪廓。在一些實施例中，第一溝槽430露出部份之圖案化的蝕刻停止層310，而第二溝槽440露出部份的第三導電結構270(如源極/汲極接點金屬)。溝槽的蝕刻方法可包含濕蝕刻、乾蝕刻、及/或上述之 組合。在一例中，溝槽的蝕刻方法包含電漿乾蝕刻製程，其採用氟為主的化學品如CF4、SF6、CH2F2、CHF3、及/或C2F6。在另一例中，濕蝕刻製程可採用稀氫氟酸、氫氧化鉀溶液、氨水、含有氫氟酸、硝酸、及/或醋酸的溶液、及/或其他合適的濕蝕刻品。
在形成第一溝槽430與第二溝槽440後，可用另一蝕刻製程移除第一圖案化的硬遮罩410，如第5B圖所示。在圖案化的硬遮罩410為光阻圖案的例子中，其移除方法可為濕式剝除及/或電漿灰化。
如第1、6A、與6B圖所示，方法100之步驟112形成介電間隔物510於第一溝槽430與第二溝槽440之側壁上。在一些實施例中，介電間隔物510的形成方法為沉積介電材料層505於第一溝槽430與第二溝槽440的側壁上(如第6A圖所示)，再非等向蝕刻介電材料層505。在一些例子中，介電材料層505的沉積方法包含化學氣相沉積、原子層沉積、及/或其他合適方法。在一些例子中，非等向蝕刻介電材料層505的方法包含乾蝕刻如電漿蝕刻，其採用偏用與合適的蝕刻品如CF4、SF6、NF3、CH2F2、及/或上述之組合。在蝕刻製程中，將移除第一溝槽430與第二溝槽440之底部的介電材料層505。如此一來，將露出第一溝槽430中部份之圖案化的蝕刻停止層310，以及第二溝槽440中部份的第三導電結構270(如源極/汲極接點金屬)。
介電材料層505與圖案化的蝕刻停止層310之組成不同，以達後續蝕刻中的蝕刻選擇性。在一些實施例中，介電材料層505可包含氧化矽、氮化矽、氮氧化矽、氮化矽碳、及/ 或上述之組合。介電材料層505可包含多層膜，比如氧化矽膜與氮化矽膜。
如第1與7圖所示，方法100之步驟114沉積第一金屬層515於第一溝槽430與第二溝槽440中。在一些實施例中，在沉積第一金屬層515之前，先沉積膠層(或黏著層)於第一溝槽430與第二溝槽440中，以增進材料黏著性。膠層可包含氮化鈦、氮化鉭、氮化鎢、氮化鈦矽、或氮化鉭矽。第一金屬層515可包含銅、鋁、鎢、銅錳、銅鋁、銅矽、或其他合適導電材料。在一實施例中，第一金屬層510包含鎢。膠層與第一金屬層515的沉積方法可為物理氣相沉積、化學氣相沉積、有機金屬化學氣相沉積、或電鍍。在一些實施例中，以化學機械研磨移除多餘的第一金屬層515。保留於第一溝槽430與第二溝槽440之第一金屬層515，即分別形成第一金屬結構520與第二金屬結構530。如此一來，第一金屬結構520接觸第一溝槽430中的圖案化的蝕刻停止層310，而第二金屬結構530接觸第二溝槽440中的第三導電結構270(如源極/汲極接點金屬)。介電間隔物510各自沿著第一金屬結構520與第二金屬結構530的側壁。
在此實施例中，介電間隔物510增進第一金屬結構520、第二金屬結構530、與第一導電結構230A、230B、與230C(如高介電常數介電層/金屬閘極的堆疊)之間的電性絕緣。在一些實施例中，第一金屬結構520與第二金屬結構530設計以耦接個別的導電結構，以提供垂直及水平的電性佈線。舉例來說，第一金屬結構520電性連接至第三導電結構270(如接點金屬)，如第7A圖之上視圖所示；而第二金屬結構530經由第三導 電結構270(如源極/汲極接點金屬)電性連接至第二導電結構250(如源極/汲極結構)。
如第1與8圖所示，方法100之步驟116形成第三介電層610於第二介電層320、第一金屬結構520、與第二金屬結構530上。第三介電層610之形成方法與材料，與前述第2圖中的第一介電層260類似。
如第1與9A圖所示，方法100之步驟118形成第二圖案化的硬遮罩620於第三介電層610上。在此實施例中，第二案化的硬遮罩620具有第二開口625與第三開口626，第二開口625對準第一金屬結構520並位於其上，而第三開口626對準第一導電結構230C(如高介電常數介電層/金屬閘極的堆疊)。第二圖案化的硬遮罩620之形成方法與材料，與前述第4圖中的第一圖案化的硬遮罩410類似。
在此實施例中，圖案化的蝕刻停止層310位於第一金屬結構520下，而第二開口625在對準第一金屬結構520時可偏離中心(比如對準介電間隔物510之一側的外側邊緣，如第9B圖所示)將視作可容忍。上述製程容忍度增加的好處在於降低微影製程解析度的限制，並增大第二開口625與第三開口626之圖案化製程中的製程範圍，特別是在半導體裝置200的尺寸縮小，因此第一金屬結構520與第二金屬結構530的寬度實質上變小的情況。
如第1與10A圖所示，方法100之步驟120經由第二開口625蝕刻第三介電層610，以形成第三溝槽630；並經由第三開口626蝕刻第三介電層610、第二介電層320、與閘極硬遮 罩235，以形成第四溝槽640。如第10A圖所示，第四溝槽640比第三溝槽630深。在蝕穿介電層(如第二介電層320與第三介電層610)時，必需過蝕刻以形成第四溝槽640。此外，蝕刻製程需要額外蝕刻穿過閘極硬遮罩235，其可能蝕刻穿過閘極間隔物240與介電間隔物510而造成短路問題。圖案化的蝕刻停止層310之組成設計為不同於閘極硬遮罩235，且不同於閘極間隔物240與介電間隔物510。如此一來，施加至閘極硬遮罩235的蝕刻製程將會停止於圖案化的蝕刻停止層310，以避免上述的短路問題。蝕刻製程可包含選擇性濕蝕刻、選擇性乾蝕刻、及/或上述之組合。此外，由於金屬層(如第一金屬結構520)通常可抵抗介電蝕刻製程(比如蝕刻第二介電層320與閘極硬遮罩235的製程)，因此具有適當選擇性之蝕刻製程其蝕刻品選擇較具彈性，進而增加蝕刻製程的彈性。在一實施例中，乾蝕刻製程採用含氟氣體如CF4、SF6、CH2F2、CHF3、及/或C2F6。
如第10B圖所示，蝕刻製程可選擇性地蝕刻第二介電層320與第三介電層610，且實質上不蝕刻圖案化的蝕刻停止層310。在一實施例中，第三介電層610為氧化矽，介電間隔物510為氮化矽，而圖案化的蝕刻停止層310為碳化矽。在一些實施例中，在蝕刻露出的介電間隔物510時，將露出並蝕刻第一金屬結構520之上方角落520U，如第10B圖所示。然而即使在這樣的環境下，圖案化的蝕刻停止層310仍保護第一導電結構230A(如高介電常數介電層/金屬閘極的堆疊)之閘極間隔物240與第一介電層260免於蝕刻。
在形成第三溝槽630與第四溝槽640後，可採用合 適的蝕刻製程移除第二圖案化的硬遮罩620。在第二圖案化的硬遮罩620為光阻圖案的例子中，之後移除第二圖案化的硬遮罩620的方法可為濕式剝除及/或電漿灰化。
如第1、11A、與11B圖所示，方法100之步驟122形成第二金屬層710於第三溝槽630與第四溝槽640中。在這方面，第11A圖對應的方法100延續第10A圖所示的實施例，而第11B圖對應的方法100延續第10B圖所示之實施例。在一些實施例中，第二金屬層710可包含鎢、鈦、銀、鋁、氮化鈦鋁、碳化鉭、氮化鉭碳、氮化鉭矽、錳、鋯、氮化鈦、氮化鉭、釕、鉬、氮化鎢、銅、其他合適材料、或上述之組合。第二金屬層710的形成方法可為原子層沉積、物理氣相沉積、化學氣相沉積、及/或其他合適製程。此外，以化學機械研磨製程移除多餘的第二金屬層710。化學機械研磨製程可讓第二金屬層710與第三介電層610具有實質上平坦的上表面。保留於第三溝槽630與第四溝槽640中的第二金屬層710，即分別形成第三金屬結構715與第四金屬結構716。
在第三溝槽630中，第三金屬結構715物理接觸第一金屬結構520。在第四溝槽640中，第四金屬結構716物理接觸第一導電結構230C(如高介電常數介電層/金屬閘極的堆疊)。在一些實施例中，第三導電結構270(如源極/汲極接點金屬)、第一金屬結構520、第二金屬結構530、第三金屬結構715、與第四金屬結構716形成多種多層內連線結構，可提供垂直與水平的電性佈線以用於耦接多種裝置結構如第二導電結構250(比如源極/汲極結構)、第一導電結構230C(比如高介電常數介 電層/金屬閘極的堆疊)、及/或被動裝置)，進而形成功能電路。
半導體裝置200可包含額外結構，其可由後續製程形成。在方法100之前、之中、與之後可進行額外步驟，且額外實施例之方法100可取代、省略、或調換一些步驟。
綜上所述，可知本發明實施例提供之方法中，單一蝕刻製程形成的溝槽具有不同深度。此方法採用圖案化的蝕刻停止層，可避免深溝槽之後續蝕刻製程蝕刻淺溝槽。此方法提供完整的溝槽形成製程，其具有改良的操作範圍控制與製程彈性。特別是在步驟120與122中，連接至閘極堆疊的通孔至閘極金屬結構(如第四金屬結構716)與連接至源極/汲極結構的通孔至源極/汲極金屬結構(如第三金屬結構715)可分開形成，或者彈性地分組形成，端視圖案密度與其他參數而定。在一例中的製程，通孔至源極/汲極金屬結構形成於第一蝕刻製程中，一組通孔至閘極金屬結構形成於第二蝕刻製程中，而另一組通孔至閘極金屬結構形成於則與通孔至源極/汲極金屬結構一起形成於第一蝕刻製程中。可提供製程彈性以最佳化及改良製程。
本發明提供半導體結構與其形成方法的多種實施例，其比現有方法具有一或多個改良。在一實施例中，製作半導體裝置的方法包含形成蝕刻停止層，其組成可設計以提供蝕刻選擇性。蝕刻停止層可進一步圖案化以覆蓋下方的導電結構如金屬閘極，使其免於被蝕刻製程損傷。上述蝕刻製程可形成不同深度之溝槽，甚至可移除部份閘極硬遮罩。
在一實施例中，半導體裝置的形成方法包括：沉 積蝕刻停止層於基板上；圖案化蝕刻停止層，使圖案化的蝕刻停止層覆蓋第一區的基板，且圖案化的蝕刻停止層的開口露出第二區的基板；沉積第一介電層於第一區中的蝕刻停止層上以及第二區中的基板上；圖案化第一介電層，以形成第一溝槽穿過第一區中的第一介電層，且第一溝槽露出蝕刻停止層；形成金屬結構於第一溝槽中；沉積第二介電層於第一區中的金屬結構上以及第二區中的第一介電層上；以及進行圖案化製程，以形成第二溝槽穿過第一區中的第二介電層，並形成第三溝槽穿過第二區中的第二介電層與第一介電層，且第二溝槽露出金屬結構。
在一些實施例中，上述方法更包括形成閘極結構於第二區中，其中沉積第一介電層於第二區上的步驟包含沉積第一介電層於閘極結構上。
在一些實施例中，上述方法形成第三溝槽之步驟中，第三溝槽露出閘極結構。
在一些實施例中，上述方法更包括形成源極/汲極結構於第二區中，其中閘極結構分隔源極/汲極結構；以及形成接點金屬結構於源極/汲極結構上。
在一些實施例中，上述方法形成第一溝槽穿過第一介電層之步驟包含形成第四溝槽穿過第一介電層以延伸至接點金屬結構。
在一些實施例中，上述方法圖案化蝕刻停止層之步驟包含圖案化蝕刻停止層以覆蓋閘極結構。
在一些實施例中，上述方法更包括將第二金屬結 構填入第二溝槽以連接至金屬結構。
在一些實施例中，上述方法更包括將第三金屬結構填入第三溝槽以連接至閘極結構。
在一些實施例中，上述方法更包括形成間隔物層於第一溝槽之側壁上。
在一些實施例中，上述方法之隔離結構形成於基板中並延伸於第一區中，且主動區延伸於第二區中。
在另一實施例中，半導體裝置的形成方法包括：形成第一閘極結構於第一區中的基板上，沉積第一介電層於基板上，其中第一介電層圍繞第一閘極結構；形成圖案化的蝕刻停止層以覆蓋第一介電層及第一閘極結構，且圖案化的蝕刻停止層未覆蓋第二區的基板；沉積第二介電層於基板上；圖案化第二介電層，以形成第一溝槽穿過第一區中的第二介電層；將金屬結構填入第一溝槽中；沉積第三介電層於第二介電層與金屬結構上；以及進行蝕刻製程，以形成第二溝槽與第三溝槽，其中第二溝槽延伸穿過第三介電層以露出金屬結構，且第三溝槽延伸穿過第三介電層與第二介電層。
在一些實施例中，上述方法之圖案化的蝕刻停止層保護第一區中的第一介電層與第一閘極結構免於被蝕刻製程蝕刻。
在一些實施例中，上述方法更包括形成第二閘極結構於第二區中的基板上，其中形成第三溝槽之步驟包括形成第三溝槽延伸穿過第三介電層與第二介電層以達第二閘極結構。
在一些實施例中，上述方法更包括形成源極/汲極結構於第二區中，且第二閘極結構位於源極/汲極結構之間；以及形成接點金屬結構於源極/汲極結構上。
在一些實施例中，上述方法圖案化第二介電層以形成第一溝槽之步驟包括圖案化第二介電層以形成第四溝槽，其延伸穿過第二介電層以達接點金屬結構。
在一些實施例中，上述方法更包括沉積金屬層，以形成第二金屬結構於第二溝槽中並直接位於金屬結構上，並形成第三金屬結構於第三溝槽中並直接位於第二閘極結構上。
在一些實施例中，上述方法之蝕刻製程包含蝕刻形成第二溝槽於第三介電層中，以露出圖案化的蝕刻停止層。
在又一實施例中，半導體裝置的形成方法包括：形成第一閘極堆疊於第一區中的基板上，以及形成第二閘極堆疊於第二區中的基板上；沉積第一介電層圍繞第一閘極堆疊與第二閘極堆疊；形成圖案化的蝕刻停止層於第一介電層上以覆蓋第一閘極堆疊，且圖案化的蝕刻停止層未覆蓋第二閘極堆疊；沉積第二介電層於第一區與第二區上；圖案化第二介電層以形成第一溝槽於第一區中，且第一溝槽穿過第二介電層；形成第一金屬結構於第一溝槽中；沉積第三介電層於第二介電層與第一金屬結構上；以及進行蝕刻製程，以形成第二溝槽穿過第三介電層以露出第一區中部份的第一金屬結構，並形成第二溝槽延伸穿過第三介電層與第二介電層以露出第二區中的第二閘極堆疊。
在一些實施例中，上述方法形成第一閘極堆疊與 第二閘極堆疊之步驟，包括形成形成閘極硬遮罩於閘極材料上，以閘極硬遮罩作為蝕刻遮罩並蝕刻閘極材料，以及形成閘極間隔物於第一閘極堆疊與第二閘極堆疊之側壁上；以及圖案化的蝕刻停止層其組成不同於第二介電層、第三介電層、閘極硬遮罩、與閘極間隔物，以在蝕刻製程中保護第一區中的第一閘極堆疊免於蝕刻。
在一實施例中，上述方法更包括進行另一蝕刻製程，以形成第四溝槽延伸穿過第三介電層與第二介電層，且第四溝槽露出第三區之第三閘極堆疊。
在另一實施例中，半導體裝置的形成方法包括：形成第一閘極堆疊於第一區中的基板上，以及形成第二閘極堆疊於第二區中的基板上；沉積第一介電層於基板上以圍繞第一閘極堆疊與第二閘極堆疊；形成圖案化的蝕刻停止層於第一介電層上以覆蓋第一閘極堆疊，且圖案化的蝕刻停止層未覆蓋第二閘極堆疊；沉積第二介電層於第一區與第二區上；圖案化第二介電層以形成第一溝槽於第一區中，且第一溝槽穿過第二介電層；將金屬結構填入第一溝槽中；沉積第三介電層於第二介電層與金屬結構上；以及進行蝕刻製程，以形成第二溝槽穿過第三介電層以露出第一區中部份的金屬結構，並形成第二溝槽延伸穿過第三介電層與第二介電層以露出第二區中的第二閘極堆疊。
在又一實施例中，提供金屬閘極於隔離結構上，且第一氮化物層(如氮化矽)圍繞金屬閘極。硬遮罩層位於第一氮化物層上，且第一層間介電層形成於硬遮罩上。硬遮罩可為 碳化矽、氧化矽、或氮化矽。開口形成於第一層間介電層中，且側壁間隔物形成於開口中。側壁間隔物可為第二氮化物層(如氮化矽)。插塞可形成於開口中，比如以化學機械研磨形成的鎢插塞。之後可形成第二層間介電層於第一層間介電層上，並圖案化第二層間介電層。進行通孔蝕刻製程以移除開口中的一些側壁間隔物。硬遮罩可阻止通孔蝕刻製程進一步蝕刻至第一氮化物層。
上述實施例之特徵有利於本技術領域中具有通常知識者理解本發明。本技術領域中具有通常知識者應理解可採用本發明作基礎，設計並變化其他製程與結構以完成上述實施例之相同目的及/或相同優點。本技術領域中具有通常知識者亦應理解，這些等效置換並未脫離本發明精神與範疇，並可在未脫離本發明之精神與範疇的前提下進行改變、替換、或更動。
200‧‧‧半導體裝置
210‧‧‧基板
220‧‧‧隔離結構
230A、230B、230C‧‧‧第一導電結構
235‧‧‧閘極硬遮罩
240‧‧‧閘極間隔物
250‧‧‧第二導電結構
260‧‧‧第一介電層
270‧‧‧第三導電結構
310‧‧‧圖案化的蝕刻停止層
315‧‧‧第一區
316‧‧‧第二區
320‧‧‧第二介電層
510‧‧‧介電間隔物
520‧‧‧第一金屬結構
520U‧‧‧上方角落
530‧‧‧第二金屬結構
610‧‧‧第三介電層
710‧‧‧第二金屬層
715‧‧‧第三金屬結構
716‧‧‧第四金屬結構

Claims (10)

  1. 一種半導體裝置的形成方法，包括：沉積一蝕刻停止層於一基板上；圖案化該蝕刻停止層，使圖案化的該蝕刻停止層覆蓋一第一區的該基板，且圖案化的該蝕刻停止層的一開口露出一第二區的該基板；沉積一第一介電層於該第一區中的該蝕刻停止層上以及該第二區中的該基板上；圖案化該第一介電層，以形成一第一溝槽穿過該第一區中的該第一介電層，且該第一溝槽露出該蝕刻停止層；形成一金屬結構於該第一溝槽中；沉積一第二介電層於該第一區中的該金屬結構上以及該第二區中的該第一介電層上；以及進行一圖案化製程，以形成一第二溝槽穿過該第一區中的該第二介電層，並形成一第三溝槽穿過該第二區中的該第二介電層與該第一介電層，且該第二溝槽露出該金屬結構。
  2. 如申請專利範圍第1項所述之半導體裝置的形成方法，更包括形成一閘極結構於該基板的該第二區中，其中沉積該第一介電層於該第二區上的步驟包含沉積該第一介電層於該閘極結構上。
  3. 如申請專利範圍第2項所述之半導體裝置的形成方法，其中形成該第三溝槽之步驟中，該第三溝槽露出該閘極結構。
  4. 如申請專利範圍第2項所述之半導體裝置的形成方法，更包括形成多個源極/汲極結構於該基板的該第二區中，其中該 閘極結構分隔該些源極/汲極結構；以及形成一接點金屬結構於該源極/汲極結構上。
  5. 如申請專利範圍第4項所述之半導體裝置的形成方法，其中形成該第一溝槽穿過該第一介電層之步驟包含形成一第四溝槽穿過該第一介電層以延伸至該接點金屬結構。
  6. 一種半導體裝置的形成方法，包括：形成一第一閘極結構於一第一區中的一基板上；沉積一第一介電層於該基板上，其中該第一介電層圍繞該第一閘極結構；形成一圖案化的蝕刻停止層以覆蓋該第一介電層及該第一閘極結構，且該圖案化的蝕刻停止層未覆蓋一第二區的該基板；沉積一第二介電層於該基板上；圖案化該第二介電層，以形成一第一溝槽穿過該第一區中的該第二介電層；將一金屬結構填入該第一溝槽中；沉積一第三介電層於該第二介電層與該金屬結構上；以及進行一蝕刻製程，以形成一第二溝槽與一第三溝槽，其中該第二溝槽延伸穿過該第三介電層以露出該金屬結構，且該第三溝槽延伸穿過該第三介電層與該第二介電層。
  7. 如申請專利範圍第6項所述之半導體裝置的形成方法，該圖案化的蝕刻停止層保護該第一區中的該第一介電層與該第一閘極結構免於被該蝕刻製程蝕刻。
  8. 如申請專利範圍第6項所述之半導體裝置的形成方法，更包 括形成一第二閘極結構於該第二區中的該基板上，其中形成該第三溝槽之步驟包括形成該第三溝槽延伸穿過該第三介電層與該第二介電層以達該第二閘極結構。
  9. 一種半導體裝置的形成方法，包括：形成一第一閘極堆疊於一基板上的一第一區中，並形成一第二閘極堆疊於該基板上的一第二區中；沉積一第一介電層以圍繞該第一閘極堆疊與該第二閘極堆疊；形成一圖案化的蝕刻停止層於該第一介電層上以覆蓋該第一閘極堆疊，且該圖案化的蝕刻停止層未覆蓋該第二閘極堆疊；沉積一第二介電層於該基板的該第一區與該第二區上；圖案化該第二介電層以形成一第一溝槽於該第一區中，且該第一溝槽穿過該第二介電層；形成一第一金屬結構於該第一溝槽中；沉積一第三介電層於該第二介電層與該第一金屬結構上；以及進行一蝕刻製程，以形成一第二溝槽穿過該第三介電層並露出該基板的該第一區中部份的該第一金屬結構，並形成一第三溝槽延伸穿過該第三介電層與該第二介電層以露出該基板的該第二區中的該第二閘極堆疊。
  10. 如申請專利範圍第9項所述之半導體裝置的形成方法，其中形成該第一閘極堆疊與該第二閘極堆疊之步驟，包括形成一閘極硬遮罩於多個閘極材料上，以該閘極硬遮罩作為蝕 刻遮罩並蝕刻該些閘極材料，以及形成多個閘極間隔物於該第一閘極堆疊與該第二閘極堆疊之側壁上；以及該圖案化的蝕刻停止層其組成不同於該第二介電層、該第三介電層、該閘極硬遮罩、與該閘極間隔物，以在該蝕刻製程中保護該第一區中的該第一閘極堆疊免於蝕刻。
TW106114254A 2016-04-28 2017-04-28 半導體裝置的形成方法 TWI713147B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662329043P 2016-04-28 2016-04-28
US62/329,043 2016-04-28
US15/434,840 US9905471B2 (en) 2016-04-28 2017-02-16 Integrated circuit structure and method forming trenches with different depths
US15/434,840 2017-02-16

Publications (2)

Publication Number Publication Date
TW201803020A TW201803020A (zh) 2018-01-16
TWI713147B true TWI713147B (zh) 2020-12-11

Family

ID=60158503

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106114254A TWI713147B (zh) 2016-04-28 2017-04-28 半導體裝置的形成方法

Country Status (3)

Country Link
US (1) US9905471B2 (zh)
CN (1) CN107342259B (zh)
TW (1) TWI713147B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI694593B (zh) * 2018-04-17 2020-05-21 聯華電子股份有限公司 半導體記憶元件的製作方法
US11393754B2 (en) * 2018-09-28 2022-07-19 Intel Corporation Contact over active gate structures with etch stop layers for advanced integrated circuit structure fabrication
US10950497B2 (en) * 2018-11-26 2021-03-16 Taiwan Semiconductor Manufacturing Co., Ltd. Electrical connection for semiconductor devices
US11164776B2 (en) * 2019-09-30 2021-11-02 International Business Machines Corporation Metallic interconnect structure
US11652149B2 (en) * 2020-08-13 2023-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Common rail contact
TWI755072B (zh) * 2020-09-23 2022-02-11 世界先進積體電路股份有限公司 電容式生物感測器
CN114487039A (zh) * 2020-10-23 2022-05-13 世界先进积体电路股份有限公司 电容式生物感测器
US11988625B2 (en) 2020-12-23 2024-05-21 Vanguard International Semiconductor Corporation Capacitive biosensor and fabricating method thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150380305A1 (en) * 2014-06-26 2015-12-31 International Business Machines Corporation Structure and method to form liner silicide with improved contact resistance and reliablity
US20160093566A1 (en) * 2014-09-25 2016-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Air Gap Structure and Method

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3675319A (en) * 1970-06-29 1972-07-11 Bell Telephone Labor Inc Interconnection of electrical devices
WO2003095710A2 (en) * 2002-05-07 2003-11-20 Memgen Corporation Methods of and apparatus for electrochemically fabricating structures
US8202776B2 (en) * 2009-04-22 2012-06-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method for protecting a gate structure during contact formation
US8669780B2 (en) 2011-10-31 2014-03-11 Taiwan Semiconductor Manufacturing Company, Ltd. Three dimensional integrated circuit connection structure and method
US9557354B2 (en) 2012-01-31 2017-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Switched capacitor comparator circuit
US8631372B2 (en) 2012-02-10 2014-01-14 Taiwan Semiconductor Manufacturing Co., Ltd. System and method of electromigration mitigation in stacked IC designs
US9633149B2 (en) 2012-03-14 2017-04-25 Taiwan Semiconductor Manufacturing Co., Ltd. System and method for modeling through silicon via
US8448100B1 (en) 2012-04-11 2013-05-21 Taiwan Semiconductor Manufacturing Co., Ltd. Tool and method for eliminating multi-patterning conflicts
US9275950B2 (en) 2012-05-29 2016-03-01 Taiwan Semiconductor Manufacturing Co., Ltd. Bead for 2.5D/3D chip packaging application
US8754818B2 (en) 2012-07-05 2014-06-17 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated antenna structure on separate semiconductor die
US9086452B2 (en) 2012-08-10 2015-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimensional integrated circuit and method for wireless information access thereof
US9165968B2 (en) 2012-09-14 2015-10-20 Taiwan Semiconductor Manufacturing Co., Ltd. 3D-stacked backside illuminated image sensor and method of making the same
US8701073B1 (en) 2012-09-28 2014-04-15 Taiwan Semiconductor Manufacturing Co., Ltd. System and method for across-chip thermal and power management in stacked IC designs
US9016939B2 (en) 2012-10-01 2015-04-28 Taiwan Semiconductor Manufacturing Co., Ltd. Thermal sensor with second-order temperature curvature correction
US9172242B2 (en) 2012-11-02 2015-10-27 Taiwan Semiconductor Manufacturing Co., Ltd. Electrostatic discharge protection for three dimensional integrated circuit
US9431064B2 (en) 2012-11-02 2016-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Memory circuit and cache circuit configuration
US9252593B2 (en) 2012-12-17 2016-02-02 Taiwan Semiconductor Manufacturing Co., Ltd. Three dimensional integrated circuit electrostatic discharge protection and prevention test interface
US9619409B2 (en) 2013-01-08 2017-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. Data sampling alignment method for memory inferface
US8896094B2 (en) 2013-01-23 2014-11-25 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for inductors and transformers in packages
US9171798B2 (en) 2013-01-25 2015-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for transmission lines in packages
US9779990B2 (en) 2013-02-27 2017-10-03 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated antenna on interposer substrate
US9219038B2 (en) 2013-03-12 2015-12-22 Taiwan Semiconductor Manufacturing Co., Ltd. Shielding for through-silicon-via
US9354254B2 (en) 2013-03-14 2016-05-31 Taiwan Semiconductor Manufacturing Co., Ltd. Test-yield improvement devices for high-density probing techniques and method of implementing the same
US9613852B2 (en) * 2014-03-21 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method making the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150380305A1 (en) * 2014-06-26 2015-12-31 International Business Machines Corporation Structure and method to form liner silicide with improved contact resistance and reliablity
US20160093566A1 (en) * 2014-09-25 2016-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Air Gap Structure and Method

Also Published As

Publication number Publication date
CN107342259A (zh) 2017-11-10
US9905471B2 (en) 2018-02-27
US20170316983A1 (en) 2017-11-02
TW201803020A (zh) 2018-01-16
CN107342259B (zh) 2022-11-18

Similar Documents

Publication Publication Date Title
TWI713147B (zh) 半導體裝置的形成方法
US10727178B2 (en) Via structure and methods thereof
US10847513B2 (en) Buried interconnect conductor
TWI639196B (zh) 半導體元件及其製造方法
US20180337113A1 (en) Semiconductor Device with Multi Level Interconnects and Method of Forming the Same
TW202027223A (zh) 半導體裝置的形成方法
TW201830578A (zh) 接觸結構製造方法
TWI706450B (zh) 半導體裝置與其形成方法
CN106711042A (zh) 用于半导体中段制程（meol）工艺的方法和结构
CN107154345B (zh) 光掩模布图以及形成精细图案的方法
US11495494B2 (en) Methods for reducing contact depth variation in semiconductor fabrication
US20150206902A1 (en) Semiconductor device and method for forming the same
KR20120057818A (ko) 반도체 장치 제조 방법
US11348830B2 (en) Method of forming trenches with different depths
TW201941362A (zh) 製作積體電路裝置的方法
TW202002039A (zh) 積體電路結構的形成方法
TWI691072B (zh) 積體電路與其製作方法
US11769672B2 (en) Semiconductor structure and forming method thereof
TW202137572A (zh) 積體晶片
US9257438B2 (en) Semiconductor device structure and method of manufacturing the same
US11651964B2 (en) Semiconductor structure and forming method thereof
TWI641082B (zh) 半導體裝置及其形成方法
JP2012054342A (ja) 半導体装置およびその製造方法
JP2013030698A (ja) 半導体装置の製造方法
CN110098174B (zh) 帽结构