CN107342259A - 半导体装置的形成方法 - Google Patents

半导体装置的形成方法 Download PDF

Info

Publication number
CN107342259A
CN107342259A CN201710197165.6A CN201710197165A CN107342259A CN 107342259 A CN107342259 A CN 107342259A CN 201710197165 A CN201710197165 A CN 201710197165A CN 107342259 A CN107342259 A CN 107342259A
Authority
CN
China
Prior art keywords
layer
dielectric layer
groove
metal
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710197165.6A
Other languages
English (en)
Other versions
CN107342259B (zh
Inventor
罗元彦
王之妤
陈俊华
谢弘璋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN107342259A publication Critical patent/CN107342259A/zh
Application granted granted Critical
Publication of CN107342259B publication Critical patent/CN107342259B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3085—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H01L29/41783—Raised source or drain electrodes self aligned with the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

方法包括沉积蚀刻停止层于基板上；图案化蚀刻停止层，使图案化的蚀刻停止层覆盖第一区的基板，且图案化的蚀刻停止层的开口露出第二区的基板；沉积第一介电层于第一区中的蚀刻停止层上以及第二区中的基板上；图案化第一介电层，以形成第一沟槽穿过第一区中的第一介电层，且第一沟槽露出蚀刻停止层；形成金属结构于第一沟槽中；沉积第二介电层于第一区中的金属结构上以及第二区中的第一介电层上；以及进行图案化工艺，以形成第二沟槽穿过第一区中的第二介电层，并形成第三沟槽穿过第二区中的第二介电层与第一介电层。

Description

半导体装置的形成方法
技术领域
本发明实施例关于半导体装置的形成方法，更特别关于形成不同深度的通孔。
背景技术
半导体集成电路产业已经历快速成长。集成电路设计与材料的技术进展，使每一代的集成电路均比前一代具有更小且更复杂的电路。在集成电路的演进中，功能密度(单位晶片面积所具有的内连线装置数目)通常随着几何尺寸(如最小构件或线路)减少而增加。
在小尺寸世代中，由于装置尺寸越来越小且晶体管密度越来越大，金属内连线对金属栅极以及金属对主动区的通孔越来越关键。上述领域需要改良。
发明内容
本发明一实施例提供的半导体装置的形成方法，包括：沉积蚀刻停止层于基板上；图案化蚀刻停止层，使图案化的蚀刻停止层覆盖第一区的基板，且图案化的蚀刻停止层的开口露出第二区的基板；沉积第一介电层于第一区中的蚀刻停止层上以及第二区中的基板上；图案化第一介电层，以形成第一沟槽穿过第一区中的第一介电层，且第一沟槽露出蚀刻停止层；形成金属结构于第一沟槽中；沉积第二介电层于第一区中的金属结构上以及第二区中的第一介电层上；以及进行图案化工艺，以形成第二沟槽穿过第一区中的第二介电层，并形成第三沟槽穿过第二区中的第二介电层与第一介电层，且第二沟槽露出金属结构。
附图说明
图1系一些实施例中，制作半导体装置的方法其流程图。
图2系一些实施例中，初始结构的剖视图。
图2A系一些实施例中，图2的部份上视图。
图3、4、5A、5B、6A、6B、7、8、9A、9B、10A、10B、11A、与11B系一些实施例中，半导体装置的剖视图。
图7A系一些实施例中，第7图的部份上视图。
其中，附图标记说明如下：
AA' 虚线
100 方法
102、104、106、108、110、112、114、116、118、120、122 步骤
200 半导体装置
205 初始结构
210 基板
220 隔离结构
230A、230B、230C 第一导电结构
235 栅极硬遮罩
240 栅极间隔物
250 第二导电结构
260 第一介电层
270 第三导电结构
310 图案化的蚀刻停止层
315 第一区
316 第二区
320 第二介电层
410 第一图案化的硬遮罩
420 第一开口
430 第一沟槽
440 第二沟槽
505 介电材料层
510 介电间隔物
515 第一金属层
520 第一金属结构
520U 上方角落
530 第二金属结构
610 第三介电层
625 第二开口
626 第三开口
630 第三沟槽
640 第四沟槽
710 第二金属层
715 第三金属结构
716 第四金属结构
具体实施方式
下述内容提供的不同实施例或实例可实施本发明的不同结构。特定构件与排列的实施例系用以简化本发明而非局限本发明。举例来说，形成第一构件于第二构件上的叙述包含两者直接接触，或两者之间隔有其他额外构件而非直接接触。此外，本发明的多种例子中可重复标号及/或符号，但这些重复仅用以简化与清楚说明，不代表不同实施例及/或设置之间具有相同标号及/或符号的单元之间具有相同的对应关系。
此外，空间性的相对用语如“下方”、“其下”、“较下方”、“上方”、“较上方”、或类似用语可用于简化说明某一元件与另一元件在图示中的相对关系。空间性的相对用语可延伸至以其他方向使用的元件，而非局限于图示方向。元件亦可转动90°或其他角度，因此方向性用语仅用以说明图示中的方向。
图1系一些实施例中，制作一或多个半导体装置的方法100的流程图。方法100仅用以举例，并非用于局限本发明至申请专利范围未实际限缩处。在方法100之前、之中、与之后可进行额外步骤，且额外实施例的方法100可取代、省略、或调换一些步骤。方法100将详述如下，并搭配图2中的半导体装置200其初始结构205以及图3至11B中的半导体装置200进行说明。
在下述说明书，半导体装置200为平面的场效晶体管装置。然而实施例并不限于任何装置种类、任何装置数目、何区域数目、或任何结构或区域的设置。举例来说，下述内容可用于制作鳍状场效晶体管装置与其他种类的多栅极场效晶体管装置。此外，半导体装置200可为制作集成电路时的中间结构或其部份，其可包含动态随机存取记忆体及/或其他逻辑电路；被动构件如电阻、电容、或电感；或主动构件如p型场效晶体管、n型场效晶体管、鳍状场效晶体管、金氧半场效晶体管、互补式金氧半晶体管、双极晶体管、高压晶体管、高频晶体管、其他记忆单元、或上述的组合。
如图1与2所示，方法100的步骤102接收半导体装置200的初始结构205。初始结构205包含基板210。基板210可为基体硅基板。在其他实施例中，基板210可包含半导体元素如结晶结构的硅或锗，半导体化合物如硅锗、碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、及/或锑化铟，或上述的组合。基板210亦可包含绝缘层上硅基板，其形成方法可为隔离布植氧、埋置氧层、晶片接合、及/或其他合适方法。
基板210可包含多种掺杂区。掺杂区可掺杂p型掺质如硼或BF2、n型掺质如磷获砷、或上述的组合。掺杂区可直接形成于基板210上、于p型井结构中、于n型井结构中、于双井结构中、或采用隆起结构。
基板210亦可包含多种隔离结构220，以定义多种主动区，并分隔基板210中的多种装置。隔离结构220包含不同工艺技术形成的不同结构。举例来说，隔离结构220可包含浅沟槽隔离结构，其形成方法可包含蚀刻沟槽于基板中，并将绝缘材料如氧化硅、氮化硅、或氮氧化硅填入沟槽中。填有绝缘材料的沟槽可具有多层结构，比如热氧化衬垫及填入沟槽中的氮化硅。化学机械研磨可回研磨多余的绝缘材料，并平坦化隔离结构220的上表面。在此实施例中，左侧部份与右侧部份为基板的不同部份，但不需彼此接触如图2与3所示。在后续图式中，这些部份彼此接触以简化图式。
初始结构205亦包含多个第一导电结构230A、230B、与230C于基板210上。在此实施例中，第一导电结构230A、230B、与230C可为栅极结构，其包含高介电常数介电层与金属栅极的堆叠。在其他实施例中，第一导电结构230A、230B、与230C亦可包含部份的内连线结构，比如接点、金属通孔、及/或金属线路。在多种实施例中，第一导电结构230A、230B、与230C包含电极、电容、电阻、或上述的组合。为简化及清楚说明，此实施例的第一导电结构230A、230B、与230C可称作高介电常数的介电层/金属栅极的堆叠。
在一些实施例中，第一导电结构230A、230B、与230C(如高介电常数介电层/金属栅极的堆叠)包含界面层、栅极介电层、功函数金属层、以及填充层。在一些其他实施例中，界面层包含介电材料如氧化硅、氮氧化硅、或其他合适介电物，其形成方法可为化学氧化、热氧化、原子层沉积、化学气相沉积、及/或其他合适方法。栅极介电层可包含高介电常数介电层如氧化铪、氧化锆、氧化镧、氧化钛、氧化钇、钛酸锶、其他合适金属氧化物、或上述的组合，其形成方法可为原子层沉积及/或其他合适方法。功函数金属层可为用于n型场效晶体管的n型功函数层，或用于p型场效晶体管的p型功函数层，其沉积方法可为化学气相沉积、物理气相沉积、及/或其他合适工艺。p型功函数层包含的金属具有够大的有效功函数，其择自但不限于氮化钛、氮化钽、钌、钼、钨、铂、或上述的组合。n型功函数层包含的金属具有够低的有效功函数，其择自但不限于钛、铝、碳化钽、氮化钽碳、氮化钽硅、或上述的组合。填充层可包含铝、钨、铜、及/或其他合适材料，其形成方法可为化学气相沉积、物理气相沉积、电镀、及/或其他合适工艺。化学机械研磨工艺可自第一导电结构230A、230B、与230C(如高介电常数介电层/金属栅极的堆叠)移除多余材料，并平坦化初始结构205的上表面。
在一些其他实施例中，先形成虚置栅极堆叠，在进行高温热工艺(如形成源极/漏极的热工艺)之后，再置换成第一导电结构230A、230B、与230C(如高介电常数介电层/金属栅极的堆叠)。虚置栅极堆叠可包含虚置栅极介电层与多晶硅层，且其形成方法可为沉积、微影图案化、与蚀刻等工艺。
在一些实施例中，栅极硬遮罩235形成于每一第一导电结构230A、230B、与230C(如高介电常数介电层/金属栅极的堆叠)上，以作为形成高介电常数介电层/金属栅极的堆叠时的蚀刻遮罩。在一些实施例中，栅极硬遮罩235包含氮化硅在一些实施例中，栅极硬遮罩235可包含钛、氧化钛、氮化钛、TiSiN、钽、氧化钽、氮化钽、TaSiN、氮化硅、氧化硅、碳化硅、氮化硅碳、锰、钴、钌、氮化钨、氮化铝、氧化铝、及/或其他合适材料。栅极硬遮罩235的形成方法可为沉积、微影图案化、与蚀刻等工艺。
在一些实施例中，栅极间隔物240可沿着第一导电结构230A、230B、与230C(如高介电常数介电层/金属栅极的堆叠)的侧壁形成。在一些实施例中，栅极间隔物240包含介电材料如氮化硅。在其他实施例中，栅极间隔物240可包含碳化硅、氮氧化硅、及/或其他合适材料。栅极间隔物240的形成方法可为沉积栅极间隔物层后，接着非等向干蚀刻栅极间隔物层。
初始结构205亦可包含第二导电结构250于基板210上。第二导电结构250的上表面，可与第一导电结构结构230A、230B、与230C(如高介电常数介电层/金属栅极的堆叠)位于不同水平面。在一例中，第二导电结构250的上表面低于第一导电结构230A、230B、与230C(如高介电常数介电层/金属栅极的堆叠)的上表面。第二导电结构250的形成方法可为沉积、微影图案化、与蚀刻等工艺。在一些实施例中，第二导电结构250为源极/漏极结构，其位于第一导电结构230A(如高介电常数介电层/金属栅极的堆叠)的两侧，且其形成方法可为选择性磊晶成长或离子布植。在一些其他实施例中，第二导电结构250亦可包含部份的内连线结构如接点、金属通孔、或金属线路。举例来说，第二导电结构250包含电极、电容、电阻、或部份电阻。为简化与清楚说明，第二导电结构250亦可称作源极/漏极结构。
此处，第二导电结构250之一者为源极结构，而另一者为漏极结构。在一实施例中，位于第一导电结构230A(如高介电常数介电层/金属栅极的堆叠)两侧的部份基板210将凹陷以形成源极/漏极凹陷，接着形成第二导电结构250(如源极/漏极结构)于源极/漏极凹陷上，其形成方法可为一或多个选择性磊晶成长工艺，比如化学气相沉积技术(如气相磊晶及/或超高真空化学气相沉积)、分子束磊晶、及/或其他合适工艺。在多种例子中，第二导电结构250(如源极/漏极结构)包含锗、硅、砷化镓、砷化铝镓、硅锗、磷化镓砷、锑化镓、锑化铟、砷化铟镓、砷化铟、其他合适材料、或上述的组合。第二导电结构250(如源极/漏极结构)可在选择性磊晶成长工艺中邻场掺杂。在其他实施例中，当第二导电结构250(如源极/漏极结构)未临场掺杂时，可进行布植工艺(如接面布植工艺)以掺杂第二导电结构250(如源极/漏极结构)。可进行一或多道回火工艺，以活化掺质。
在此实施例中，初始结构205包含第一介电层260沉积于基板210上，其可填入第一导电结构230B与230C(如高介电常数介电层/金属栅极的堆叠)之间的空间。第一介电层260可包含四乙氧基硅烷氧化物、氟化氧化硅玻璃、未掺杂的硅酸盐玻璃、或掺杂的氧化硅如硼磷硅酸盐玻璃、磷硅酸盐玻璃、硼硅酸盐玻璃、及/或其他合适介电材料。第一介电层260可包含介电常数低于热氧化硅的介电材料(因此其可称作低介电常数介电材料层)。低介电常数介电材料可包括含碳材料、有机硅酸盐玻璃、多孔介电材料、氢倍半硅氧烷介电材料、甲基倍半硅氧烷介电材料、掺杂碳的氧化物的介电材料、氢化硅氧碳化物介电材料、苯并环丁烯介电材料、芳基环丁烯为主的介电材料、聚亚苯基为主的介电材料、其他合适材料、及/或上述的组合。第一介电层260可包含单层或多层。第一介电层260的沉积方法可为化学气相沉积、原子层沉积、旋转涂布、及/或其他合适技术，之后可进行化学机械研磨以研磨第一介电层260并平坦化其上表面。
初始结构205亦可包含第三导电结构270于第二导电结构250(如源极/漏极结构)上。在此实施例中，第三导电结构270为源极/漏极接点金属。如图所示，第三导电结构270(如源极/漏极接点金属)分别延伸至第二导电结构250(如源极/漏极结构)并与其电性连接。第三导电结构270(如源极/漏极接点金属)可包含铜、铝、钨、铜锰、铜铝、铜硅、及/或其他合适导电材料。第三导电结构270(如源极/漏极接点金属)的形成方法可包含形成沟槽、将金属层填入沟槽、以及进行化学机械研磨以平坦化上表面并移除多余金属层。在一些实施例中，第三导电结构270(如源极/漏极接点金属)具有拉长的形状，以提供较佳的接触及电性布线。举例来说，图2的左侧上的第三导电结构270(如源极/漏极接点金属)之一者，可位于隔离结构220所分隔的不同主动区上的两个源极/漏极结构上。在一些实施例中，可进一步搭配图2A中部份的初始结构205的上视图进行说明。图2A仅显示部份的基板210、隔离结构220、与第三导电结构270(如接点金属)。沿着图2A的虚线AA'的剖视图，即图2中的结构。在图2A中，隔离结构220定义并分隔基板210的两个主动区(如鳍状主动区)。第三导电结构270(如接点金属)具有拉长的形状，延伸于隔离结构220上，并位于基板210的两个主动区上(比如位于主动区中个别的源极/漏极结构上)。
一或多个膜层通常可形成于初始结构205上，接着形成沟槽以达膜层的不同水平面(深度)的个别结构，以形成多种导电布线。在此实施例中，更形成多种导电结构于其上，以连接至个别栅极与源极/漏极结构。为简化工艺、降低成本、并提高制程弹性，需要在相同的蚀刻工艺中形成导电结构于个别的栅极与源极/漏极结构上。上述导电结构的形成方法包含以相同的蚀刻工艺形成个别的沟槽，而这是个挑战。特别是考虑到这些沟槽具有不同深度，因此需要过蚀刻。此外，蚀刻穿过第一导电结构230A、230B、与230C(如栅极堆叠)的栅极硬遮罩235可能会损伤栅极间隔物240，造成短落或桥接等问题。本发明实施例提供的结构与其形成方法，可达上述目的而不会产生短路/桥接问题，因此具有较佳的制程弹性与效能。
如图1与3所示，方法100接收初始结构205后，其步骤104形成图案化的蚀刻停止层310于基板210上。在此实施例中，图案化的蚀刻停止层310覆盖第一区315并露出第二区316。第一区315将形成较浅的沟槽于介电层中，而第二区316将形成较深的沟槽于介电层中。在此实施例中，隔离结构220延伸于第一区315中，而主动区延伸于第二区316中，如图3所示，在一实施例中，第一区315包含第一导电结构230A与230B(如高介电常数介电层/金属栅极的堆叠)与第一介电层260，且第二区316包含第一导电结构230C(如高介电常数介电层/金属栅极的堆叠)与第三导电结构270(如源极/漏极接点金属)。图案化的蚀刻停止层310的形成方法为沉积与微影图案化。图案化的蚀刻停止层310设计为组成不同于其他介电材料，特别是不同于栅极硬遮罩235的材料。如此一来，蚀刻栅极硬遮罩235的后续蚀刻工艺将不会破坏图案化的蚀刻停止层310，进而保护图案化的蚀刻停止层310下的结构不受损伤。在一些实施例中，图案化的蚀刻停止层310包含介电材料如氧化硅、碳化硅、及/或其他合适材料。图案化的蚀刻停止层310可包含多膜层，比如氧化硅与氮化硅。图案化的蚀刻停止层310的形成方法可包含沉积、微影图案化、与蚀刻。
如图1与4所示，方法100的步骤106形成第二介电层320于第一区315与第二区316上，包括形成于图案化的蚀刻停止层310上。第二介电层320的形成方法与材料，与前述图2中的第一介电层260类似。
如图1与4所示，方法100的步骤108形成第一图案化的硬遮罩410于第二介电层320上，其具有多个第一开口420。第一开口420定义后续形成的沟槽所在的区域，且沟槽穿过第一开口420。在此实施例中，第一开口420分别对准导电结构，比如第三导电结构270(如源极/漏极接点金属)或第一导电结构230A、230B、及/或230C(如高介电常数介电层/金属栅极的堆叠)。
在一些实施例中，第一图案化的硬遮罩410为图案化的光阻层，且其形成方法为微影工艺。例示性的微影工艺可包含形成光阻层、以微影曝光工艺曝光光阻层、曝光后烘烤工艺、以及显影光阻层以形成图案化的光阻层。在其他实施例中，第一图案化的硬遮罩410的形成方法可为沉积硬遮罩层、以微影工艺形成图案化的光阻层于硬遮罩层上、以及经图案化的光阻层蚀刻硬遮罩材料，以形成第一图案化的硬遮罩410。
如图1与5A所示，方法100的步骤110经由第一开口410蚀刻第二介电层320，以形成第一沟槽430于第一区315中，并形成第二沟槽440于第二区316中。第一沟槽430对准导电结构并位于其上，比如第一介电层260中的第三导电结构270(如接点金属)。第二沟槽440对准第二区316中的第三导电结构270(如源极/漏极接点金属)。在一实施例中，每一第一沟槽430与第二沟槽440具有垂直轮廓(如平直墙状轮廓)。在另一实施例中，每一第一沟槽430与第二沟槽440具有锥状轮廓。在一些实施例中，第一沟槽430露出部份的图案化的蚀刻停止层310，而第二沟槽440露出部份的第三导电结构270(如源极/漏极接点金属)。沟槽的蚀刻方法可包含湿蚀刻、干蚀刻、及/或上述的组合。在一例中，沟槽的蚀刻方法包含电浆干蚀刻工艺，其采用氟为主的化学品如CF4、SF6、CH2F2、CHF3、及/或C2F6。在另一例中，湿蚀刻工艺可采用稀氢氟酸、氢氧化钾溶液、氨水、含有氢氟酸、硝酸、及/或醋酸的溶液、及/或其他合适的湿蚀刻品。
在形成第一沟槽430与第二沟槽440后，可用另一蚀刻工艺移除第一图案化的硬遮罩410，如图5B所示。在图案化的硬遮罩410为光阻图案的例子中，其移除方法可为湿式剥除及/或电浆灰化。
如图1、6A、与6B所示，方法100的步骤112形成介电间隔物510于第一沟槽430与第二沟槽440的侧壁上。在一些实施例中，介电间隔物510的形成方法为沉积介电材料层505于第一沟槽430与第二沟槽440的侧壁上(如图6A所示)，再非等向蚀刻介电材料层505。在一些例子中，介电材料层505的沉积方法包含化学气相沉积、原子层沉积、及/或其他合适方法。在一些例子中，非等向蚀刻介电材料层505的方法包含干蚀刻如电浆蚀刻，其采用偏用与合适的蚀刻品如CF4、SF6、NF3、CH2F2、及/或上述的组合。在蚀刻工艺中，将移除第一沟槽430与第二沟槽440的底部的介电材料层505。如此一来，将露出第一沟槽430中部份的图案化的蚀刻停止层310，以及第二沟槽440中部份的第三导电结构270(如源极/漏极接点金属)。
介电材料层505与图案化的蚀刻停止层310的组成不同，以达后续蚀刻中的蚀刻选择性。在一些实施例中，介电材料层505可包含氧化硅、氮化硅、氮氧化硅、氮化硅碳、及/或上述的组合。介电材料层505可包含多层膜，比如氧化硅膜与氮化硅膜。
如图1与7所示，方法100的步骤114沉积第一金属层515于第一沟槽430与第二沟槽440中。在一些实施例中，在沉积第一金属层515之前，先沉积胶层(或黏着层)于第一沟槽430与第二沟槽440中，以增进材料黏着性。胶层可包含氮化钛、氮化钽、氮化钨、氮化钛硅、或氮化钽硅。第一金属层515可包含铜、铝、钨、铜锰、铜铝、铜硅、或其他合适导电材料。在一实施例中，第一金属层510包含钨。胶层与第一金属层515的沉积方法可为物理气相沉积、化学气相沉积、有机金属化学气相沉积、或电镀。在一些实施例中，以化学机械研磨移除多余的第一金属层515。保留于第一沟槽430与第二沟槽440的第一金属层515，即分别形成第一金属结构520与第二金属结构530。如此一来，第一金属结构520接触第一沟槽430中的图案化的蚀刻停止层310，而第二金属结构530接触第二沟槽440中的第三导电结构270(如源极/漏极接点金属)。介电间隔物510各自沿着第一金属结构520与第二金属结构530的侧壁。
在此实施例中，介电间隔物510增进第一金属结构520、第二金属结构530、与第一导电结构230A、230B、与230C(如高介电常数介电层/金属栅极的堆叠)之间的电性绝缘。在一些实施例中，第一金属结构520与第二金属结构530设计以耦接个别的导电结构，以提供垂直及水平的电性布线。举例来说，第一金属结构520电性连接至第三导电结构270(如接点金属)，如图7A的上视图所示；而第二金属结构530经由第三导电结构270(如源极/漏极接点金属)电性连接至第二导电结构250(如源极/漏极结构)。
如图1与8所示，方法100的步骤116形成第三介电层610于第二介电层320、第一金属结构520、与第二金属结构530上。第三介电层610的形成方法与材料，与前述图2中的第一介电层260类似。
如图1与9A所示，方法100的步骤118形成第二图案化的硬遮罩620于第三介电层610上。在此实施例中，第二案化的硬遮罩620具有第二开口625与第三开口626，第二开口625对准第一金属结构520并位于其上，而第三开口626对准第一导电结构230C(如高介电常数介电层/金属栅极的堆叠)。第二图案化的硬遮罩620的形成方法与材料，与前述第4图中的第一图案化的硬遮罩410类似。
在此实施例中，图案化的蚀刻停止层310位于第一金属结构520下，而第二开口625在对准第一金属结构520时可偏离中心(比如对准介电间隔物510的一侧的外侧边缘，如图9B所示)将视作可容忍。上述工艺容忍度增加的好处在于降低微影工艺解析度的限制，并增大第二开口625与第三开口626的图案化工艺中的工艺范围，特别是在半导体装置200的尺寸缩小，因此第一金属结构520与第二金属结构530的宽度实质上变小的情况。
如图1与10A所示，方法100的步骤120经由第二开口625蚀刻第三介电层610，以形成第三沟槽630；并经由第三开口626蚀刻第三介电层610、第二介电层320、与栅极硬遮罩235，以形成第四沟槽640。如图10A所示，第四沟槽640比第三沟槽630深。在蚀穿介电层(如第二介电层320与第三介电层610)时，必需过蚀刻以形成第四沟槽640。此外，蚀刻工艺需要额外蚀刻穿过栅极硬遮罩235，其可能蚀刻穿过栅极间隔物240与介电间隔物510而造成短路问题。图案化的蚀刻停止层310的组成设计为不同于栅极硬遮罩235，且不同于栅极间隔物240与介电间隔物510。如此一来，施加至栅极硬遮罩235的蚀刻工艺将会停止于图案化的蚀刻停止层310，以避免上述的短路问题。蚀刻工艺可包含选择性湿蚀刻、选择性干蚀刻、及/或上述的组合。此外，由于金属层(如第一金属结构520)通常可抵抗介电蚀刻工艺(比如蚀刻第二介电层320与栅极硬遮罩235的工艺)，因此具有适当选择性的蚀刻工艺其蚀刻品选择较具弹性，进而增加蚀刻工艺的弹性。在一实施例中，干蚀刻工艺采用含氟气体如CF4、SF6、CH2F2、CHF3、及/或C2F6。
如图10B所示，蚀刻工艺可选择性地蚀刻第二介电层320与第三介电层610，且实质上不蚀刻图案化的蚀刻停止层310。在一实施例中，第三介电层610为氧化硅，介电间隔物510为氮化硅，而图案化的蚀刻停止层310为碳化硅。在一些实施例中，在蚀刻露出的介电间隔物510时，将露出并蚀刻第一金属结构520的上方角落520U，如图10B所示。然而即使在这样的环境下，图案化的蚀刻停止层310仍保护第一导电结构230A(如高介电常数介电层/金属栅极的堆叠)的栅极间隔物240与第一介电层260免于蚀刻。
在形成第三沟槽630与第四沟槽640后，可采用合适的蚀刻工艺移除第二图案化的硬遮罩620。在第二图案化的硬遮罩620为光阻图案的例子中，之后移除第二图案化的硬遮罩620的方法可为湿式剥除及/或电浆灰化。
如图1、11A、与11B所示，方法100的步骤122形成第二金属层710于第三沟槽630与第四沟槽640中。在这方面，图11A对应的方法100延续图10A所示的实施例，而图11B对应的方法100延续图10B所示的实施例。在一些实施例中，第二金属层710可包含钨、钛、银、铝、氮化钛铝、碳化钽、氮化钽碳、氮化钽硅、锰、锆、氮化钛、氮化钽、钌、钼、氮化钨、铜、其他合适材料、或上述的组合。第二金属层710的形成方法可为原子层沉积、物理气相沉积、化学气相沉积、及/或其他合适工艺。此外，以化学机械研磨工艺移除多余的第二金属层710。化学机械研磨工艺可让第二金属层710与第三介电层610具有实质上平坦的上表面。保留于第三沟槽630与第四沟槽640中的第二金属层710，即分别形成第三金属结构715与第四金属结构716。
在第三沟槽630中，第三金属结构715物理接触第一金属结构520。在第四沟槽640中，第四金属结构716物理接触第一导电结构230C(如高介电常数介电层/金属栅极的堆叠)。在一些实施例中，第三导电结构270(如源极/漏极接点金属)、第一金属结构520、第二金属结构530、第三金属结构715、与第四金属结构716形成多种多层内连线结构，可提供垂直与水平的电性布线以用于耦接多种装置结构如第二导电结构250(比如源极/漏极结构)、第一导电结构230C(比如高介电常数介电层/金属栅极的堆叠)、及/或被动装置)，进而形成功能电路。
半导体装置200可包含额外结构，其可由后续制程形成。在方法100之前、之中、与之后可进行额外步骤，且额外实施例的方法100可取代、省略、或调换一些步骤。
综上所述，可知本发明实施例提供的方法中，单一蚀刻工艺形成的沟槽具有不同深度。此方法采用图案化的蚀刻停止层，可避免深沟槽的后续蚀刻工艺蚀刻浅沟槽。此方法提供完整的沟槽形成制程，其具有改良的操作范围控制与制程弹性。特别是在步骤120与122中，连接至栅极堆叠的通孔至栅极金属结构(如第四金属结构716)与连接至源极/漏极结构的通孔至源极/漏极金属结构(如第三金属结构715)可分开形成，或者弹性地分组形成，端视图案密度与其他参数而定。在一例中的制程，通孔至源极/漏极金属结构形成于第一蚀刻工艺中，一组通孔至栅极金属结构形成于第二蚀刻工艺中，而另一组通孔至栅极金属结构形成于则与通孔至源极/漏极金属结构一起形成于第一蚀刻工艺中。可提供制程弹性以最佳化及改良制程。
本发明提供半导体结构与其形成方法的多种实施例，其比现有方法具有一或多个改良。在一实施例中，制作半导体装置的方法包含形成蚀刻停止层，其组成可设计以提供蚀刻选择性。蚀刻停止层可进一步图案化以覆盖下方的导电结构如金属栅极，使其免于被蚀刻工艺损伤。上述蚀刻工艺可形成不同深度的沟槽，甚至可移除部份栅极硬遮罩。
在一实施例中，半导体装置的形成方法包括：沉积蚀刻停止层于基板上；图案化蚀刻停止层，使图案化的蚀刻停止层覆盖第一区的基板，且图案化的蚀刻停止层的开口露出第二区的基板；沉积第一介电层于第一区中的蚀刻停止层上以及第二区中的基板上；图案化第一介电层，以形成第一沟槽穿过第一区中的第一介电层，且第一沟槽露出蚀刻停止层；形成金属结构于第一沟槽中；沉积第二介电层于第一区中的金属结构上以及第二区中的第一介电层上；以及进行图案化工艺，以形成第二沟槽穿过第一区中的第二介电层，并形成第三沟槽穿过第二区中的第二介电层与第一介电层，且第二沟槽露出金属结构。
在一些实施例中，上述方法更包括形成栅极结构于第二区中，其中沉积第一介电层于第二区上的步骤包含沉积第一介电层于栅极结构上。
在一些实施例中，上述方法形成第三沟槽的步骤中，第三沟槽露出栅极结构。
在一些实施例中，上述方法更包括形成源极/漏极结构于第二区中，其中栅极结构分隔源极/漏极结构；以及形成接点金属结构于源极/漏极结构上。
在一些实施例中，上述方法形成第一沟槽穿过第一介电层的步骤包含形成第四沟槽穿过第一介电层以延伸至接点金属结构。
在一些实施例中，上述方法图案化蚀刻停止层的步骤包含图案化蚀刻停止层以覆盖栅极结构。
在一些实施例中，上述方法更包括将第二金属结构填入第二沟槽以连接至金属结构。
在一些实施例中，上述方法更包括将第三金属结构填入第三沟槽以连接至栅极结构。
在一些实施例中，上述方法更包括形成间隔物层于第一沟槽的侧壁上。
在一些实施例中，上述方法的隔离结构形成于基板中并延伸于第一区中，且主动区延伸于第二区中。
在另一实施例中，半导体装置的形成方法包括：形成第一栅极结构于第一区中的基板上，沉积第一介电层于基板上，其中第一介电层围绕第一栅极结构；形成图案化的蚀刻停止层以覆盖第一介电层及第一栅极结构，且图案化的蚀刻停止层未覆盖第二区的基板；沉积第二介电层于基板上；图案化第二介电层，以形成第一沟槽穿过第一区中的第二介电层；将金属结构填入第一沟槽中；沉积第三介电层于第二介电层与金属结构上；以及进行蚀刻工艺，以形成第二沟槽与第三沟槽，其中第二沟槽延伸穿过第三介电层以露出金属结构，且第三沟槽延伸穿过第三介电层与第二介电层。
在一些实施例中，上述方法的图案化的蚀刻停止层保护第一区中的第一介电层与第一栅极结构免于被蚀刻工艺蚀刻。
在一些实施例中，上述方法更包括形成第二栅极结构于第二区中的基板上，其中形成第三沟槽的步骤包括形成第三沟槽延伸穿过第三介电层与第二介电层以达第二栅极结构。
在一些实施例中，上述方法更包括形成源极/漏极结构于第二区中，且第二栅极结构位于源极/漏极结构之间；以及形成接点金属结构于源极/漏极结构上。
在一些实施例中，上述方法图案化第二介电层以形成第一沟槽的步骤包括图案化第二介电层以形成第四沟槽，其延伸穿过第二介电层以达接点金属结构。
在一些实施例中，上述方法更包括沉积金属层，以形成第二金属结构于第二沟槽中并直接位于金属结构上，并形成第三金属结构于第三沟槽中并直接位于第二栅极结构上。
在一些实施例中，上述方法的蚀刻工艺包含蚀刻形成第二沟槽于第三介电层中，以露出图案化的蚀刻停止层。
在又一实施例中，半导体装置的形成方法包括：形成第一栅极堆叠于第一区中的基板上，以及形成第二栅极堆叠于第二区中的基板上；沉积第一介电层围绕第一栅极堆叠与第二栅极堆叠；形成图案化的蚀刻停止层于第一介电层上以覆盖第一栅极堆叠，且图案化的蚀刻停止层未覆盖第二栅极堆叠；沉积第二介电层于第一区与第二区上；图案化第二介电层以形成第一沟槽于第一区中，且第一沟槽穿过第二介电层；形成第一金属结构于第一沟槽中；沉积第三介电层于第二介电层与第一金属结构上；以及进行蚀刻工艺，以形成第二沟槽穿过第三介电层以露出第一区中部份的第一金属结构，并形成第二沟槽延伸穿过第三介电层与第二介电层以露出第二区中的第二栅极堆叠。
在一些实施例中，上述方法形成第一栅极堆叠与第二栅极堆叠的步骤，包括形成形成栅极硬遮罩于栅极材料上，以栅极硬遮罩作为蚀刻遮罩并蚀刻栅极材料，以及形成栅极间隔物于第一栅极堆叠与第二栅极堆叠的侧壁上；以及图案化的蚀刻停止层其组成不同于第二介电层、第三介电层、栅极硬遮罩、与栅极间隔物，以在蚀刻工艺中保护第一区中的第一栅极堆叠免于蚀刻。
在一实施例中，上述方法更包括进行另一蚀刻工艺，以形成第四沟槽延伸穿过第三介电层与第二介电层，且第四沟槽露出第三区的第三栅极堆叠。
在另一实施例中，半导体装置的形成方法包括：形成第一栅极堆叠于第一区中的基板上，以及形成第二栅极堆叠于第二区中的基板上；沉积第一介电层于基板上以围绕第一栅极堆叠与第二栅极堆叠；形成图案化的蚀刻停止层于第一介电层上以覆盖第一栅极堆叠，且图案化的蚀刻停止层未覆盖第二栅极堆叠；沉积第二介电层于第一区与第二区上；图案化第二介电层以形成第一沟槽于第一区中，且第一沟槽穿过第二介电层；将金属结构填入第一沟槽中；沉积第三介电层于第二介电层与金属结构上；以及进行蚀刻工艺，以形成第二沟槽穿过第三介电层以露出第一区中部份的金属结构，并形成第二沟槽延伸穿过第三介电层与第二介电层以露出第二区中的第二栅极堆叠。
在又一实施例中，提供金属栅极于隔离结构上，且第一氮化物层(如氮化硅)围绕金属栅极。硬遮罩层位于第一氮化物层上，且第一层间介电层形成于硬遮罩上。硬遮罩可为碳化硅、氧化硅、或氮化硅。开口形成于第一层间介电层中，且侧壁间隔物形成于开口中。侧壁间隔物可为第二氮化物层(如氮化硅)。插塞可形成于开口中，比如以化学机械研磨形成的钨插塞。之后可形成第二层间介电层于第一层间介电层上，并图案化第二层间介电层。进行通孔蚀刻工艺以移除开口中的一些侧壁间隔物。硬遮罩可阻止通孔蚀刻工艺进一步蚀刻至第一氮化物层。
上述实施例的特征有利于本技术领域中具有通常知识者理解本发明。本技术领域中具有通常知识者应理解可采用本发明作基础，设计并变化其他工艺与结构以完成上述实施例的相同目的及/或相同优点。本技术领域中具有通常知识者亦应理解，这些等效置换并未脱离本发明精神与范畴，并可在未脱离本发明的精神与范畴的前提下进行改变、替换、或更动。

Claims (1)

1.一种半导体装置的形成方法，包括：
沉积一蚀刻停止层于一基板上；
图案化该蚀刻停止层，使图案化的该蚀刻停止层覆盖一第一区的该基板，且图案化的该蚀刻停止层的一开口露出一第二区的该基板；
沉积一第一介电层于该第一区中的该蚀刻停止层上以及该第二区中的该基板上；
图案化该第一介电层，以形成一第一沟槽穿过该第一区中的该第一介电层，且该第一沟槽露出该蚀刻停止层；
形成一金属结构于该第一沟槽中；
沉积一第二介电层于该第一区中的该金属结构上以及该第二区中的该第一介电层上；以及
进行一图案化工艺，以形成一第二沟槽穿过该第一区中的该第二介电层，并形成一第三沟槽穿过该第二区中的该第二介电层与该第一介电层，且该第二沟槽露出该金属结构。
CN201710197165.6A 2016-04-28 2017-03-29 半导体装置的形成方法 Active CN107342259B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662329043P 2016-04-28 2016-04-28
US62/329,043 2016-04-28
US15/434,840 2017-02-16
US15/434,840 US9905471B2 (en) 2016-04-28 2017-02-16 Integrated circuit structure and method forming trenches with different depths

Publications (2)

Publication Number Publication Date
CN107342259A true CN107342259A (zh) 2017-11-10
CN107342259B CN107342259B (zh) 2022-11-18

Family

ID=60158503

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710197165.6A Active CN107342259B (zh) 2016-04-28 2017-03-29 半导体装置的形成方法

Country Status (3)

Country Link
US (1) US9905471B2 (zh)
CN (1) CN107342259B (zh)
TW (1) TWI713147B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111223842A (zh) * 2018-11-26 2020-06-02 台湾积体电路制造股份有限公司 半导体装置及其制造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI694593B (zh) * 2018-04-17 2020-05-21 聯華電子股份有限公司 半導體記憶元件的製作方法
US11393754B2 (en) * 2018-09-28 2022-07-19 Intel Corporation Contact over active gate structures with etch stop layers for advanced integrated circuit structure fabrication
US11164776B2 (en) * 2019-09-30 2021-11-02 International Business Machines Corporation Metallic interconnect structure
US11652149B2 (en) * 2020-08-13 2023-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Common rail contact
TWI755072B (zh) * 2020-09-23 2022-02-11 世界先進積體電路股份有限公司 電容式生物感測器
US11988625B2 (en) 2020-12-23 2024-05-21 Vanguard International Semiconductor Corporation Capacitive biosensor and fabricating method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2096566A1 (zh) * 1970-06-29 1972-02-18 Western Electric Co
CN101872742A (zh) * 2009-04-22 2010-10-27 台湾积体电路制造股份有限公司 半导体装置及其制造方法
US20140151237A1 (en) * 2002-05-07 2014-06-05 Microfabrica Inc. Methods of and Apparatus for Electrochemically Fabricating Structures Interlaced Layers or Via Selective Etching and Filling of Voids
TW201546951A (zh) * 2014-03-21 2015-12-16 台灣積體電路製造股份有限公司 半導體結構及其形成方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8669780B2 (en) 2011-10-31 2014-03-11 Taiwan Semiconductor Manufacturing Company, Ltd. Three dimensional integrated circuit connection structure and method
US9557354B2 (en) 2012-01-31 2017-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Switched capacitor comparator circuit
US8631372B2 (en) 2012-02-10 2014-01-14 Taiwan Semiconductor Manufacturing Co., Ltd. System and method of electromigration mitigation in stacked IC designs
US9633149B2 (en) 2012-03-14 2017-04-25 Taiwan Semiconductor Manufacturing Co., Ltd. System and method for modeling through silicon via
US8448100B1 (en) 2012-04-11 2013-05-21 Taiwan Semiconductor Manufacturing Co., Ltd. Tool and method for eliminating multi-patterning conflicts
US9275950B2 (en) 2012-05-29 2016-03-01 Taiwan Semiconductor Manufacturing Co., Ltd. Bead for 2.5D/3D chip packaging application
US8754818B2 (en) 2012-07-05 2014-06-17 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated antenna structure on separate semiconductor die
US9086452B2 (en) 2012-08-10 2015-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimensional integrated circuit and method for wireless information access thereof
US9165968B2 (en) 2012-09-14 2015-10-20 Taiwan Semiconductor Manufacturing Co., Ltd. 3D-stacked backside illuminated image sensor and method of making the same
US8701073B1 (en) 2012-09-28 2014-04-15 Taiwan Semiconductor Manufacturing Co., Ltd. System and method for across-chip thermal and power management in stacked IC designs
US9016939B2 (en) 2012-10-01 2015-04-28 Taiwan Semiconductor Manufacturing Co., Ltd. Thermal sensor with second-order temperature curvature correction
US9431064B2 (en) 2012-11-02 2016-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Memory circuit and cache circuit configuration
US9172242B2 (en) 2012-11-02 2015-10-27 Taiwan Semiconductor Manufacturing Co., Ltd. Electrostatic discharge protection for three dimensional integrated circuit
US9252593B2 (en) 2012-12-17 2016-02-02 Taiwan Semiconductor Manufacturing Co., Ltd. Three dimensional integrated circuit electrostatic discharge protection and prevention test interface
US9619409B2 (en) 2013-01-08 2017-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. Data sampling alignment method for memory inferface
US8896094B2 (en) 2013-01-23 2014-11-25 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for inductors and transformers in packages
US9171798B2 (en) 2013-01-25 2015-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for transmission lines in packages
US9779990B2 (en) 2013-02-27 2017-10-03 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated antenna on interposer substrate
US9219038B2 (en) 2013-03-12 2015-12-22 Taiwan Semiconductor Manufacturing Co., Ltd. Shielding for through-silicon-via
US9354254B2 (en) 2013-03-14 2016-05-31 Taiwan Semiconductor Manufacturing Co., Ltd. Test-yield improvement devices for high-density probing techniques and method of implementing the same
US9431296B2 (en) * 2014-06-26 2016-08-30 International Business Machines Corporation Structure and method to form liner silicide with improved contact resistance and reliablity
US9991200B2 (en) * 2014-09-25 2018-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Air gap structure and method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2096566A1 (zh) * 1970-06-29 1972-02-18 Western Electric Co
US20140151237A1 (en) * 2002-05-07 2014-06-05 Microfabrica Inc. Methods of and Apparatus for Electrochemically Fabricating Structures Interlaced Layers or Via Selective Etching and Filling of Voids
CN101872742A (zh) * 2009-04-22 2010-10-27 台湾积体电路制造股份有限公司 半导体装置及其制造方法
TW201546951A (zh) * 2014-03-21 2015-12-16 台灣積體電路製造股份有限公司 半導體結構及其形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111223842A (zh) * 2018-11-26 2020-06-02 台湾积体电路制造股份有限公司 半导体装置及其制造方法

Also Published As

Publication number Publication date
TW201803020A (zh) 2018-01-16
US20170316983A1 (en) 2017-11-02
CN107342259B (zh) 2022-11-18
US9905471B2 (en) 2018-02-27
TWI713147B (zh) 2020-12-11

Similar Documents

Publication Publication Date Title
CN107342259A (zh) 半导体装置的形成方法
TWI820215B (zh) 半導體結構與其製作方法
KR101412906B1 (ko) 전계 효과 트랜지스터를 위한 구조 및 방법
US9953857B2 (en) Semiconductor device with buried local interconnects
CN106711042A (zh) 用于半导体中段制程（meol）工艺的方法和结构
US20130093093A1 (en) Semiconductor device with damascene bit line and method for fabricating the same
CN103811320B (zh) 半导体器件及其制造方法
EP3811409B1 (en) Novel 3d nand memory device and method of forming the same
WO2012154228A1 (en) Local interconnect structure self-aligned to gate structure
CN108257919A (zh) 随机动态处理存储器元件的形成方法
US9640626B2 (en) Semiconductor device with buried gates and bit line contacting peripheral gate
CN106898608A (zh) 半导体装置结构
CN106711223A (zh) 半导体装置
US9224654B2 (en) Fin capacitor employing sidewall image transfer
CN112713087A (zh) 半导体结构及其形成方法
US20230369104A1 (en) Method for manufacturing semiconductor device
CN114914242A (zh) 半导体元件及其制备方法
CN107808882A (zh) 半导体集成电路结构及其制作方法
WO2024182038A1 (en) Three-dimensional memory device containing multi-level word line contact wells and methods for manufacturing the same
CN101339902B (zh) 高压半导体器件及其制造方法
CN111435658B (zh) 形成存储器堆叠结构的方法
CN218482246U (zh) 半导体装置
CN110970503A (zh) 半导体装置
US20220344209A1 (en) High density 3d routing with rotational symmetry for a plurality of 3d devices
CN110896047A (zh) 浅沟槽隔离结构和半导体器件的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant