CN112713087A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN112713087A
CN112713087A CN201911019190.0A CN201911019190A CN112713087A CN 112713087 A CN112713087 A CN 112713087A CN 201911019190 A CN201911019190 A CN 201911019190A CN 112713087 A CN112713087 A CN 112713087A
Authority
CN
China
Prior art keywords
layer
groove
core layer
core
etched
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911019190.0A
Other languages
English (en)
Other versions
CN112713087B (zh
Inventor
金吉松
窦涛
苏波
杨明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201911019190.0A priority Critical patent/CN112713087B/zh
Publication of CN112713087A publication Critical patent/CN112713087A/zh
Application granted granted Critical
Publication of CN112713087B publication Critical patent/CN112713087B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体结构及其形成方法，形成方法包括：提供基底，基底上形成有待刻蚀层；在待刻蚀层上形成核心层、以及位于核心层中的多个牺牲层，多个牺牲层之间间隔排布；去除相邻的牺牲层之间的部分核心层，形成贯穿核心层的第一凹槽，第一凹槽的侧壁暴露出牺牲层；对第一凹槽侧壁的核心层进行第一离子掺杂处理，适于增大第一凹槽侧壁的核心层的耐刻蚀度；在第一凹槽的侧壁形成侧墙；在进行第一离子掺杂处理和形成侧墙后，去除牺牲层，形成贯穿核心层的第二凹槽，第二凹槽和第一凹槽之间被侧墙隔离；以核心层和侧墙为掩膜，刻蚀第一凹槽和第二凹槽底部的待刻蚀层。本发明实施例有利于降低第一凹槽侧壁的核心层在去除牺牲层的步骤中被误刻蚀的概率。

Description

半导体结构及其形成方法
技术领域
本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
背景技术
随着半导体集成电路(Integrated circuit，IC)产业的快速成长，半导体技术在摩尔定律的驱动下持续地朝更小的工艺节点迈进，使得集成电路朝着体积更小、电路精密度更高、电路复杂度更高的方向发展。
在集成电路发展过程中，通常随着功能密度(即每一芯片的内连线结构的数量)逐渐增加的同时，几何尺寸(即利用工艺步骤可以产生的最小元件尺寸)也逐渐减小，这相应增加了集成电路制造的难度和复杂度。
目前，在技术节点不断缩小的情况下，如何提高形成于晶圆上的图形与目标图形的匹配度成为了一种挑战。
发明内容
本发明实施例解决的问题是提供一种半导体结构及其形成方法，使在所述待刻蚀层中形成的目标图形满足工艺要求。
为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底上形成有待刻蚀层；在所述待刻蚀层上形成核心层、以及位于所述核心层中的多个牺牲层，所述多个牺牲层之间间隔排布；去除相邻的所述牺牲层之间的部分所述核心层，在核心层中形成贯穿核心层的第一凹槽，第一凹槽的侧壁暴露出牺牲层；对所述第一凹槽侧壁的所述核心层进行第一离子掺杂处理，适于增大第一凹槽侧壁的核心层的耐刻蚀度；在所述第一凹槽的侧壁形成侧墙；在进行第一离子掺杂处理和形成所述侧墙后，去除所述牺牲层，在核心层中形成贯穿核心层的多个第二凹槽，第二凹槽和第一凹槽之间被侧墙隔离；以所述核心层和侧墙为掩膜，刻蚀所述第一凹槽和第二凹槽底部的所述待刻蚀层。
相应的，本发明实施例还提供一种半导体结构，包括：基底；待刻蚀层，位于所述基底上；核心层，位于所述待刻蚀层上；多个间隔排布的牺牲层，位于所述待刻蚀层上且位于所述核心层中；第一凹槽，位于相邻的所述牺牲层之间的核心层中且贯穿核心层；其中，所述第一凹槽侧壁的核心层中掺杂有第一掺杂离子，用于增大第一凹槽侧壁的核心层的耐刻蚀度；侧墙，位于所述第一凹槽的侧壁，所述侧墙和所述核心层用于作为刻蚀所述待刻蚀层的掩膜。
与现有技术相比，本发明实施例的技术方案具有以下优点：
本发明实施例的半导体结构的形成方法中，在去除相邻的所述牺牲层之间的部分所述核心层以形成第一凹槽之后，且在去除所述牺牲层之前，还对第一凹槽侧壁的核心层进行第一离子掺杂处理，适于增大第一凹槽侧壁的核心层的耐刻蚀度，从而使第一凹槽侧壁的核心层更耐刻蚀，这有利于降低第一凹槽侧壁的核心层在去除牺牲层的步骤中被误刻蚀的概率，从而保证所述核心层和第一凹槽的图形完整性，且有利于防止所述第二凹槽之间互相连通，进而在以核心层和侧墙为掩膜、刻蚀所述第一凹槽和第二凹槽底部的待刻蚀层的步骤中，有利于保证所述核心层能够起到相应的掩膜作用、以及提高刻蚀所述待刻蚀层的工艺效果，相应有利于使在所述待刻蚀层中形成的目标图形满足工艺要求。
可选方案中，所述待刻蚀层为金属层间介质层；以所述核心层和侧墙为掩膜，刻蚀所述第一凹槽和第二凹槽底部的所述待刻蚀层后，在第一凹槽底部的所述待刻蚀层中形成第一互连沟槽，在第二凹槽底部所述待刻蚀层中形成第二互连沟槽，第一互连沟槽和第二互连沟槽为形成互连线提供空间位置；本发明实施例通过对第一凹槽侧壁的核心层进行第一离子掺杂处理，增大了第一凹槽侧壁的核心层的耐刻蚀度，有利于降低第一凹槽侧壁的核心层在去除牺牲层的步骤中被误刻蚀的概率，相应有利于防止第二凹槽之间相连通、并提高第二凹槽的图形质量，从而有利于防止所述第二互连沟槽之间相互连通、并提高第一互连沟槽和第二互连沟槽的图形质量，进而有利于降低互连线之间发生短接问题的几率、提高互连线的图形精度，提高了半导体结构的电连接可靠性。
附图说明
图1至图6是一种半导体结构的形成方法中各步骤对应的结构示意图；
图7至图16是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
具体实施方式
目前在金属层间介质层中形成的互连线之间容易发生短接的问题。现结合一种半导体结构的形成方法分析互连线之间容易发生短接问题的原因。
参考图1至图6，示出了一种半导体结构的形成方法中各步骤对应的结构示意图。
参考图1，图1a为俯视图，图1b为图1a中沿aa1割线的剖面图，提供基底(图未示)，基底上形成有金属层间介质层1。
继续参考图1，在金属层间介质层1上形成核心层2、以及位于核心层2中的多个牺牲层3，多个牺牲层3之间间隔排布。
参考图2，图2a为俯视图，图2b为图2a中沿aa1割线的剖面图，去除相邻的牺牲层3之间的部分核心层2，在核心层2中形成贯穿核心层2的第一凹槽4，第一凹槽4的侧壁暴露出牺牲层3。
参考图3，图3a为俯视图，图3b为图3a中沿aa1割线的剖面图，在第一凹槽4的侧壁形成侧墙5。
参考图4，图4a为俯视图，图4b为图4a中沿aa1割线的剖面图，在形成侧墙5后，去除牺牲层3，在核心层2中形成贯穿核心层2的多个第二凹槽6，第二凹槽6和第一凹槽4之间被侧墙5隔离。
参考图5，图5a为俯视图，图5b为图5a中沿aa1割线的剖面图，以核心层2和侧墙5为掩膜，刻蚀第一凹槽4和第二凹槽6底部的金属层间介质层1，在第一凹槽4底部的金属层间介质层1中第一互连沟槽7，在第二凹槽6底部的金属层间介质层1中形成第二互连沟槽8。
参考图6，图6a为俯视图，图6b为图6a中沿aa1割线的剖面图，在第一互连沟槽7和第二互连沟槽8中形成互连线9。
在形成第一凹槽4的步骤中，通常采用等离子体刻蚀工艺对核心层2进行刻蚀。但是，等离子刻蚀工艺容易对核心层2造成损伤，这容易增加第一凹槽4侧壁的核心层2在去除牺牲层3的步骤中被误刻蚀的概率，进而容易导致第二凹槽6之间互相连通，或者，容易在核心层2中形成不需要的图形，从而降低了第一凹槽4和第二凹槽6的图形精度。
相应地，在以核心层2和侧墙5为掩膜，刻蚀第一凹槽4和第二凹槽6底部的金属层间介质层1，在第一凹槽4底部的金属层间介质层1中第一互连沟槽7，在第二凹槽6底部的金属层间介质层1中形成第二互连沟槽8后，第一互连沟槽7和第二互连沟槽8的图形质量较差，且第二互连沟槽8之间容易互相连通，进而在第一互连沟槽7和第二互连沟槽8中形成互连线9之后，互连线9的图形质量较差，且互连线9之间发生短接问题的概率较高，这容易降低半导体结构的电连接可靠性。
为了解决所述技术问题，本发明实施例的半导体结构的形成方法中，通过对第一凹槽侧壁的核心层进行第一离子掺杂处理，适于增大第一凹槽侧壁的核心层的耐刻蚀度，从而使第一凹槽侧壁的核心层更耐刻蚀，这有利于降低第一凹槽侧壁的核心层在去除牺牲层的步骤中被误刻蚀的概率，从而保证核心层和第一凹槽的图形完整性，且有利于防止所述第二凹槽之间互相连通，进而在以核心层和侧墙为掩膜、刻蚀所述第一凹槽和第二凹槽底部的待刻蚀层的步骤中，有利于保证所述核心层能够起到相应的掩膜作用、以及提高刻蚀所述待刻蚀层的工艺效果，相应有利于使在所述待刻蚀层中形成的目标图形满足工艺要求。
为使本发明实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图7至图16是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
参考图7，提供基底(图未示)，所述基底上形成有待刻蚀层100。
所述基底用于为后续工艺制程提供工艺平台。
本实施例中，所述基底中可以形成有晶体管、电容器等半导体器件，所述基底中还可以形成有电阻结构、导电结构等功能结构。
所述待刻蚀层100用于作为后续需进行图形化以形成目标图形的材料层。
本实施例中，所述待刻蚀层100为金属层间介质层(IMD)，所述待刻蚀层100用于实现后段(Back end of line，BEOL)制程中互连线之间的电隔离。
为此，待刻蚀层100的材料为低k介质材料(低k介质材料指相对介电常数大于或等于2.6且小于等于3.9的介质材料)、超低k介质材料(超低k介质材料指相对介电常数小于2.6的介质材料)、氧化硅、氮化硅或氮氧化硅等。
本实施例中，待刻蚀层100的材料为超低k介质材料，从而降低后段互连线之间的寄生电容，进而减小后段RC延迟。具体地，超低k介质材料可以为SiOCH。
半导体结构的形成方法还包括：在待刻蚀层100上形成硬掩膜材料层110；在硬掩膜材料层110上形成刻蚀停止层120。
硬掩膜材料层110用于经后续图形化工艺后，形成硬掩膜层。后续形成第一凹槽和第二凹槽后，能够先将第一凹槽和第二凹槽的图形传递到硬掩膜材料层110中形成硬掩膜层，再以硬掩膜层为掩膜刻蚀待刻蚀层100，即使后续核心层和侧墙在刻蚀的过程中被消耗，还能够以硬掩膜层为掩膜继续刻蚀所述待刻蚀层，有利于提高后续刻蚀待刻蚀层100的工艺稳定性和工艺效果。
本实施例中，硬掩膜材料层110的材料为氮化硅。在其他实施例中，所述硬掩膜材料层的材料还可以为氧化硅、氮氧化硅、碳化硅、钛、氧化钛、氮化钛、钽、氧化钽、氮化钽、氮化硼、氮化铜、氮化铝或氮化钨等材料。
后续制程还包括：在待刻蚀层100上形成核心层和位于核心层中的多个牺牲层；去除相邻的牺牲层之间的部分核心层，形成第一凹槽；去除牺牲层，形成第二凹槽；刻蚀停止层120能够在形成第一凹槽和形成第二凹槽的过程中，起到定义刻蚀停止位置的作用，从而有利于减小对待刻蚀层100的损耗。
本实施例中，刻蚀停止层120的材料为氧化硅。在其他实施例中，刻蚀停止层的材料还可以为氮化硅、氧化铝、氮化钛、氮化钨或氮化铝等。
参考图8至图10，在所述待刻蚀层100上形成核心层150、以及位于所述核心层150中的多个牺牲层160，所述多个牺牲层160之间间隔排布。
本实施例中，在所述待刻蚀层100上形成核心层150、以及位于所述核心层150中的多个牺牲层160的步骤包括：
如图8所示，在待刻蚀层100上形成核心材料层130，核心材料层130包括用于形成核心层的第一区域(未标示)和用于形成牺牲层的第二区域(未标示)。
因此，第一区域和第二区域的划分依据后续核心层和牺牲层的形成位置和图形而定。
本实施例中，第一区域的核心材料层130用于经后续第二离子掺杂处理，形成核心层，第二区域的未掺杂有离子的剩余核心材料层130用于作为牺牲层。
核心材料层130的材料包括无定形硅、氮化硅、无定形锗、氧化硅、氮氧化硅、氮化碳、多晶硅、碳化硅、碳氮化硅和碳氮氧化硅中的一种或多种。
本实施例中，核心材料层130的材料为无定形硅。
本实施例中，牺牲层160在基底表面的投影图形为长条状，牺牲层160沿第一方向(如图10中X方向所示)进行延伸，各牺牲层160沿第二方向(如图10中Y方向所示)进行排列，第二方向与第一方向垂直。
如图9和图10所示，对第一区域的核心材料层130进行第二离子掺杂处理140，适于增大第一区域的核心材料层130的耐刻蚀度，位于第一区域的掺杂有离子的核心材料层130作为核心层150，位于第二区域的未掺杂有离子的剩余核心材料层130作为牺牲层160。
本实施例中，第二离子掺杂处理的掺杂深度为第一区域的核心材料层130的整个厚度。
具体的，第二离子掺杂处理将第二离子注入第一区域的核心材料层130中。
后续步骤还包括：去除相邻的牺牲层160之间的部分核心层150以形成第一凹槽、以及在第一凹槽的侧壁形成侧墙，并去除牺牲层160形成第二凹槽，通过第二离子掺杂处理140，增大了第一区域的核心材料层130的耐刻蚀度，从而使核心层150的刻蚀度大于牺牲层160的耐刻蚀度，进而在后续去除牺牲层160的步骤中，对核心层150的刻蚀速率低，使核心层150能够在去除牺牲层160的过程中被保留。
本实施例中，第二离子掺杂处理140的掺杂离子包括硼离子、磷离子或氩离子。
本实施例中，核心层160的材料为掺杂有第二离子的无定形硅。
具体地，进行第二离子掺杂处理140的步骤包括：如图9所示，在第二区域的核心材料层130上形成遮挡层101，遮挡层101露出第一区域的核心材料层130；对遮挡层101层露出的核心材料层130进行第二离子掺杂处理。
本实施例中，采用离子注入工艺进行第二离子掺杂处理140。
遮挡层101用于对第二区域的核心材料层130起到遮挡的作用。本实施例中，遮挡层101的材料为旋涂碳(Spin-on carbon，SOC)。
本实施例中，在对遮挡层101层露出的核心材料层130进行第二离子掺杂处理140后，如图10所示，图10a为俯视图，图10b为图10a中沿AA1割线的剖面图，半导体结构的形成方法还包括：去除遮挡层101。
本实施例中，采用灰化工艺去除遮挡层101。
本实施例以对第一区域的核心材料层130进行第二离子掺杂处理140，适于增大第一区域的核心材料层130的耐刻蚀度，形成核心层150和牺牲层160为示例。
在其他实施例中，还可以对第二区域的核心材料层进行第三离子掺杂处理，适于降低第二区域的核心材料层的耐刻蚀度，第二区域的掺杂有离子的核心材料层作为牺牲层，第一区域的未掺杂有离子的剩余核心材料层作为核心层。相应地，在该实施例中，可以选择合适的注入离子，从而能够起到降低第二区域的核心材料层的耐刻蚀度的作用。在该实施例中，第三离子掺杂处理的离子为第三离子，牺牲层的材料中掺杂有第三离子。
具体的，第三离子掺杂处理将第三离子注入第二区域的核心材料层中。
参考图11至图12，图11a和图12a为俯视图，图11b为图11a中沿AA1割线的剖面图，图12b为图12b中沿AA1割线的剖面图，去除相邻的牺牲层160之间的部分核心层150，在核心层150中形成贯穿核心层150的第一凹槽200(如图12所示)，第一凹槽200的侧壁暴露出牺牲层160。
后续还包括在第一凹槽200的侧壁形成侧墙，第一凹槽200用于为形成侧墙提供支撑作用。
具体地，形成第一凹槽200的步骤包括：
如图11所示，在核心层150和牺牲层160上形成图形层102，图形层102中形成有露出相邻牺牲层160之间的部分核心层150的图形开口111。
图形层102用于作为后续刻蚀核心层150以形成第一凹槽的刻蚀掩膜。
本实施例中，图形层102的材料为旋涂碳。
本实施例中，图形层102还露出部分的牺牲层160、以及与牺牲层160相邻的部分核心层150。
如图12所示，以图形层102为掩膜，去除图形开口111底部的核心层150，形成第一凹槽200。
本实施例中，采用各向异性等离子体刻蚀工艺，去除相邻的牺牲层160之间的部分核心层150。等离子体刻蚀工艺的剖面控制性较好、刻蚀精度高，有利于提高第一凹槽200的剖面形貌质量，而且通过选用等离子体刻蚀工艺还有利于提高刻蚀效率。
本实施例中，图形层102还露出部分的牺牲层160、以及与牺牲层160相邻的部分核心层150，因此，去除图形开口111底部的核心层150的过程中，还去除部分的牺牲层160以及与牺牲层160相邻的部分核心层150。
相应地，第一凹槽200还形成在与牺牲层160相邻的核心层150中。具体地，本实施例第一凹槽200的数量为多个且多个第一凹槽200之间间隔排布。
本实施例中，第一凹槽200沿第一方向进行延伸，各第一凹槽200沿第二方向进行排列，第二方向与第一方向垂直。
在形成第一凹槽200后，半导体结构的形成方法还包括：去除图形层102。
参考图13，对第一凹槽200侧壁的核心层150进行第一离子掺杂处理145，适于增大第一凹槽200侧壁的核心层150的耐刻蚀度。
后续还包括去除牺牲层160以形成第二凹槽的步骤，本实施例在去除牺牲层160之前，还对第一凹槽200侧壁的核心层150进行第一离子掺杂处理145，适于增大第一凹槽200侧壁的核心层150的耐刻蚀度，从而使第一凹槽200侧壁的核心层150更耐刻蚀，这有利于降低第一凹槽200侧壁的核心层150在去除牺牲层160的步骤中被误刻蚀的概率，从而保证核心层150和第一凹槽200的图形完整性，并有利于防止第二凹槽之间互相连通，进而在以核心层150和侧墙为掩膜、刻蚀第一凹槽200和第二凹槽底部的待刻蚀层100的步骤中，有利于保证核心层150能够起到相应的掩膜作用、以及提高刻蚀待刻蚀层100的工艺效果，相应有利于使得在待刻蚀层100中形成的目标图形满足工艺要求。
本实施例中，待刻蚀层100为金属层间介质层。因此，后续以核心层150和侧墙为掩膜，刻蚀第一凹槽200和第二凹槽底部的待刻蚀层100后，在第一凹槽200底部的待刻蚀层100中形成第一互连沟槽，在第二凹槽底部的待刻蚀层100中形成第二互连沟槽；形成第一互连沟槽和第二互连沟槽后，半导体结构的形成方法还包括：在第一互连沟槽和第二互连沟槽中形成互连线。
本实施例通过进行第一离子掺杂处理145，降低了第一凹槽200侧壁的核心层150在去除牺牲层160的步骤中被误刻蚀的概率，有利于防止第二凹槽之间相连通，并提高第二凹槽的图形质量，进而在形成第一互连沟槽和第二互连沟槽时，有利于防止第二互连沟槽之间相互连通、并提高第一互连沟槽和第二互连沟槽的形成质量；相应地，后续形成互连线后，互连线之间发生短接问题的几率低、且互连线的图形精度高，相应提高了半导体结构的电连接可靠性。
对第一凹槽200侧壁的核心层150进行第一离子掺杂处理145的步骤中，第一离子掺杂处理145的掺杂离子为第一离子，第一离子包括硼离子、磷离子或氩离子。
本实施例中，第一离子掺杂处理145的离子与第二离子掺杂处理140的离子相同，有利于提高工艺兼容性。
本实施例中，进行第一离子掺杂处理145的步骤包括采用离子注入工艺进行一次或多次离子注入。
第一离子掺杂处理145采用的离子注入工艺的注入能量不宜过小，也不宜过大。如果注入能量过小，容易导致第一离子掺杂处理145用于增大第一凹槽200侧壁的核心层150的耐刻蚀度的效果不明显；如果注入能量过大，容易导致将离子注入到其他膜层的概率较高，进而容易增加工艺风险、降低工艺兼容性。为此，本实施例中，第一离子掺杂处理145采用的离子注入工艺的注入离子包括硼离子，注入能量为5KeV至20KeV。
相应地，本实施例中，根据第一离子掺杂处理145采用的离子注入工艺的注入能量，第一凹槽200侧壁的核心层150中的第一离子的掺杂深度为10埃米至150埃米，例如：15埃米，30埃米，50埃米，75埃米，100埃米等。
第一离子掺杂处理145采用的离子注入工艺的注入剂量不宜过小，也不宜过大。如果注入剂量过小，容易导致第一离子掺杂处理145用于增大第一凹槽200侧壁的核心层150的耐刻蚀度的效果不明显；如果注入剂量过大，容易增加将离子注入到其他膜层中的风险，且由于第一凹槽200的侧壁还暴露出牺牲层160，这容易导致牺牲层160上也注入过多的离子，进而容易增加后续去除牺牲层160的难度。为此，本实施例中，第一离子掺杂处理145采用的离子注入工艺的注入剂量为10E16原子每平方厘米至10E20原子每平方厘米。
本实施例中，第一凹槽200的延伸方向为第一方向(如图12中X方向所示)，各第一凹槽200沿第二方向(如图12中Y方向所示)进行排列，第二方向与第一方向相垂直。
第一离子掺杂处理145采用的离子注入工艺的离子注入方向与基底表面法线的夹角不宜过小，也不宜过大。如果离子注入方向与基底表面法线的夹角过小，容易增加将离子注入到第一凹槽200底部的刻蚀停止层120、硬掩膜材料层110或待刻蚀层100中的风险，且离子难以注入到第一凹槽200侧壁的核心层150上；如果离子注入方向与基底表面法线的夹角过大，由于遮蔽效应(Shadowing effect)，离子注入的方向容易被相邻的牺牲层160或核心层150所遮挡，或者当形成有用于离子注入的掩膜时，离子注入的方向也容易被掩膜所遮挡，从而难以将离子注入到第一凹槽200侧壁的核心层150中，或注入到第一凹槽200侧壁的核心层150中的离子剂量过少，难以起到增大第一凹槽200侧壁的核心层150的耐刻蚀度的效果。为此，本实施例中，第一离子掺杂处理145采用的离子注入工艺的离子注入方向与基底表面法线的夹角为0°至15°。
第一离子掺杂处理145采用的离子注入工艺的离子注入方向与X方向的夹角不宜过小，也不宜过大。如果离子注入方向与X方向的夹角过小，则当第一凹槽200沿X方向的侧壁也暴露出核心层150时，难以将离子注入到第一凹槽200沿X方向的侧壁所暴露出的核心层150上；如果离子注入方向与X方向的夹角过大，容易导致仅将离子注入到第一凹槽200沿X方向的侧壁上，第一凹槽200沿Y方向的侧壁所暴露出的核心层150上被注入的离子过少，容易降低第一离子掺杂处理145用于增加第一凹槽200侧壁的核心层150的耐刻蚀度的效果。为此，本实施例中，离子注入方向与X方向的夹角为0°至5°。
第一离子掺杂处理145采用的离子注入工艺的注入方向与基底表面法线的夹角、以及注入方向与X方向的夹角互相配合，从而保证将离子注入到第一凹槽200在沿X方向和沿Y方向的侧壁暴露出的核心层150上，有利于提高第一离子掺杂处理145的工艺效果，且有利于降低将离子掺杂到其他膜层上的风险。
需要说明的是，后续还包括在第一凹槽200的侧壁上形成侧墙的步骤。本实施例在形成第一凹槽200之后，形成侧墙之前，对第一凹槽200侧壁的所述核心层150进行第一离子掺杂处理145，有利于降低将离子掺杂到第一凹槽200侧壁的核心层150中的难度。
具体地，本实施例在去除图形开口111底部的核心层150之后，且在去除图形层102之前，对第一凹槽200侧壁的核心层150进行第一离子掺杂处理145。
相应地，本实施例对第一凹槽200侧壁的核心层150进行第一离子掺杂处理145的步骤包括：以图形层102作为掩膜，对第一凹槽200侧壁的核心层150进行第一离子掺杂处理145。
通过在去除图形层102之前，进行第一离子掺杂处理145，从而能够直接以图形层102作为第一离子掺杂处理145的掩膜，不需再额外形成第一离子掺杂处理145的掩膜，有利于节约工艺成本，还有利于提高工艺兼容性和工艺整合度；此外，在去除图形层102之前进行第一离子掺杂处理145，并以图形层102作为掩膜，还有利于防止将离子掺杂到核心层150和牺牲层160的顶面上，从而进一步提高工艺兼容性，减小副作用。
因此，本实施例在进行第一离子掺杂处理145之后，去除图形层102。具体地，可以采用灰化工艺去除图形层102。
本实施例中，以在去除图形层102之前，进行第一离子掺杂处理145为示例。在其他实施例中，根据实际的工艺，还可以在去除图形层之后，且在形成侧墙之前，对第一凹槽侧壁的核心层进行第一离子掺杂处理。
还需要说明的是，本实施例中，以在形成侧墙之前进行第一离子掺杂处理145为示例。在其他实施例中，根据实际工艺需求，还可以在形成侧墙之后，去除牺牲层之前，对第一凹槽侧壁的核心层进行第一离子掺杂处理。
参考图14，图14a为俯视图，图14b为图14a中沿AA1割线的剖面图，在第一凹槽200的侧壁形成侧墙170。
侧墙170用于作为后续刻蚀待刻蚀层100的部分掩膜。
后续步骤还包括：去除牺牲层160，形成第二凹槽。本实施例在形成第二凹槽之前，通过形成侧墙170，从而后续能够实现第一凹槽200和第二凹槽之间的隔离，并使得相邻第一凹槽200和第二凹槽的间距满足设计最小间隔；相应地，后续刻蚀第一凹槽200和第二凹槽底部的待刻蚀层100后，有利于使待刻蚀层100中形成的目标图形之间的间距满足最小设计间隔。
侧墙170的材料可以为氧化钛、氮化钛、氧化硅、氮化硅或氧化铝。本实施例中，侧墙170的材料为氧化钛。氧化钛材料与无定型硅或氮化硅的刻蚀选择性比较大，侧墙170能够在后续去除牺牲层160的步骤中被保留，且后续能够以侧墙170和核心层150为掩膜，刻蚀待刻蚀层100。
本实施例中，形成侧墙170的步骤包括：在第一凹槽200侧壁和底部、以及核心层150和牺牲层160顶面的侧墙材料层(图未示)；去除第一凹槽200底部、以及核心层150和牺牲层160顶面的侧墙材料层，位于第一凹槽200侧壁上的剩余侧墙材料层用于作为侧墙170。
本实施例中，采用原子层沉积工艺形成侧墙材料层，有利于提高侧墙材料层在第一凹槽200侧壁上的覆盖能力，而且通过选用原子层沉积工艺，还有利于提高侧墙材料层的厚度均匀性，并降低精确控制侧墙层170厚度的难度。
本实施例中，采用干法刻蚀工艺，例如：各向异性干法刻蚀工艺，去除第一凹槽200底部、以及核心层150和牺牲层160顶面的侧墙材料层。各向异性干法刻蚀工艺具有各向异性刻蚀的特性，从而能够在无掩膜的情况下，将第一凹槽200底部、以及核心层150和牺牲层160顶面的侧墙材料层去除，同时使得位于第一凹槽200侧壁上的侧墙材料层被保留。
本实施例中，所述侧墙170的厚度为50埃米至300埃米。侧墙170的厚度指的是：侧墙170沿垂直于第一凹槽200侧壁方向上的尺寸。
参考图15，图15a为俯视图，图15b为图15a中沿AA1割线的剖面图，在进行第一离子掺杂处理145和形成侧墙170后，去除牺牲层160，在核心层150中形成贯穿核心层150的多个第二凹槽300，第二凹槽300和第一凹槽200之间被侧墙170隔离。
第二凹槽300的延伸方向为第一方向，多个第二凹槽300沿第二方向排列。
本实施例在去除牺牲层160之前，还进行第一离子掺杂处理145，增大了第一凹槽200侧壁的核心层150的耐刻蚀度，因此，在去除牺牲层160的过程中，第一凹槽200侧壁的核心层150受到误刻蚀的概率低，从而有利于保证核心层150、第一凹槽200的图形完整性，并有利于防止第二凹槽300之间相连通、以及提高第二凹槽300的图形质量，进而有利于提高后续刻蚀第一凹槽200和第二凹槽300底部的待刻蚀层100的工艺效果和图形传递精度。
具体地说，本实施例中，在去除牺牲层160的步骤中，侧墙170外侧壁的核心层150被误刻蚀的概率低，也就是说，与侧墙170相接触的核心层150被误刻蚀的概率低，从而防止出现将与侧墙170相接触的核心层150刻蚀开、并在核心层150中形成孔洞等缺陷的问题，进而有利于防止与第一凹槽200相邻的两个第二凹槽300之间互相连通。
此外，本实施例在形成第一凹槽200后，在第一凹槽200的侧壁形成侧墙170，之后去除牺牲层160形成多个第二凹槽300，本实施例通过分别在不同步骤中形成第一凹槽200和第二凹槽300，有利于降低形成第一凹槽200和第二凹槽300的难度、增大工艺窗口(例如：改善光学临近效应)，使得第一凹槽200和第二凹槽300的图形精度得到保障，相应的，后续刻蚀第一凹槽200和第二凹槽300底部的待刻蚀层100形成目标图形后，目标图形的图形精度也得到了提高。
本实施例中，采用湿法刻蚀工艺去除牺牲层160。具体地，本实施例中，核心层150的材料中掺杂有第二离子，且第二离子用于增大核心层150的耐刻蚀度，因此，湿法刻蚀工艺对核心层150和牺牲层160具有较大的刻蚀选择比，从而在去除牺牲层160的过程中，核心层150能够被保留。
本实施例中，湿法刻蚀工艺的刻蚀溶液包括TMAH溶液(四甲基氢氧化铵溶液)，SC1溶液或SC2溶液。其中，SC1溶液指的是NH4OH和H2O2的混合溶液，SC2溶液指的是HCl和H2O2的混合溶液。
需要说明的是，由于本实施例在去除牺牲层160之前，还进行第一离子掺杂处理145，增大了第一凹槽200侧壁的核心层150的耐刻蚀度。因此，在去除牺牲层160时，可适当增大湿法刻蚀溶液的浓度或提高刻蚀溶液的温度等工艺参数，从而提高去除牺牲层160的刻蚀速率，进而提高生产制造效率，或者，还可以增加刻蚀时间，从而保证将牺牲层160完全去除。
在其他实施例中，当牺牲层的材料中掺杂有第三离子且第三离子适于降低牺牲层材料的耐刻蚀度时，相应采用合适的刻蚀溶液去除牺牲层。其中，核心层的耐刻蚀度大于牺牲层，从而使得核心层能够在去除牺牲层的步骤中被保留。
参考图16，以核心层150和侧墙170为掩膜，刻蚀第一凹槽200和第二凹槽300底部的待刻蚀层100。
在刻蚀第一凹槽200和第二凹槽300底部的待刻蚀层100后，将第一凹槽200和第二凹槽300的图形传递至待刻蚀层100中，形成目标图形。其中，核心层150和第一凹槽200的图形完整性较好，且第一凹槽200和第二凹槽300的图形精度较高，相应有利于提高刻蚀待刻蚀层100的工艺效果，以及提高了目标图形的图形精度。
本实施例中，待刻蚀层100为金属层间介质层。因此，以核心层150和侧墙170为掩膜，刻蚀第一凹槽200和第二凹槽300底部的待刻蚀层100后，在第一凹槽200底部的待刻蚀层100中形成第一互连沟槽400，在第二凹槽300底部的待刻蚀层100中形成第二互连沟槽500。
形成第一互连沟槽400和第二互连沟槽500后，半导体结构的形成方法还包括：在第一互连沟槽400和第二互连沟槽500中形成互连线(图未示)。
本实施例第二凹槽300之间相连通的概率低，且第一凹槽200和第二凹槽300的图形质量高，从而在形成第一互连沟槽400和第二互连沟槽500时，有利于防止第二互连沟槽500之间相互连通、并提高第一互连沟槽400和第二互连沟槽500的图形质量。
相应地，在第一互连沟槽400和互连沟槽500中形成互连线后，有利于降低互连线之间发生短接问题的几率，进而提高了半导体结构的电连接可靠性。
本实施例中，待刻蚀层100上还形成有硬掩膜材料层110和刻蚀停止层120，第一凹槽200和第二凹槽300的底部暴露出刻蚀停止层120。
因此，刻蚀第一凹槽200和第二凹槽300底部的待刻蚀层100的步骤包括：以核心层150和侧墙170为掩膜，刻蚀第一凹槽200和第二凹槽300底部的刻蚀停止层120和硬掩膜材料层110，剩余的硬掩膜材料层110作为硬掩膜层180；以硬掩膜层180为掩膜，刻蚀待刻蚀层100。
通过先将第一凹槽200和第二凹槽300的图形传递到硬掩膜材料层110中形成硬掩膜层180，再以硬掩膜层180为掩膜刻蚀待刻蚀层100的方式，有利于提高刻蚀待刻蚀层100的工艺稳定性和工艺效果。
本实施例中，采用干法刻蚀工艺，例如：各向异性干法刻蚀工艺，依次刻蚀第一凹槽200和第二凹槽300底部的刻蚀停止层120、硬掩膜材料层110和待刻蚀层100。干法刻蚀工艺具有各向异性刻蚀的特性，刻蚀剖面控制性较好，有利于使在待刻蚀层100中形成的目标图形满足工艺要求，且干法刻蚀工艺还有利于实现较大的刻蚀选择比，从而提高刻蚀待刻蚀层100的工艺效果。
相应的，本发明还提供一种半导体结构。参考图14，示出了本发明半导体结构一实施例的结构示意图。
所述半导体结构包括：基底(图未示)；待刻蚀层100，位于所述基底上；核心层150，位于所述待刻蚀层100上；多个间隔排布的牺牲层160，位于所述待刻蚀层100上且位于所述核心层150中；第一凹槽200，位于相邻的所述牺牲层160之间的核心层150中且贯穿核心层150；其中，所述第一凹槽200侧壁的核心层150中掺杂有第一离子，用于增大第一凹槽200侧壁的核心层150的耐刻蚀度；侧墙170，位于所述第一凹槽200的侧壁，所述侧墙170和所述核心层150用于作为刻蚀所述待刻蚀层100的掩膜。
后续还去除牺牲层160以形成第二凹槽，并以核心层150和侧墙170为掩膜，刻蚀第一凹槽200和第二凹槽底部的待刻蚀层100。
本实施例的半导体结构中，第一凹槽200侧壁的核心层150中掺杂有第一离子，用于增大第一凹槽200侧壁的核心层150的耐刻蚀度，从而使第一凹槽200侧壁的核心层150更耐刻蚀，这有利于降低第一凹槽200侧壁的核心层150在去除牺牲层160的步骤中被误刻蚀的概率，从而保证核心层150和第一凹槽200的图形完整性，降低后续第二凹槽之间互相连通的概率、且提高第二凹槽的图形质量，进而在以核心层150和侧墙170为掩膜，刻蚀第一凹槽200和第二凹槽底部的待刻蚀层100的过程中，有利于保证核心层150能够起到相应的掩膜作用、以及提高刻蚀待刻蚀层100的工艺效果，相应有利于使在待刻蚀层100中形成的目标图形满足工艺要求。
基底用于为工艺制程提供工艺平台。
本实施例中，基底中可以形成有晶体管、电容器等半导体器件，所述基底中还可以形成有电阻结构、导电结构等功能结构。
所述待刻蚀层100为后续需进行图形化以形成目标图形的材料层。
本实施例中，待刻蚀层100为金属层间介质层，待刻蚀层100用于实现后段制程中互连线之间的电隔离。
因此，后续以核心层150和侧墙170为掩膜，刻蚀第一凹槽200和第二凹槽底部的待刻蚀层100后，在第一凹槽200底部的待刻蚀层100中形成第一互连沟槽，在第二凹槽底部的待刻蚀层100中形成第二互连沟槽。
本实施例的半导体结构中，第一凹槽200侧壁的核心层150中掺杂有第一离子，降低了第一凹槽200侧壁的核心层150在去除牺牲层160的步骤中被误刻蚀的概率，有利于防止后续第二凹槽之间相连通，进而在形成第一互连沟槽和第二互连沟槽时，有利于防止第二互连沟槽之间相连通，并提高第一互连沟槽和第二互连沟槽的图形质量。
相应地，在第一互连沟槽和第二互连沟槽中形成互连线后，有利于降低互连线之间发生短接问题的几率、并提高互连线的图形质量，进而提高了半导体结构的电连接可靠性。
本实施例中，待刻蚀层100的材料为超低k介质材料。
所述半导体结构还包括：硬掩膜材料层110，位于所述待刻蚀层100上；刻蚀停止层120，位于所述硬掩膜材料层110上。
硬掩膜材料层110用于经后续图形化工艺后形成硬掩膜层。后续形成第二凹槽后，能够先以核心层150和侧墙170为掩膜，将第一凹槽200和第二凹槽的图形传递到硬掩膜材料层110中形成硬掩膜层，再以硬掩膜层为掩膜刻蚀待刻蚀层100，有利于提高后续刻蚀所述待刻蚀层100的工艺稳定性和工艺效果。
本实施例中，所述硬掩膜材料层110的材料为氮化硅。
刻蚀停止层130用于在形成第一凹槽200、以及后续去除牺牲层160以形成第二凹槽的过程中，起到定义刻蚀停止位置的作用，从而有利于减小对待刻蚀层100的损耗。本实施例中，所述刻蚀停止层120的材料为氧化硅。
核心层150和牺牲层160、以及所述侧墙170相应位于刻蚀停止层120上。
所述核心层150用于作为后续刻蚀所述待刻蚀层100的部分掩膜。
本实施例中，核心层150的材料中掺杂有第二离子，第二掺杂离子适于增大核心层150材料的耐刻蚀度，从而使核心层150的耐刻蚀度大于牺牲层160的耐刻蚀度，进而在后续去除牺牲层160的步骤中，对核心层150的刻蚀速率低，使核心层150能够在去除牺牲层160的过程中被保留。
本实施例中，核心层150的材料中第二离子的掺杂深度为核心层150的整个厚度。第二离子包括硼离子、磷离子或氩离子。
本实施例中，核心层150的材料包括掺杂有第二离子的无定形硅。
牺牲层160用于为形成所述侧墙170提供支撑作用；后续去除所述牺牲层160后，形成第二凹槽。本实施例中，所述牺牲层160的材料为无定形硅。
本实施例以核心层150的材料中掺杂有第二离子，第二离子适于增大核心层150材料的耐刻蚀度为示例，从而使得核心层150能够在后续去除牺牲层160的步骤中被保留。其他实施例中，牺牲层的材料中还可以掺杂有第三离子，第三离子适于降低牺牲层材料的耐刻蚀度，相应也能够使得在后续去除牺牲层的步骤中，牺牲层比核心层更易于去除，进而使得核心层也能够在去除牺牲层的步骤中被保留。
第一凹槽200用于为形成侧墙170提供支撑作用。本实施例中，第一凹槽200的底部暴露出刻蚀停止层120。
本实施例中，第一凹槽200还位于与牺牲层160相邻的核心层150中。具体地说，第一凹槽200的数量为多个，且多个第一凹槽200之间间隔排布。
本实施例中，第一凹槽200沿第一方向进行延伸，各第一凹槽200沿第二方向进行排列，第二方向与第一方向垂直。
第一凹槽200侧壁的核心层150中掺杂有第一离子，从而在后续去除牺牲层160的过程中，第一凹槽200侧壁的核心层150受到误刻蚀的概率较低。
具体的说，在后续去除牺牲层160的步骤中，侧墙170外侧壁的核心层150被误刻蚀的概率低，也就是说，与侧墙170相接触的核心层150被误刻蚀的概率低，从而防止出现将与侧墙170相接触的核心层150刻蚀开、并在核心层150中形成孔洞等缺陷的问题，进而有利于防止与第一凹槽200相邻的两个第二凹槽300之间互相连通。
所述第一离子包括硼离子、磷离子或氩离子。
本实施例中，所述第一离子与第二离子的掺杂类型相同，有利于提高工艺兼容性。具体地，本实施例中，所述第一离子为硼离子。
本实施例中，沿垂直第一凹槽200侧壁的方向，第一凹槽200侧壁的核心层150中第一离子的掺杂深度为10埃米至150埃米，例如：15埃米，30埃米，50埃米，75埃米，100埃米等。
所述侧墙170和核心层150用于作为后续刻蚀待刻蚀层100的掩膜。
本实施例中，所述待刻蚀层100为金属层间介质层；所述掩膜用于在待刻蚀层100中形成互连沟槽(包括第一互连沟槽和第二互连沟槽)。
具体地，后续去除牺牲层160以形成第二凹槽后，以所述侧墙170和核心层150为掩膜，刻蚀待刻蚀层100，在第一凹槽200底部的待刻蚀层100中形成第一互连沟槽，在第二凹槽底部的所述待刻蚀层100中形成第二互连沟槽。
而且，本实施例通过设置侧墙170，从而后续能够实现第一凹槽200和第二凹槽之间的隔离，并使得相邻第一凹槽200和第二凹槽的间距满足设计最小间隔；相应地，后续刻蚀第一凹槽200和第二凹槽底部的待刻蚀层100后，有利于使待刻蚀层100中形成的目标图形之间的间距满足最小设计间隔。
本实施例中，侧墙170的材料为氧化钛。
本实施例中，所述侧墙170的厚度为50埃米至300埃米。
所述半导体结构可以采用前述实施例所述的形成方法所形成，也可以采用其他形成方法所形成。对本实施例所述半导体结构的具体描述，可参考前述实施例中的相应描述，本实施例在此不再赘述。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底上形成有待刻蚀层；
在所述待刻蚀层上形成核心层、以及位于所述核心层中的多个牺牲层，所述多个牺牲层之间间隔排布；
去除相邻的所述牺牲层之间的部分所述核心层，在核心层中形成贯穿核心层的第一凹槽，第一凹槽的侧壁暴露出牺牲层；
对所述第一凹槽侧壁的所述核心层进行第一离子掺杂处理，适于增大第一凹槽侧壁的核心层的耐刻蚀度；
在所述第一凹槽的侧壁形成侧墙；
在进行第一离子掺杂处理和形成所述侧墙后，去除所述牺牲层，在核心层中形成贯穿核心层的多个第二凹槽，第二凹槽和第一凹槽之间被侧墙隔离；
以所述核心层和侧墙为掩膜，刻蚀所述第一凹槽和第二凹槽底部的所述待刻蚀层。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述待刻蚀层上形成核心层、以及位于所述核心层中的多个牺牲层的步骤包括：在所述待刻蚀层上形成核心材料层，核心材料层包括用于形成核心层的第一区域和用于形成牺牲层的第二区域；
对所述第一区域的所述核心材料层进行第二离子掺杂处理，适于增大第一区域的核心材料层的耐刻蚀度，位于第一区域的掺杂有离子的核心材料层作为核心层，位于第二区域的未掺杂有离子的核心材料层作为牺牲层；
或者，对所述第二区域的所述核心材料层进行第三离子掺杂处理，适于降低第二区域的核心材料层的耐刻蚀度，位于第二区域的掺杂有离子的核心材料层作为牺牲层，位于第一区域的未掺杂有离子的核心材料层作为核心层。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述第一离子掺杂处理的离子与所述第二离子掺杂处理的离子相同。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，对所述第一凹槽侧壁的所述核心层进行第一离子掺杂处理的步骤中，掺杂离子包括硼离子、磷离子或氩离子。
5.如权利要求1所述的半导体结构的形成方法，其特征在于，进行所述第一离子掺杂处理的步骤包括采用离子注入工艺进行一次或多次离子注入，注入离子包括硼离子；
所述第一离子掺杂处理采用的离子注入工艺的参数包括：注入能量为5KeV至20KeV，注入剂量为10E16原子每平方厘米至10E20原子每平方厘米，离子注入的注入方向与所述基底表面法线的夹角为0°至15°，离子注入的注入方向与第一凹槽的延伸方向的夹角为0°至5°。
6.如权利要求1所述的半导体结构的形成方法，其特征在于，在形成所述第一凹槽之后，形成所述侧墙之前，对所述第一凹槽侧壁的所述核心层进行第一离子掺杂处理；
或者，在形成所述侧墙之后，去除所述牺牲层之前，对所述第一凹槽侧壁的所述核心层进行第一离子掺杂处理。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第一凹槽的步骤包括：在所述核心层和所述牺牲层上形成图形层，所述图形层中形成有露出相邻所述牺牲层之间的部分核心层的图形开口；以所述图形层为掩膜，去除所述图形开口底部的所述核心层，形成所述第一凹槽；
去除所述图形层。
8.如权利要求7所述的半导体结构的形成方法，其特征在于，在去除所述图形层之后，且在形成所述侧墙之前，对所述第一凹槽侧壁的所述核心层进行第一离子掺杂处理。
9.如权利要求7所述的半导体结构的形成方法，其特征在于，在去除所述图形开口底部的所述核心层之后，且在去除所述图形层之前，对所述第一凹槽侧壁的所述核心层进行第一离子掺杂处理；
对所述第一凹槽侧壁的所述核心层进行第一离子掺杂处理的步骤包括：以所述图形层作为掩膜，对所述第一凹槽侧壁的所述核心层进行第一离子掺杂处理。
10.如权利要求1所述的半导体结构的形成方法，其特征在于，采用湿法刻蚀工艺去除所述牺牲层。
11.如权利要求2所述的半导体结构的形成方法，其特征在于，形成核心层和牺牲层的步骤包括：对所述第一区域的所述核心材料层进行第二离子掺杂处理，适于增大第一区域的核心材料层的耐刻蚀度，位于第一区域的掺杂有离子的核心材料层作为核心层，位于第二区域的未掺杂有离子的剩余核心材料层作为牺牲层；
采用湿法刻蚀工艺去除所述牺牲层，所述湿法刻蚀工艺的刻蚀溶液包括TMAH溶液、SC1溶液或SC2溶液。
12.如权利要求1所述的半导体结构的形成方法，其特征在于，采用各向异性等离子体刻蚀工艺，去除相邻的所述牺牲层之间的部分所述核心层。
13.如权利要求1所述的半导体结构的形成方法，其特征在于，所述待刻蚀层为金属层间介质层；
以所述核心层和侧墙为掩膜，刻蚀所述第一凹槽和第二凹槽底部的所述待刻蚀层，在第一凹槽底部的所述待刻蚀层中形成第一互连沟槽，在第二凹槽底部的所述待刻蚀层中形成第二互连沟槽；
所述半导体结构的形成方法还包括：在所述第一互连沟槽和第二互连沟槽中形成互连线。
14.一种半导体结构，其特征在于，包括：
基底；
待刻蚀层，位于所述基底上；
核心层，位于所述待刻蚀层上；
多个间隔排布的牺牲层，位于所述待刻蚀层上且位于所述核心层中；
第一凹槽，位于相邻的所述牺牲层之间的核心层中且贯穿核心层；
其中，所述第一凹槽侧壁的核心层中掺杂有第一离子，用于增大第一凹槽侧壁的核心层的耐刻蚀度；
侧墙，位于所述第一凹槽的侧壁，所述侧墙和所述核心层用于作为刻蚀所述待刻蚀层的掩膜。
15.如权利要求14所述的半导体结构，其特征在于，所述第一离子包括硼离子、磷离子或氩离子。
16.如权利要求14所述的半导体结构，其特征在于，沿垂直所述第一凹槽侧壁的方向，所述第一凹槽侧壁的核心层中的第一离子的掺杂深度为10埃米至150埃米。
17.如权利要求14所述的半导体结构，其特征在于，所述核心层的材料中掺杂有第二离子，所述第二离子适于增大所述核心层材料的耐刻蚀度；
或者，所述牺牲层的材料中掺杂有第三离子，所述第三离子适于降低所述牺牲层材料的耐刻蚀度。
18.如权利要求17所述的半导体结构，其特征在于，所述第一离子与所述第二离子相同。
19.如权利要求14所述的半导体结构，其特征在于，所述待刻蚀层为金属层间介质层；所述掩膜用于在所述待刻蚀层中形成互连沟槽。
20.如权利要求14所述的半导体结构，其特征在于，所述核心层的材料包括无定形硅、氮化硅、无定形锗、氧化硅、氮氧化硅、氮化碳、多晶硅、碳化硅、碳氮化硅或碳氮氧化硅。
CN201911019190.0A 2019-10-24 2019-10-24 半导体结构及其形成方法 Active CN112713087B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911019190.0A CN112713087B (zh) 2019-10-24 2019-10-24 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911019190.0A CN112713087B (zh) 2019-10-24 2019-10-24 半导体结构及其形成方法

Publications (2)

Publication Number Publication Date
CN112713087A true CN112713087A (zh) 2021-04-27
CN112713087B CN112713087B (zh) 2024-03-22

Family

ID=75540333

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911019190.0A Active CN112713087B (zh) 2019-10-24 2019-10-24 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN112713087B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113097065A (zh) * 2020-01-09 2021-07-09 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113314822A (zh) * 2021-05-31 2021-08-27 成都海威华芯科技有限公司 一种mems滤波器器件背孔的制作工艺和mems滤波器
WO2023155632A1 (zh) * 2022-02-21 2023-08-24 长鑫存储技术有限公司 半导体结构及其制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103794476A (zh) * 2012-10-30 2014-05-14 中芯国际集成电路制造(上海)有限公司 自对准三重图形的形成方法
CN105990245A (zh) * 2015-02-04 2016-10-05 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法和电子装置
US20180083002A1 (en) * 2016-09-22 2018-03-22 Samsung Electronics Co., Ltd. Integrated circuit device with gate line crossing fin-type active region
US9966338B1 (en) * 2017-04-18 2018-05-08 Globalfoundries Inc. Pre-spacer self-aligned cut formation
CN108206131A (zh) * 2016-12-20 2018-06-26 中芯国际集成电路制造(上海)有限公司 半导体结构以及半导体结构的形成方法
US20190206717A1 (en) * 2018-01-04 2019-07-04 Globalfoundries Inc. Methods of patterning variable width metallization lines

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103794476A (zh) * 2012-10-30 2014-05-14 中芯国际集成电路制造(上海)有限公司 自对准三重图形的形成方法
CN105990245A (zh) * 2015-02-04 2016-10-05 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法和电子装置
US20180083002A1 (en) * 2016-09-22 2018-03-22 Samsung Electronics Co., Ltd. Integrated circuit device with gate line crossing fin-type active region
CN108206131A (zh) * 2016-12-20 2018-06-26 中芯国际集成电路制造(上海)有限公司 半导体结构以及半导体结构的形成方法
US9966338B1 (en) * 2017-04-18 2018-05-08 Globalfoundries Inc. Pre-spacer self-aligned cut formation
US20190206717A1 (en) * 2018-01-04 2019-07-04 Globalfoundries Inc. Methods of patterning variable width metallization lines

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113097065A (zh) * 2020-01-09 2021-07-09 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113097065B (zh) * 2020-01-09 2024-05-03 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113314822A (zh) * 2021-05-31 2021-08-27 成都海威华芯科技有限公司 一种mems滤波器器件背孔的制作工艺和mems滤波器
CN113314822B (zh) * 2021-05-31 2022-03-22 成都海威华芯科技有限公司 一种mems滤波器器件背孔的制作工艺和mems滤波器
WO2023155632A1 (zh) * 2022-02-21 2023-08-24 长鑫存储技术有限公司 半导体结构及其制造方法

Also Published As

Publication number Publication date
CN112713087B (zh) 2024-03-22

Similar Documents

Publication Publication Date Title
CN111524794B (zh) 半导体结构及其形成方法
CN112713087B (zh) 半导体结构及其形成方法
US8564068B2 (en) Device and methods for small trench patterning
CN112768344B (zh) 半导体结构及其形成方法
CN112447604A (zh) 存储器及其形成方法
CN113782487A (zh) 半导体结构及其形成方法
US11769672B2 (en) Semiconductor structure and forming method thereof
CN111524855B (zh) 半导体结构及其形成方法
US9012244B2 (en) Method to form multiple trenches utilizing a grayscale mask
CN113823591B (zh) 半导体结构及其形成方法
CN113097064B (zh) 半导体结构及其形成方法
CN114373713A (zh) 半导体结构及其形成方法
CN114639604A (zh) 半导体结构的形成方法
CN113097065B (zh) 半导体结构及其形成方法
KR100597594B1 (ko) 반도체 소자의 콘택플러그 형성방법
CN113782488B (zh) 半导体结构及其形成方法
CN113539948B (zh) 半导体结构及其形成方法
US20070145531A1 (en) Semiconductor device and method for manufacturing the same
US11942324B2 (en) Method for BEOL metal to dielectric adhesion
CN113745151B (zh) 半导体结构及其形成方法
US7537990B2 (en) Method of manufacturing semiconductor devices
CN114551333A (zh) 半导体结构的形成方法
CN114823291A (zh) 半导体结构的形成方法
CN114664727A (zh) 半导体结构的形成方法
CN113097060A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant