CN108206131A - 半导体结构以及半导体结构的形成方法 - Google Patents

半导体结构以及半导体结构的形成方法 Download PDF

Info

Publication number
CN108206131A
CN108206131A CN201611185755.9A CN201611185755A CN108206131A CN 108206131 A CN108206131 A CN 108206131A CN 201611185755 A CN201611185755 A CN 201611185755A CN 108206131 A CN108206131 A CN 108206131A
Authority
CN
China
Prior art keywords
side wall
layer
substrate
etching
sacrificial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611185755.9A
Other languages
English (en)
Other versions
CN108206131B (zh
Inventor
任佳
陈卓凡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201611185755.9A priority Critical patent/CN108206131B/zh
Publication of CN108206131A publication Critical patent/CN108206131A/zh
Application granted granted Critical
Publication of CN108206131B publication Critical patent/CN108206131B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching

Abstract

一种半导体结构以及半导体结构的形成方法，形成方法包括：在核心层露出的基底上以及核心层顶部和侧壁上形成侧墙层；刻蚀去除位于核心层顶部上以及部分基底上的侧墙层，形成覆盖核心层侧壁的侧墙，侧墙包括位于基底上的第一侧墙以及位于第一侧墙顶部上的第二侧墙，其中，在垂直于基底表面且沿基底指向核心层的方向上，所述第二侧墙在平行于所述基底表面方向上的宽度尺寸逐渐减小；去除核心层；在侧墙露出的基底上形成覆盖侧墙侧壁的牺牲层；去除高于第一侧墙顶部的牺牲层；去除第二侧墙；去除剩余牺牲层；以第一侧墙为掩膜刻蚀基底，在基底内形成目标图形。本发明避免了双重图形化工艺过程中的奇偶效应问题，从而提高了形成的目标图形的质量。

Description

半导体结构以及半导体结构的形成方法
技术领域
本发明涉及半导体制造技术领域，特别涉及一种半导体结构以及半导体结构的形成方法。
背景技术
半导体技术在摩尔定律的驱动下持续地朝更小的工艺节点迈进。随着半导体技术的不断进步，器件的功能不断强大，但是半导体制造难度也与日俱增。光刻技术是半导体制造工艺中最为关键的生产技术，随着半导体工艺节点的不断减小，现有的光源光刻技术已经无法满足半导体制造的需求要，超紫外光光刻技术(EUV)、多波束无掩膜技术和纳米压印技术成为下一代光刻候选技术的研究热点。但是上述的下一代光刻候选技术仍然存在有不便与缺陷，亟待加以进一步的改进。
当摩尔定律继续向前延伸的脚步不可逆转的时候，双重图形化(DP：Double-Patterning)技术无疑成为了业界的最佳选择之一，双重图形化技术只需要对现有的光刻基础设施进行很小的改动，就可以有效地填补更小节点的光刻技术空白，改进相邻半导体图形之间的最小间距(pitch)。双重图形化技术的原理是将一套高密度的图形分解成两套分立的、密度低一些的图形，然后将它们制备到晶圆上。现有技术的双重图形化技术主要有：自对准双重图形化(SADP：Self-Aligned Double-Patterning)、二次光刻和刻蚀工艺(LELE：Litho-Eth-Litho-Eth)。由于自对准双重图形化工艺更为简单，成本更低，因此，在半导体器件的形成工艺中多采用自对准双重图形化工艺。
然而，现有技术中采用双重图形化的方法刻蚀基底，刻蚀后基底内形成的目标图形质量差，影响形成的半导体结构的性能和良率。
发明内容
本发明解决的问题是提供一种半导体结构以及半导体结构的形成方法，改善形成的目标图形质量，从而提高形成的半导体结构的性能和良率。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供基底，所述基底上具有若干分立的核心层；在所述核心层露出的基底上以及所述核心层顶部和侧壁上形成侧墙层；刻蚀去除位于所述核心层顶部上以及部分基底上的侧墙层，形成覆盖所述核心层侧壁的侧墙，所述侧墙包括位于所述基底上的第一侧墙以及位于所述第一侧墙顶部上的第二侧墙，其中，在垂直于所述基底表面且沿所述基底指向核心层的方向上，所述第二侧墙在平行于所述基底表面方向上的宽度尺寸逐渐减小；去除所述核心层；在去除所述核心层之后，在所述侧墙露出的基底上形成覆盖所述侧墙侧壁的牺牲层，且所述牺牲层的材料与所述侧墙材料不同；去除高于所述第一侧墙顶部的牺牲层；去除所述第二侧墙；去除剩余牺牲层；以所述第一侧墙为掩膜刻蚀所述基底，在所述基底内形成目标图形。
可选的，所述第一侧墙远离所述核心层的侧壁表面相对于所述基底表面垂直。
可选的，在形成所述侧墙之前，位于所述基底上的侧墙层的厚度为100埃～300埃。
可选的，采用原子层沉积工艺，形成所述侧墙层。
可选的，在去除所述第二侧墙以及高于所述第一侧墙顶部的牺牲层之前，所述牺牲层顶部与所述第二侧墙顶部齐平；或者，所述牺牲层顶部高于所述第二侧墙顶部。
可选的，所述侧墙层的材料为氮化硅。
可选的，在去除高于所述第一侧墙顶部的牺牲层以及去除所述第二侧墙之前，还包括：采用H等离子体或者He等离子体，对所述第二侧墙进行等离子体处理。
可选的，在去除所述第二侧墙之前，去除高于所述第一侧墙顶部的牺牲层，且去除剩余牺牲层。
可选的，采用H等离子体进行所述等离子体处理，所述等离子体处理的工艺参数包括：等离子体处理采用的气体包括H2，等离子体处理功率为50W～300W，等离子体处理压强为20mT～50mT，等离子体处理时长为30S～300S。
可选的，在所述等离子体处理之后，刻蚀去除所述第二侧墙的刻蚀工艺对所述第二侧墙与第一侧墙的刻蚀选择比大于或等于5。
可选的，采用氢氟酸溶液，刻蚀去除所述第二侧墙。
可选的，去除高于所述第一侧墙顶部的牺牲层、去除所述第二侧墙以及去除剩余牺牲层的工艺步骤包括：采用第一刻蚀工艺，去除所述第二侧墙，且去除高于所述第一侧墙顶部的牺牲层，且所述第一刻蚀工艺对所述第二侧墙的刻蚀速率大于或等于对所述牺牲层的刻蚀速率；采用第二刻蚀工艺，去除剩余牺牲层，且所述第二刻蚀工艺对所述牺牲层的刻蚀速率大于对所述第一侧墙的刻蚀速率。
可选的，所述第一刻蚀工艺为干法刻蚀工艺，工艺参数包括：刻蚀功率为200W～1000W，刻蚀压强为2mT～50mT，刻蚀时长为10S～300S，刻蚀气体包括碳氟氢气体。
可选的，所述第二刻蚀工艺采用的刻蚀气包括O2、CO或者N2中的两种或三种气体。
可选的，所述核心层的材料为非晶碳、多晶硅、ODL材料、BARC材料、DARC材料或者Si-ARC材料。
可选的，所述牺牲层的材料为ODL材料、BARC材料、DARC材料或者非晶碳材料。
可选的，所述基底包括衬底以及位于所述衬底上的刻蚀停止层，且所述刻蚀停止层的材料与所述衬底的材料不同，所述刻蚀停止层的材料与所述侧墙层的材料不同；在刻蚀所述侧墙层形成所述侧墙的工艺步骤中，还刻蚀去除所述侧墙露出的部分厚度的刻蚀停止层。
本发明还提供一种半导体结构，包括：基底；位于所述基底上的若干分立的侧墙，所述侧墙包括位于所述基底上的第一侧墙以及位于所述第一侧墙顶部上的第二侧墙，其中，在垂直于所述基底表面且沿所述基底指向侧墙的方向上，所述第二侧墙在平行于所述基底表面方向上的宽度尺寸逐渐减小；位于所述侧墙露出的基底上的牺牲层，且所述牺牲层覆盖所述侧墙侧壁。
可选的，所述牺牲层顶部与所述侧墙顶部齐平；或者，所述牺牲层顶部高于所述侧墙顶部。
与现有技术相比，本发明的技术方案具有以下优点：
本发明提供的半导体结构的形成方法的技术方案中，在刻蚀位于基底上、核心层顶部上的侧墙层后，形成覆盖核心层侧壁的侧墙，所述侧墙包括第一侧墙以及位于第一侧墙顶部上的第二侧墙，其中，在垂直于所述基底表面且沿所述基底指向核心层的方向上，所述第二侧墙在平行于所述基底表面方向上的宽度尺寸逐渐减小；接着，去除所述核心层；在所述侧墙露出的基底上形成覆盖所述侧墙侧壁的牺牲层；去除高于所述第一侧墙顶部的牺牲层；去除所述第二侧墙；去除剩余牺牲层；以所述第一侧墙为掩膜刻蚀所述基底，在所述基底内形成目标图形。由于本发明去除了侧壁表面倾斜的第二侧墙，从而避免了第二侧墙侧壁形貌造成的奇偶效应问题，当以第一侧墙为掩膜刻蚀所述基底时，所述第一侧墙相对两侧区域的刻蚀气体收集角度相同，改善刻蚀所述基底过程中的微负载效应问题，进而提高形成的目标图形质量，改善形成的半导体结构的性能和良率。
可选方案中，再去除高于第一侧墙顶部的牺牲层以及去除第二侧墙之前，还采用H等离子体或者He等离子体，对所述第二侧墙进行等离子体处理，所述等离子体处理使得第二侧墙的材料性能发生变化，因此刻蚀去除所述第二侧墙的刻蚀工艺对所述第二侧墙以及第一侧墙具有刻蚀选择性，从而避免或减少所述第一侧墙受到的刻蚀损伤。
可选方案中，在去除高于第一侧墙顶部的牺牲层之前进行所述等离子体处理，因此位于所述第二侧墙顶部上的牺牲层可以对所述第一侧墙起到保护作用，从而避免对所述第一侧墙造成不期望的等离子体处理。
附图说明
图1至图4为一种采用双重图形化法形成半导体结构过程的剖面结构示意图；
图5至图12为本发明一实施例提供的半导体结构形成方法中各步骤对应的剖面结构示意图；
图13至图15为本发明另一实施例提供的半导体结构的形成方法中各步骤对应的剖面结构示意图；
图16为本发明实施例提供的半导体结构的剖面结构示意图。
具体实施方式
由背景技术可知，现有技术中采用双重图形化的方法刻蚀基底，刻蚀基底内形成的目标图形质量差。
现结合一种采用双重图形化法形成半导体结构的过程进行分析。图1至图4为一种采用双重图形化法形成半导体结构过程的剖面结构示意图。
参考图1，提供基底101，所述基底101上形成有若干分立的核心层102。
参考图2，在所述核心层102顶部和侧壁表面、以及基底101表面形成侧墙层103。
参考图3，采用无掩膜刻蚀工艺回刻蚀所述侧墙层103(参考图2)，刻蚀去除位于所述核心层102顶部以及部分基底101上的侧墙层103，直至暴露出部分基底101表面，形成覆盖所述核心层102侧壁的侧墙104。参考图4，去除所述核心层102(参考图3)。
在去除所述核心层102之后，以所述侧墙104为掩膜刻蚀所述基底101，在所述基底101内形成目标图形，所述目标图形为定义有源区(AA，Active Area)的图形，也可以为定义栅极的图形。
分析发现，如图3及图4所示，同一侧墙104侧壁具有非对称形貌。具体地，在所述核心层102侧壁表面形成的侧墙104顶部表面为倾斜的表面，所述侧墙104与核心层102的距离越近相应的侧墙104顶部表面高度越高，因此，当以侧墙104为掩膜对基底101进行刻蚀时，同一侧墙104的两侧区域的刻蚀工艺的刻蚀气体收集角度(etch species collectionangle)不同，从而导致刻蚀形成的目标图形具有奇偶(even-odd)问题，即第奇数个目标图形的尺寸与第偶数个目标图形的尺寸之间具有差异性。
在去除所述核心层102之后，同一侧墙104顶部区域的形貌为非对称形貌(asymmetric shape profile)，这将导致形成的目标图形出现尺寸偏差负载(CD biasloading)问题；并且，当基底101包括刻蚀停止层(etch stop layer)时，所述非对称形貌还会造成刻蚀停止层的消耗负载(consumption loading)问题，这也会导致形成的目标图形尺寸均一性变差。
具体地，去除核心层102形成的区域的刻蚀气体收集角度为第一角度A1，去除核心层102之前相邻侧墙104所形成的区域的刻蚀气体收集角度为第二角度A2，受到侧墙104顶部表面倾斜的影响，所述第一角度A1小于第二角度A2。在以侧墙104为掩膜进行刻蚀的过程中，去除核心层102所形成的区域被刻蚀的速率为第一速率，去除核心层102之前相邻侧墙104所形成的区域被刻蚀的速率为第二速率，由于第一角度A1小于第二角度A2，使得第一速率小于第二速率，这就是微负载效应(micro-loading effect)，微负载效应将加剧目标图形两侧的基底101顶部表面的高度差，从而使得目标图形具有奇偶问题，造成形成的目标图形尺寸均一性(uniformity)差。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供基底，所述基底上具有若干分立的核心层；在所述核心层露出的基底上以及所述核心层顶部和侧壁上形成侧墙层；刻蚀去除位于所述核心层顶部上以及部分基底上的侧墙层，形成覆盖所述核心层侧壁的侧墙，所述侧墙包括位于所述基底上的第一侧墙以及位于所述第一侧墙顶部上的第二侧墙，其中，在垂直于所述基底表面且沿所述基底指向核心层的方向上，所述第二侧墙在平行于所述基底表面方向上的宽度尺寸逐渐减小；去除所述核心层；在去除所述核心层之后，在所述侧墙露出的基底上形成覆盖所述侧墙侧壁的牺牲层；去除高于所述第一侧墙顶部的牺牲层；去除所述第二侧墙；去除剩余牺牲层；以所述第一侧墙为掩膜刻蚀所述基底，在所述基底内形成目标图形。
本发明提供的半导体结构的形成方法的技术方案中，由于本发明去除了侧壁表面倾斜的第二侧墙，从而避免了第二侧墙侧壁形貌造成的奇偶效应问题，当以第一侧墙为掩膜刻蚀所述基底时，所述第一侧墙相对两侧区域的刻蚀气体收集角度相同，改善刻蚀所述基底过程中的微负载效应问题，进而提高形成的目标图形质量，改善形成的半导体结构的性能和良率。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图5至图12为本发明一实施例提供的半导体结构形成方法各步骤对应的剖面结构示意图。
参考图5，提供基底，所述基底上具有若干分立的核心层203。
本实施例中，所述基底包括衬底201以及位于所述衬底201上的刻蚀停止层202。
所述衬底201的材料为硅、锗、锗化硅、碳化硅、砷化镓或者镓化铟；所述衬底201还可以为绝缘体上的硅衬底或者绝缘体上的锗衬底。
本实施例中，所述衬底201的材料为硅。
需要说明的是，所述衬底201上还可以形成有界面层或者功能层，所述界面层的材料为氧化硅、氮化硅或者氮氧化硅；所述衬底201内还可以具有器件，例如NMOS器件、PMOS器件、电阻器、电容器或者电感器。
所述刻蚀停止层202的材料与后续形成的侧墙层的材料不同。在后续刻蚀侧墙层形成侧墙的刻蚀工艺过程中，所述刻蚀停止层202起到刻蚀停止作用，对所述衬底201起到保护作用，避免对所述衬底201造成过刻蚀，从而提高后续形成的目标图形的质量。
本实施例中，所述刻蚀停止层202的材料为氧化硅。所述刻蚀停止层202的厚度不宜过薄，也不宜过厚。若所述刻蚀停止层202的厚度过薄，则所述刻蚀停止层202对所述衬底201的保护能力弱；若所述刻蚀停止层202的厚度过厚，则后续刻蚀所述刻蚀停止层201所需的刻蚀时长较长，不利于提高生产效率。
为此，本实施例中，所述刻蚀停止层202的厚度为5埃～50埃。
所述核心层203的材料为易于被去除的材料，且去除所述核心层的工艺不会对基底造成损伤。所述核心层203的材料为非晶碳、多晶硅、ODL(Organic Dielectric Layer)材料、BARC(Bottom Anti-reflective Coating)材料、DARC(Dielectric Anti-reflectiveCoating)材料或者Si-ARC材料。
本实施例中，所述核心层203的材料为无定形碳。
所述核心层203的厚度不宜过薄，也不宜过厚。如果所述核心层203的厚度过薄，则相应后续在核心层203侧壁上形成的侧墙层的厚度也较薄，使得后续形成的侧墙不足以作为刻蚀基底的掩膜，易导致目标图形还未形成时侧墙已经被消耗过多甚至被完全消耗；如果所述核心层203的厚度过厚，相邻核心层203之间的深宽比增加，导致后续形成的侧墙层的工艺窗口减小，不仅会增加后续形成侧墙层的工艺难度，还易造成核心层203与基底交界处的侧墙层覆盖能力差。
为此，本实施例中，所述核心层203的厚度为10纳米至200纳米。
形成所述核心层203的工艺步骤包括：在所述基底上形成核心膜；在所述核心膜上形成图形层，所述图形层定义出待形成的核心层203的位置和尺寸；以所述图形层为掩膜，刻蚀所述核心膜直至暴露出基底表面，在所述基底上形成若干分立的核心层203；去除所述图形层。
本实施例中，相邻所述核心层203之间的距离相等；并且，相邻所述核心层203之间的距离大于核心层203的宽度尺寸，使得后续在核心层203侧壁上形成侧墙层之后，相邻侧墙层之间的距离等于所述核心层203的宽度尺寸。
本实施例中，所述核心层203侧壁与所述基底表面相垂直。
参考图6，在所述核心层203露出的基底上以及所述核心层203顶部和侧壁上形成侧墙层204。
后续会在所述侧墙层204的基础上，形成覆盖所述核心层203侧壁的侧墙。
所述侧墙层204的材料与所述核心层203的材料不同，从而使得后续去除所述核心层203的工艺对所述核心层203以及侧墙具有较大的刻蚀选择比。且所述侧墙层204的材料还与所述刻蚀停止层202的材料不同，从而使得后续刻蚀形成侧墙的工艺过程中，所述刻蚀停止层202可以起到刻蚀停止的作用。
本实施例中，所述侧墙层204的材料为氮化硅。在其他实施例中，所述侧墙203的材料还可以为氮氧化硅、碳化硅、碳氧化硅、碳氮化硅、碳氮氧化硅或者氮化硼。
采用化学气相沉积工艺、物理气相沉积工艺或者原子层沉积工艺形成所述侧墙层204。本实施例中，采用原子层沉积工艺形成所述侧墙层204，使得形成的侧墙层204的台阶覆盖(step coverage)能力好，相应的所述核心层203与基底交界处的侧墙层204覆盖效果好。
所述侧墙层204的厚度不宜过薄，也不宜过厚。若所述侧墙层204的厚度过薄，则后续形成的侧墙的宽度尺寸相应过窄，在后续去除所述核心层203之后所述侧墙容易倒塌；若所述侧墙层204的厚度过厚，则后续形成的侧墙的宽度尺寸相应过宽。
为此，本实施例中，位于所述基底上的所述侧墙层204的厚度为100埃～300埃。
参考图7，刻蚀去除位于所述核心层203顶部上以及部分基底上的侧墙层204(参考图6)，形成覆盖所述核心层203侧壁的侧墙205，所述侧墙205包括位于所述基底上的第一侧墙215以及位于所述第一侧墙215顶部上的第二侧墙225，其中，在垂直于所述基底表面且沿所述基底指向核心层203的方向上，所述第二侧墙225在平行于所述基底表面方向上的宽度尺寸逐渐减小。
为了便于图示和说明，图7中以虚线示出了第一侧墙215与第二侧墙225之间的分界线。
本实施例中，采用无掩膜刻蚀工艺刻蚀所述侧墙层204，形成所述侧墙205。
在平行于所述基底表面方向上，所述第一侧墙215的底部宽度尺寸等于顶部宽度尺寸；也可以认为，所述第一侧墙215紧挨所述核心层203的侧壁表面与所述基底表面相垂直，且所述第一侧墙215远离所述核心层203的侧壁表面也与所述基底表面相垂直。
所述第二侧墙225紧挨所述核心层203的侧壁与所述基底表面相垂直。所述第二侧墙225远离所述核心层203的侧壁表面相对于所述基底表面倾斜，具体地，所述第二侧墙225远离所述核心层203的侧壁表面呈弧形。
经分析，造成所述第二侧墙225在平行于所述基底表面方向上的宽度尺寸逐渐减小的原因包括：一方面，前述在形成侧墙层204之前，所述核心层203构成位于所述基底上的凸起结构，受到所述核心层203形貌的影响，位于所述核心层203顶角区域附近的侧墙层204也具有相对于所述基底表面倾斜的顶部形貌，相应的，在刻蚀所述侧墙层204形成侧墙205后，所述第二侧墙225侧壁表面相对于所述基底表面倾斜。另一方面，受到刻蚀所述侧墙层204形成侧墙205的刻蚀工艺的影响，也会使得形成的第二侧墙225露出的侧壁表面相对于所述基底表面倾斜，从而使得在垂直于基底表面且沿速搜基底指向核心层230的方向上，所述第二侧墙225在平行于所述基底表面方向上的宽度尺寸逐渐减小。
参考图8，去除所述核心层203(参考图7)。
本实施例中，采用干法刻蚀工艺，刻蚀去除所述核心层203。
在其他实施例中，还可以采用湿法刻蚀工艺，刻蚀去除所述核心层203。
参考图9，在去除所述核心层203(参考图7)之后，在所述侧墙205露出的基底上形成覆盖所述侧墙205侧壁的牺牲层206，所述牺牲层206的材料与所述侧墙205的材料不同。
所述牺牲层206覆盖所述侧墙205的侧壁，也就是说，所述牺牲层206覆盖所述第一侧墙215的侧壁以及第二侧墙225的侧壁。
在后续刻蚀去除所述第二侧墙225的工艺过程中，所述牺牲层206起到保护所述第一侧墙215的作用，避免第一侧墙215受到刻蚀损伤。
所述牺牲层206的材料为易于被去除的材料，且所述牺牲层206的材料还为具有良好平坦性能和填孔性能的材料。
本实施例中，所述牺牲层206的材料为ODL材料。在其他实施例中，所述牺牲层的材料还可以为非晶碳、BARC材料或者DARC材料。
所述牺牲层206具有平坦顶部表面。本实施例中，所述牺牲层206顶部与所述侧墙205顶部齐平，具体地，所述牺牲层206顶部与所述第二侧墙225顶部齐平。在其他实施例中，所述牺牲层顶部还可以高于所述侧墙顶部，也就是说，所述牺牲层顶部高于所述侧墙顶部。
形成所述牺牲层206的工艺步骤包括：在所述侧墙205露出的基底上形成覆盖所述侧墙205侧壁的牺牲膜，且所述牺牲膜顶部高于所述侧墙205顶部；对所述牺牲膜顶部表面进行平坦化处理，形成所述牺牲层206。
本实施例中，所述牺牲层206顶部与所述侧墙205顶部齐平，因此当所述第二侧墙225顶部表面被露出时，停止所述平坦化处理工艺步骤，使得所述平坦化处理工艺的停止位置容易确定。
后续的工艺步骤包括：去除高于所述第一侧墙215顶部的牺牲层206；去除所述第二侧墙225；去除剩余牺牲层206。本实施例中，在去除高于所述第一侧墙215顶部的牺牲层206以及去除所述第二侧墙225之前，还包括：采用H等离子体或者He等离子体，对所述第二侧墙225进行等离子体处理。
以下将结合附图对后续的工艺步骤进行详细说明。
参考图10，采用H等离子体或者He等离子体对所述第二侧墙225进行等离子体处理207。
在对所述第二侧墙225进行等离子体处理207之后，使得所述第二侧墙225的材料性能区别于所述第一侧墙215的材料性能，因此后续刻蚀去除所述第二侧墙225的刻蚀工艺对所述第二侧墙225以及第一侧墙215具有高选择比，从而在刻蚀去除所述第二侧墙225的同时避免所述第一侧墙215受到刻蚀损伤。
以采用H等离子体对所述第二侧墙225进行等离子体处理207为例。在所述等离子体处理207过程中，H等离子体对第二侧墙225中的Si-N键进行轰击，从而使得Si-N键断裂形成游离的Si键，所述游离的Si键与氢等离子体中的H键结合形成Si-H键，从而使得第二侧墙225的材料性能发生变化。
本实施例中，在对所述第二侧墙225进行等离子体处理207的工艺过程中，还对高于所述第一侧墙215顶部的牺牲层206进行所述等离子体处理207。
在所述等离子体处理207过程中，由于所述牺牲层206顶部与所述侧墙205顶部齐平或者高于侧墙205顶部，使得所述高于所述第一侧墙215顶部的牺牲层206以及所述第二侧墙225均受到等离子体处理207的等离子体轰击；位于所述第二侧墙225相对于所述基底表面倾斜的侧壁上的牺牲层206对等离子体起到阻挡作用，从而避免所述等离子体对第一侧墙215造成不必要轰击，防止第一侧墙215的材料性能发生变化，使得后续刻蚀去除第二侧墙225的工艺对第一侧墙215造成的刻蚀损伤小。
本实施例中，由于所述第二侧墙225侧壁表面相对于所述基底表面倾斜，使得所述第二侧墙225在垂直于所述基底表面上的厚度尺寸不同。若位于所述第二侧墙225相对于基底表面倾斜的侧壁表面上未形成有所述牺牲层206，由于在进行所述等离子体处理207过程中，所述等离子体处理207的等离子体轰击深度一致，则位于所述第二侧墙225下方的第一侧墙215也将受到等离子体轰击；且厚度越薄的第二侧墙225下方的第一侧墙215受到的等离子体轰击深度越深。这将导致后续在去除第二侧墙225的工艺过程中对第一侧墙215造成不同程度的刻蚀。
本实施例中，采用H等离子体进行所述等离子体处理207。所述等离子体处理207功率不宜过低，也不宜过高。若所述等离子体处理207功率过低，则H等离子体获得的能量过低，造成H等离子体对第二侧墙225材料性能的改变程度过弱，后续刻蚀去除所述第二侧墙225的刻蚀工艺对所述第二侧墙225以及第一侧墙215的刻蚀选择性较差；若所述等离子体处理207的功率过高，相应的H等离子体获得的能量过高，使得H等离子体易经由所述第二侧墙225到达第一侧墙215内。为此，本实施例中，所述等离子体处理207功率为50W～300W。
本实施例中，采用H等离子体进行所述等离子体处理207，所述等离子体处理207的工艺参数包括：等离子体处理采用的气体包括H2，等离子体处理功率为50W～300W，等离子体处理压强为20mT～50mT，等离子体处理时长为30S～300S。
参考图11，去除高于所述第一侧墙215顶部的牺牲层206(参考图10)；且去除剩余牺牲层206。
在同一道工艺步骤中，去除高于所述第一侧墙215顶部的牺牲层206以及去除剩余牺牲层206，使得第二侧墙225被暴露出来，以便于后续刻蚀去除所述第二侧墙225。
本实施例中，所述牺牲层206的材料为ODL材料，采用湿法刻蚀工艺，刻蚀去除高于所述第一侧墙215顶部的牺牲层206以及去除剩余牺牲层206。在其他实施例中，还可以采用O2、CO或者N2中的两种或三种气体，刻蚀去除高于所述第一侧墙顶部的牺牲层以及去除剩余牺牲层，即，采用灰化工艺去除所述牺牲层。
需要说明的是，在其他实施例中，在去除所述第二侧墙之前，还可以仅去除高于所述第一侧墙顶部的牺牲层；在后续去除第二侧墙之前，去除剩余牺牲层。
参考图12，去除所述第二侧墙225(参考图11)。
由于前述的等离子体处理207(参考图10)使得第二侧墙225的材料性能发生变化，因此所述第二侧墙225的材料性能与所述第一侧墙215的材料性能具有差异性，使得刻蚀去除所述第二侧墙225的刻蚀工艺对所述第二侧墙225以及第一侧墙215具有刻蚀选择性。
其中，刻蚀去除所述第二侧墙225的工艺对所述第二侧墙225以及第一侧墙215的刻蚀选择比不宜过小。若所述刻蚀选择比过小，则刻蚀去除所述第二侧墙225的工艺会对第一侧墙215造成不必要的刻蚀损伤，使得第一侧墙215的刻蚀损失量对后续形成的目标图形造成不良影响。
为此，本实施例中，在所述等离子体处理207之后，刻蚀去除所述第二侧墙225的工艺对所述第二侧墙225以及第一侧墙215的刻蚀选择比大于或等于5。
本实施例中，采用氢氟酸溶液，去除所述第二侧墙225。
后续的工艺步骤包括：以所述第一侧墙215为掩膜刻蚀所述基底，在所述基底内形成目标图形。
本实施例中，以所述第一侧墙215为掩膜，刻蚀所述刻蚀停止层202以及衬底201。
由于本实施例中，去除了侧壁表面倾斜的第二侧墙225(参考图11)，仅以侧壁表面与基底表面相垂直的第一侧墙215为掩膜对基底进行刻蚀，因此同一第一侧墙215相对两侧区域的刻蚀气体收集角度相同，从而避免了由于第二侧墙225侧壁形貌造成的奇偶效应问题，改善了形成的目标图形的质量，提高形成的目标图形尺寸均一性。
图13至图15为本发明另一实施例提供的半导体结构形成方法各步骤对应的剖面结构示意图。
参考图13，提供基底，所述基底上具有分立的核心层；在所述核心层露出的基底上以及所述核心层顶部和侧壁上形成侧墙层；刻蚀去除位于所述核心层顶部上以及部分基底上的侧墙层，形成覆盖所述核心层侧壁的侧墙305，所述侧墙305包括位于所述基底上的第一侧墙315以及位于所述第一侧墙315顶部上的第二侧墙325，其中，在垂直于所述基底表面且沿所述基底指向核心层的方向上，所述第二侧墙325在平行于所述基底表面方向上的宽度尺寸逐渐减小；去除所述核心层；在去除所述核心层之后，在所述侧墙305露出的基底上形成覆盖所述侧墙305侧壁的牺牲层306。
本实施例中，所述基底包括衬底301以及位于所述衬底301上的刻蚀停止层302。
有关所述基底、核心层、侧墙305以及牺牲层306的描述可参考前一实施例的相应说明，在此不再赘述。
本实施例中，所述侧墙305的材料为氮化硅。
后续的工艺步骤包括：去除高于所述第一侧墙315顶部的牺牲层306；去除所述第二侧墙325；去除剩余牺牲层306。
以下将结合附图对后续工艺步骤进行详细说明。
参考图14，采用第一刻蚀工艺，去除所述第二侧墙325以及高于所述第一侧墙315顶部的牺牲层306，且所述第一刻蚀工艺对所述第二侧墙325的刻蚀速率大于或等于对所述牺牲层306的刻蚀速率。
本实施例中，以所述第一刻蚀工艺对所述第二侧墙325的刻蚀速率等于对所述牺牲层306的刻蚀速率相同为例，在所述第一刻蚀工艺结束后，剩余牺牲层306顶部与所述第一侧墙315顶部齐平。
在所述第一刻蚀工艺过程中，所述牺牲层306对所述第一侧墙315起到保护作用，避免所述第一侧墙315侧壁暴露在所述第一刻蚀工艺环境中，从而防止对第一侧墙315造成刻蚀损伤。
本实施例中，所述第一刻蚀工艺为干法刻蚀工艺，工艺参数包括：刻蚀功率为200W～1000W，刻蚀压强为2mT～50mT，刻蚀时长为10S～300S，刻蚀气体包括碳氟氢气体。
其中，所述干法刻蚀工艺刻蚀在ICP(Inductively Coupled Plasma)刻蚀腔室内进行，也可以在CCP(Capacitive coupled plasma)刻蚀腔室内进行。
在其他实施例中，所述第一刻蚀工艺对所述第二侧墙的刻蚀速率大于对所述牺牲层的刻蚀速率时，在所述第一刻蚀工艺结束后，剩余牺牲层顶部高于所述第一侧墙顶部。
参考图15，采用第二刻蚀工艺，去除剩余牺牲层306(参考图14)，且所述第二刻蚀工艺对所述牺牲层306的刻蚀速率大于对所述第一侧墙315的刻蚀速率。
本实施例中，所述牺牲层306的材料为ODL材料，所述第二刻蚀工艺采用的刻蚀气体包括O2、CO或者N2中的两种或三种气体。
在其他实施例中，还可以采用湿法刻蚀工艺，刻蚀去除剩余牺牲层。
由于所述第二刻蚀工艺对所述牺牲层306的刻蚀速率大于对所述第一侧墙315的刻蚀速率，减少或避免所述第二刻蚀工艺对第一侧墙315造成不必要的刻蚀损伤。
后续的工艺步骤包括：以所述第一侧墙315为掩膜刻蚀所述基底，在所述基底内形成目标图形。
本实施例中，去除了侧壁表面相对于基底表面倾斜的第二侧墙325(参考图15)，仅以侧壁表面与所述基底表面相垂直的第一侧墙315为掩膜对所述基底进行刻蚀，使得同一第一侧墙315相对两侧区域的刻蚀气体收集角度相同，从而避免了由于第二侧墙325侧壁形貌造成的奇偶效应问题，改善了形成的目标图形的质量。
本发明还提供一种半导体结构，参考图16，所述半导体结构包括：
基底；
位于所述基底上的若干分立的侧墙405，所述侧墙405包括位于所述基底上的第一侧墙415以及位于所述第一侧墙415顶部上的第二侧墙425，其中，在垂直于所述基底表面且沿所述基底指向侧墙405的方向上，所述第二侧墙425在平行于所述基底表面方向上的宽度尺寸逐渐减小；
位于所述侧墙405露出的基底上的牺牲层406，且所述牺牲层406覆盖所述侧墙405侧壁，且所述牺牲层406的材料与所述侧墙405的材料不同。
以下将结合附图对本发明实施例提供的半导体结构进行详细说明。
本实施例中，所述基底包括衬底401以及位于所述衬底401上的刻蚀停止层402，所述刻蚀停止层402的材料与所述衬底401的材料不同，且所述刻蚀停止层402的材料与所述侧墙405的材料不同。
所述第一侧墙415侧壁表面与所述基底表面相垂直；所述第二侧墙425具有相对于所述基底表面倾斜的侧壁表面，其中，所述第二侧墙425具有两个相对侧壁，其中一个侧壁为相对于所述基底表面倾斜的侧壁，另一个侧壁为相对于所述基底表面垂直的侧壁。
本实施例中，相邻两个第二侧墙425形貌具有轴对称特性，也可以认为，相邻两个第二侧墙425相对的侧壁形貌具有轴对称特性。
在平行于所述基底表面方向上，相邻侧墙405之间的宽度尺寸相等。本实施例中，所述侧墙405的材料为氮化硅。
所述牺牲层406的材料为ODL材料、BARC材料、DARC材料或者非晶碳材料。
本实施例中，所述牺牲层406顶部与所述侧墙405顶部齐平，也就是说，所述牺牲层406顶部与所述第二侧墙425顶部齐平。
在其他实施例中，所述牺牲层顶部还可以高于所述侧墙顶部，也就是说，所述牺牲层顶部高于所述第二侧墙顶部。
本发明实施例提供的半导体结构，为去除第二侧墙425提供的工艺基础，使得具有倾斜侧壁表面的第二侧墙425能够被去除，仅保留侧壁表面与所述基底表面相垂直的第一侧墙415。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (19)

1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底上具有若干分立的核心层；
在所述核心层露出的基底上以及所述核心层顶部和侧壁上形成侧墙层；
刻蚀去除位于所述核心层顶部上以及部分基底上的侧墙层，形成覆盖所述核心层侧壁的侧墙，所述侧墙包括位于所述基底上的第一侧墙以及位于所述第一侧墙顶部上的第二侧墙，其中，在垂直于所述基底表面且沿所述基底指向核心层的方向上，所述第二侧墙在平行于所述基底表面方向上的宽度尺寸逐渐减小；
去除所述核心层；
在去除所述核心层之后，在所述侧墙露出的基底上形成覆盖所述侧墙侧壁的牺牲层，且所述牺牲层的材料与所述侧墙材料不同；
去除高于所述第一侧墙顶部的牺牲层；
去除所述第二侧墙；
去除剩余牺牲层；
以所述第一侧墙为掩膜刻蚀所述基底，在所述基底内形成目标图形。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一侧墙远离所述核心层的侧壁表面相对于所述基底表面垂直。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，在形成所述侧墙之前，位于所述基底上的侧墙层的厚度为100埃～300埃。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，采用原子层沉积工艺，形成所述侧墙层。
5.如权利要求1所述的半导体结构的形成方法，其特征在于，在去除所述第二侧墙以及高于所述第一侧墙顶部的牺牲层之前，所述牺牲层顶部与所述第二侧墙顶部齐平；或者，所述牺牲层顶部高于所述第二侧墙顶部。
6.如权利要求1所述的半导体结构的形成方法，其特征在于，所述侧墙层的材料为氮化硅。
7.如权利要求1或6所述的半导体结构的形成方法，其特征在于，在去除高于所述第一侧墙顶部的牺牲层以及去除所述第二侧墙之前，还包括：采用H等离子体或者He等离子体，对所述第二侧墙进行等离子体处理。
8.如权利要求7所述的半导体结构的形成方法，其特征在于，在去除所述第二侧墙之前，去除高于所述第一侧墙顶部的牺牲层，且去除剩余牺牲层。
9.如权利要求7所述的半导体结构的形成方法，其特征在于，采用H等离子体进行所述等离子体处理，所述等离子体处理的工艺参数包括：等离子体处理采用的气体包括H2，等离子体处理功率为50W～300W，等离子体处理压强为20mT～50mT，等离子体处理时长为30S～300S。
10.如权利要求7所述的半导体结构的形成方法，其特征在于，在所述等离子体处理之后，刻蚀去除所述第二侧墙的刻蚀工艺对所述第二侧墙与第一侧墙的刻蚀选择比大于或等于5。
11.如权利要求10所述的半导体结构的形成方法，其特征在于，采用氢氟酸溶液，刻蚀去除所述第二侧墙。
12.如权利要求1或6所述的半导体结构的形成方法，其特征在于，去除高于所述第一侧墙顶部的牺牲层、去除所述第二侧墙以及去除剩余牺牲层的工艺步骤包括：
采用第一刻蚀工艺，去除所述第二侧墙，且去除高于所述第一侧墙顶部的牺牲层，且所述第一刻蚀工艺对所述第二侧墙的刻蚀速率大于或等于对所述牺牲层的刻蚀速率；
采用第二刻蚀工艺，去除剩余牺牲层，且所述第二刻蚀工艺对所述牺牲层的刻蚀速率大于对所述第一侧墙的刻蚀速率。
13.如权利要求12所述的半导体结构的形成方法，其特征在于，所述第一刻蚀工艺为干法刻蚀工艺，工艺参数包括：刻蚀功率为200W～1000W，刻蚀压强为2mT～50mT，刻蚀时长为10S～300S，刻蚀气体包括碳氟氢气体。
14.如权利要求12所述的半导体结构的形成方法，其特征在于，所述第二刻蚀工艺采用的刻蚀气包括O2、CO或者N2中的两种或三种气体。
15.如权利要求1所述的半导体结构的形成方法，其特征在于，所述核心层的材料为非晶碳、多晶硅、ODL材料、BARC材料、DARC材料或者Si-ARC材料。
16.如权利要求1所述的半导体结构的形成方法，其特征在于，所述牺牲层的材料为ODL材料、BARC材料、DARC材料或者非晶碳材料。
17.如权利要求1所述的半导体结构的形成方法，其特征在于，所述基底包括衬底以及位于所述衬底上的刻蚀停止层，且所述刻蚀停止层的材料与所述衬底的材料不同，所述刻蚀停止层的材料与所述侧墙层的材料不同；
在刻蚀所述侧墙层形成所述侧墙的工艺步骤中，还刻蚀去除所述侧墙露出的部分厚度的刻蚀停止层。
18.一种半导体结构，其特征在于，包括：
基底；
位于所述基底上的若干分立的侧墙，所述侧墙包括位于所述基底上的第一侧墙以及位于所述第一侧墙顶部上的第二侧墙，其中，在垂直于所述基底表面且沿所述基底指向侧墙的方向上，所述第二侧墙在平行于所述基底表面方向上的宽度尺寸逐渐减小；
位于所述侧墙露出的基底上的牺牲层，所述牺牲层覆盖所述侧墙侧壁，且所述牺牲层的材料与所述侧墙材料不同。
19.如权利要求18所述的半导体结构，其特征在于，所述牺牲层顶部与所述侧墙顶部齐平；或者，所述牺牲层顶部高于所述侧墙顶部。
CN201611185755.9A 2016-12-20 2016-12-20 半导体结构以及半导体结构的形成方法 Active CN108206131B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611185755.9A CN108206131B (zh) 2016-12-20 2016-12-20 半导体结构以及半导体结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611185755.9A CN108206131B (zh) 2016-12-20 2016-12-20 半导体结构以及半导体结构的形成方法

Publications (2)

Publication Number Publication Date
CN108206131A true CN108206131A (zh) 2018-06-26
CN108206131B CN108206131B (zh) 2020-08-07

Family

ID=62604050

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611185755.9A Active CN108206131B (zh) 2016-12-20 2016-12-20 半导体结构以及半导体结构的形成方法

Country Status (1)

Country Link
CN (1) CN108206131B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109686665A (zh) * 2018-12-27 2019-04-26 上海华力集成电路制造有限公司 半导体器件隔离侧墙制造方法
CN112151448A (zh) * 2019-06-28 2020-12-29 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN112713087A (zh) * 2019-10-24 2021-04-27 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113097139A (zh) * 2021-03-29 2021-07-09 长鑫存储技术有限公司 掩膜结构、半导体结构及制备方法
CN113097141A (zh) * 2021-03-29 2021-07-09 长鑫存储技术有限公司 掩膜结构、半导体结构及制备方法
CN113130751A (zh) * 2021-03-02 2021-07-16 长鑫存储技术有限公司 半导体结构的制作方法和半导体结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102486996A (zh) * 2010-12-03 2012-06-06 中芯国际集成电路制造(北京)有限公司 双重图形化方法
CN102931194A (zh) * 2011-08-10 2013-02-13 海力士半导体有限公司 半导体器件及其制造方法
CN103456606A (zh) * 2012-06-04 2013-12-18 中芯国际集成电路制造(上海)有限公司 一种用于形成硬掩膜层的方法
CN103843110A (zh) * 2011-08-26 2014-06-04 应用材料公司 双重图案化蚀刻工艺

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102486996A (zh) * 2010-12-03 2012-06-06 中芯国际集成电路制造(北京)有限公司 双重图形化方法
CN102931194A (zh) * 2011-08-10 2013-02-13 海力士半导体有限公司 半导体器件及其制造方法
CN103843110A (zh) * 2011-08-26 2014-06-04 应用材料公司 双重图案化蚀刻工艺
CN103456606A (zh) * 2012-06-04 2013-12-18 中芯国际集成电路制造(上海)有限公司 一种用于形成硬掩膜层的方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109686665A (zh) * 2018-12-27 2019-04-26 上海华力集成电路制造有限公司 半导体器件隔离侧墙制造方法
CN112151448A (zh) * 2019-06-28 2020-12-29 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN112151448B (zh) * 2019-06-28 2023-05-26 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN112713087A (zh) * 2019-10-24 2021-04-27 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN112713087B (zh) * 2019-10-24 2024-03-22 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113130751A (zh) * 2021-03-02 2021-07-16 长鑫存储技术有限公司 半导体结构的制作方法和半导体结构
CN113097139A (zh) * 2021-03-29 2021-07-09 长鑫存储技术有限公司 掩膜结构、半导体结构及制备方法
CN113097141A (zh) * 2021-03-29 2021-07-09 长鑫存储技术有限公司 掩膜结构、半导体结构及制备方法

Also Published As

Publication number Publication date
CN108206131B (zh) 2020-08-07

Similar Documents

Publication Publication Date Title
CN108206131A (zh) 半导体结构以及半导体结构的形成方法
TWI283042B (en) Method for fabricating transistor of semiconductor device
CN104900495B (zh) 自对准双重图形化方法及鳍式场效应晶体管的制作方法
CN108321079A (zh) 半导体结构及其形成方法
CN105336571B (zh) 自对准多重图形掩膜的形成方法
CN103794490B (zh) 自对准双图形的形成方法
CN105448841B (zh) 半导体结构的形成方法
JP2007123903A (ja) 選択的に高ｋ材をエッチングするためのプラズマ組成
TWI571931B (zh) 半導體裝置的製造方法、用以在半導體薄膜堆疊中形成無瓦解之複數高深寬比溝槽的方法及所形成之半導體裝置
CN108389796A (zh) 半导体结构及其形成方法
TW202217952A (zh) 使用保護層形成半導體裝置
US20160233105A1 (en) Method of forming a trench in a semiconductor device
CN109585560A (zh) 半导体元件的制造方法
CN107731666A (zh) 双重图形化的方法
CN109216356A (zh) 在不同材料的高k介电层上形成的自保护层
JP6386133B2 (ja) ラップアラウンド接点集積方式
CN108231759B (zh) 半导体结构
CN106328513A (zh) 半导体结构的形成方法
CN104425264B (zh) 半导体结构的形成方法
US20140252589A1 (en) Charge Dissipation of Cavities
CN109559978B (zh) 半导体结构及其形成方法
CN106548977B (zh) 一种空气隙结构的制造方法
US10714588B2 (en) Metal gate process for FinFET device improvement
TW201308418A (zh) 半導體裝置及其製造方法
CN111834214A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant