CN113130751A - 半导体结构的制作方法和半导体结构 - Google Patents
半导体结构的制作方法和半导体结构 Download PDFInfo
- Publication number
- CN113130751A CN113130751A CN202110229753.XA CN202110229753A CN113130751A CN 113130751 A CN113130751 A CN 113130751A CN 202110229753 A CN202110229753 A CN 202110229753A CN 113130751 A CN113130751 A CN 113130751A
- Authority
- CN
- China
- Prior art keywords
- layer
- sacrificial
- gap
- pattern structure
- liner
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 45
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 125000006850 spacer group Chemical group 0.000 claims abstract description 56
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 238000005530 etching Methods 0.000 claims abstract description 24
- 238000000059 patterning Methods 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims description 63
- 239000000463 material Substances 0.000 claims description 39
- 230000007704 transition Effects 0.000 claims description 39
- 230000007547 defect Effects 0.000 abstract description 9
- 230000000694 effects Effects 0.000 abstract description 7
- 238000012546 transfer Methods 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 353
- 230000008569 process Effects 0.000 description 38
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 19
- 229910052710 silicon Inorganic materials 0.000 description 19
- 239000010703 silicon Substances 0.000 description 19
- 229920002120 photoresistant polymer Polymers 0.000 description 14
- 238000005229 chemical vapour deposition Methods 0.000 description 10
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 5
- 239000004215 Carbon black (E152) Substances 0.000 description 5
- 229910052799 carbon Inorganic materials 0.000 description 5
- 229930195733 hydrocarbon Natural products 0.000 description 5
- 150000002430 hydrocarbons Chemical class 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 229910003481 amorphous carbon Inorganic materials 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 4
- 229910010271 silicon carbide Inorganic materials 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本申请公开一种半导体结构的制作方法和半导体结构，该半导体结构的制作方法包括：提供衬底，在衬底上形成第一牺牲层，所述第一牺牲层包括堆叠的第一牺牲介质层和第二牺牲介质层；图案化第一牺牲层，形成沿第一方向间隔分布的第一中间图案结构，各第一中间图案结构之间具有第一间隙；在第一间隙中形成第一间隔衬垫层，所述第一间隔衬垫层覆盖第一中间图案结构的侧壁和第一间隙的底部；去除第一间隙底部的第一间隔衬垫层以及第二牺牲介质层；去除第一牺牲介质层，形成第一图案结构。相较于现有技术，利用本申请公开的制作方法及制作的半导体结构，可消除图案结构与间隔处因蚀刻负载效应使得相邻图案之间存在高度差导致的图案转移缺陷。
Description
技术领域
本发明涉及半导体器件的制造领域，特别是涉及一种半导体结构的制作方法和半导体结构。
背景技术
随着半导体技术节点以及机台的演进，芯片制造商在成本的考量下持续挑战增加器件在晶圆上的密度，集成电路中器件的密集度越来越高，半导体器件的特征关键尺寸(CD)不断减小，已逼近达到光刻的光学物理极限，以现有的光刻工艺形成的掩模图形难以满足半导体器件持续减小的特征关键尺寸的需求，限制了半导体技术的发展。
为了在现有的光刻工艺的基础上，能够进一步缩小半导体器件的尺寸，新的制作工艺应运而生，以自对准双重构图(Self-Aligned Double Patterning，SADP)工艺为例，自对准双重构图工艺包括芯模(mandrel)和侧墙(spacer)工艺，其原理为将预先芯模图案两侧形成侧墙(spacer)，之后再去除芯模图案，让侧墙图案转移到目标材料层上，进而达到目标的图案。
不过，在电容器工艺流程中，在图案化步骤中，易造成相邻图案结构之间的间隙结构的过蚀刻。
发明内容
本申请的目的在于提供一种半导体结构的制作方法和半导体结构，用于解决现有技术中制作工艺中产生蚀刻负载等问题。
为实现上述目的及其他相关目的，本申请提供一种半导体结构的制作方法，包括以下步骤：提供衬底，在所述衬底上形成第一牺牲层，所述第一牺牲层包括堆叠的第一牺牲介质层和第二牺牲介质层；图案化所述第一牺牲层，形成沿第一方向间隔分布的第一中间图案结构，各所述第一中间图案结构之间具有第一间隙；在所述第一间隙中形成第一间隔衬垫层，所述第一间隔衬垫层覆盖所述第一中间图案结构的侧壁和所述第一间隙的底部；去除所述第一间隙底部的所述第一间隔衬垫层以及所述第二牺牲介质层；去除所述第一牺牲介质层，形成第一图案结构。
可选地，所述衬底还包括支撑层，所述第一牺牲介质层形成在所述支撑层上，所述支撑层与所述第二牺牲介质层材料相同，所述第一牺牲介质层和所述第二牺牲介质层具有蚀刻选择比。
可选地，所述图案化所述第一牺牲层，形成沿第一方向间隔分布的第一中间图案结构，各所述第一中间图案结构之间具有第一间隙的步骤包括：在所述第二牺牲介质层上形成掩膜层；图形化所述掩膜层形成掩膜图形，所述掩膜图形包括多个沿第一方向间隔的开口，且所述开口显露出所述第二牺牲介质层；沿所述开口蚀刻所述第二牺牲介质层和所述第一牺牲介质层，形成所述第一中间图案结构。
可选地，所述在所述第一间隙中形成第一间隔衬垫层，所述间隔衬垫层覆盖所述第一中间图案结构的侧壁和所述第一间隙的底部的步骤包括：形成覆盖所述第一中间图案结构和所述第一间隙表面的第一衬垫层；去除覆盖所述第一中间图案结构顶部的第一衬垫层，以显露出所述第二牺牲介质层，保留所述第一中间图案结构侧壁和所述第一间隙底部的所述第一衬垫层，形成所述第一间隔衬垫层。
可选地，所述去除覆盖所述第一中间图案结构顶部的第一衬垫层，以显露出所述第二牺牲介质层，保留所述第一中间图案结构侧壁和所述第一间隙底部的所述第一衬垫层，形成所述第一间隔衬垫层的步骤包括：形成覆盖所述第一衬垫层的第一填充层；以所述第二牺牲介质层为停止层，去除所述第二牺牲介质层上的所述第一填充层和所述第一衬垫层；去除所述第一衬垫层之间的所述第一填充层，形成所述第一间隔衬垫层。
可选地，所述第一填充层和所述第一牺牲介质层材料相同。
可选地，所述第一间隔衬垫层具有第一宽度，所述第一间隙具有第二宽度，所述第二宽度至少三倍于所述第一宽度。
可选地，在形成所述第一图案结构后，还包括如下步骤：形成覆盖所述第一图案结构的过渡层；在所述过渡层上形成第二牺牲层，所述第二牺牲层包括堆叠的第三牺牲介质层和第四牺牲介质层；图形化所述第二牺牲层，形成沿第二方向间隔分布的第二中间图案结构，各所述第二中间图案结构之间具有第二间隙；在所述第二间隙中形成第二间隔衬垫层，所述第二间隔衬垫层覆盖所述第二中间图案结构的侧壁和所述第二间隙的底部；去除所述第二间隙底部的所述第二间隔衬垫层以及所述第四牺牲介质层；去除所述第三牺牲介质层，形成第二图案结构。
可选地，所述在所述第二间隙中形成第二间隔衬垫层，所述第二间隔衬垫层覆盖所述第二中间图案结构的侧壁和所述第二间隙的底部的步骤包括：形成覆盖所述第二中间结构和所述第二间隙表面的第二衬垫层；形成覆盖所述第二衬垫层的第二填充层；回蚀刻所述第二填充层，以所述第四牺牲介质层为蚀刻停止层，去除所述第四牺牲介质层上的所述第二填充层和所述第二衬垫层；去除所述第二衬垫层之间的所述第一填充层，形成所述第二间隔衬垫层。
可选地，所述第二间隔衬垫层具有第三宽度，所述第二间隙具有第四宽度，所述第四宽度至少三倍于所述第三宽度。
可选地，所述过渡层包括第一过渡介质层和第二过渡介质层，所述第一过渡介质层覆盖所述第一图案结构，所述第二过渡介质层形成在所述第一过渡介质层上。
可选地，所述第二过渡介质层与所述支撑层材料相同，所述第二过渡介质层与所述第四牺牲介质层材料相同，所述第三牺牲介质层与所述第四牺牲介质层具有蚀刻选择比。
可选地，所述衬底上还包括形成在所述支撑层下的目标层，在形成所述第二图案结构后，以所述第一图案结构和所述第二图案结构为掩膜，将所述第一图案结构和所述第二图案结构组合形成的图形转移到所述目标层上。
可选地，在垂直于所述衬底的方向上，所述第一图案结构与所述第二图案结构交错排布。
本申请另提供一种使用前述半导体结构的制作方法制作的半导体结构。
通过本申请半导体元件的制造方法及制作的半导体结构，可使得半导体结构避免因产生蚀刻负载效应而导致例如桥接或非开放等缺陷。
附图说明
本申请所涉及的发明的具体特征如所附权利要求书所显示。通过参考下文中详细描述的示例性实施方式和附图能够更好地理解本申请所涉及发明的特点和优势。对附图简要说明书如下：
图1至图3显示为制作半导体结构的示意图。
图4显示为本申请的半导体结构的制作方法在一实施例中的流程示意图。
图5至图14显示为根据图4的步骤制作半导体结构的结构变化示意图。
图15显示为本申请的半导体结构的制作方法在一实施例中的流程示意图
图16至图25显示为根据图15的步骤制作半导体结构的结构变化示意图。
具体实施方式
以下由特定的具体实施例说明本申请的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本申请的其他优点及功效。
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本发明将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。
虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。
用语“一个”、“一”、“该”和“所述”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。用语“第一”和“第二”仅作为标记使用，不是对其对象的数量限制。
在电容器工艺流程中，会形成间隔分布的多个图案结构，且相邻两个图案结构之间具有间隙。如图1所示，在介质层900上形成图案结构，所述图案结构包括芯模层901和位于所述芯模层901两侧的侧壁905，相邻两个图案结构之间具有间隙，所述间隙显露出所述介质层900。
之后，对所述图案结构进行蚀刻工艺，由于间隙处所在的介质层为暴露在外未有保护，因此在该蚀刻工艺过程中，间隙所在的介质层相比于芯模层所受的蚀刻影响更甚，间隙所在的介质层也会被部分蚀刻，从而使得图案结构被蚀刻后暴露出的介质层与间隙处所在的介质层之间存在落差而形成凹陷。请参阅图2，显示为经蚀刻工艺后图案结构处所在的介质层与间隙处所在的介质层之间形成凹陷的示意图，如图2所示，所述图案结构中的芯模层被蚀刻后暴露出的介质层900与所述间隙处所在的介质层900之间存在落差h，所述落差h使得在所述间隙处形成凹陷，此种凹陷会使得相邻图案之间存储落差，这样在后续的图案转移过程中，图案结构未被有效的转移到目标层上，导致目标结构出现形成的图形未被有效的桥接或存在非开放缺陷等情况。请参阅图3，显示为因蚀刻负载效应而导致缺陷的示意图，如图3所示，所述蚀刻负载效应会导致半导体结构底面会产生开放(Open)狭小甚至非开放的缺陷，例如，左侧为正常的开放大小W1，右侧为产生开放狭小的开放大小W2，其中，W2要明显窄于W1。
有鉴于此，本申请公开一种半导体结构的制作方法和由所述制作方法所制作的半导体结构，可消除图案结构与间隔处因蚀刻负载效应使得相邻图案之间存在高度差导致的图案转移缺陷(例如桥接或非开放缺陷)，以利于后续制程工艺的稳定性，提高产品的性能。
请参阅图4，显示为本申请的半导体结构的制作方法在一实施例中的流程示意图。如图4所示，所述半导体结构的制作方法包括如下步骤：
步骤S101，提供衬底，在衬底上形成第一牺牲层，所述第一牺牲层包括堆叠的第一牺牲介质层和第二牺牲介质层；
步骤S103，图案化第一牺牲层，形成间隔分布的第一中间图案结构，各第一中间图案结构之间具有第一间隙。
步骤S105，在第一间隙中形成第一间隔衬垫层，所述第一间隔衬垫层覆盖第一中间图案结构的侧壁和第一间隙的底部。
步骤S107，去除第一间隙底部的第一间隔衬垫层以及第二牺牲介质层。
步骤S109，去除第一牺牲介质层，形成第一图案结构。
下面将结合附图详细说明本申请公开半导体结构的制作方法。
首先，执行步骤S101，提供衬底，在所述衬底上形成第一牺牲层，所述第一牺牲层包括堆叠的第一牺牲介质层和第二牺牲介质层。
在本申请的一实施例中，所述半导体结构的制作工艺采用了双重成像工艺，所述双重成像工艺可例如为SADP(Self-Aligned Double Patterning，自对准双重成像)工艺。
以SADP工艺为例，所述衬底具有被设计为用于自对准双重图案化的已知图案化层堆叠。在这里，所述衬底可包括单晶硅、氧化层、多晶硅层、锗化硅、绝缘体上硅等，所述衬底还可包括多种材料的堆叠组合结构，如氮化硅、氧化硅、碳氮化硅及氮氧化硅等的组合。
在本申请的一实施例中，在步骤S101中，提供衬底，在所述衬底上形成第一牺牲层，所述第一牺牲层包括堆叠的第一牺牲介质层和第二牺牲介质层，得到图5所示的结构。
在图5所示的结构中，作为示意性说明，所述衬底仅显示了基底层101。所述基底层101可以为单层结构或多层结构，可由旋涂硬掩模(Spin on Hardmask，SOH)层形成，所述SOH层可通过旋转涂布工艺形成，SOH层可以是碳氢(CxHy)体系的绝缘层，其可包括硅硬掩膜材料、碳硬掩膜材料以及有机硬掩膜材料等。
在某些示例中，在基底层101上还可形成支撑层103。所述支撑层103层的材料可以包括但不仅限于氮氧化硅(SiON)、掺氮碳化硅层或者碳化硅层等。所述支撑层103可以通过化学气相沉积工艺(Chemical Vapor Deposition，CVD)或者旋涂电介质工艺(Spin-onDielectrics，SOD)形成。
在步骤S101中，在所述衬底上形成有第一牺牲层，所述第一牺牲层更包括堆叠的第一牺牲介质层和第二牺牲介质层。如图5所示，在所述支撑层103上依序形成有第一牺牲介质层105和第二牺牲介质层107。第一牺牲介质层105可由旋涂硬掩模(Spin onHardmask，SOH)层形成，所述SOH层可通过旋转涂布工艺形成，SOH层可以是碳氢(CxHy)体系的绝缘层，其可包括硅硬掩膜材料、碳硬掩膜材料、或有机硬掩膜材料等，例如氮氧化硅层。第二牺牲介质层107的材料可以包括但不仅限于氮氧化硅(SiON)、多晶硅(Poly)、非晶形碳层(Amorphous Carbon Layer，ACL)、氧化物(Oxide)等。在本实施例中，第二牺牲介质层107的材料与支撑层103层的材料相同。第二牺牲介质层107可以通过化学气相沉积工艺(Chemical Vapor Deposition，CVD)或者旋涂电介质工艺(Spin-on Dielectrics，SOD)形成。
通过上述步骤S101之后，得到图5所示的结构。
接着，执行步骤S103，图案化第一牺牲层，形成沿第一方向间隔分布的第一中间图案结构，各第一中间图案结构之间具有第一间隙。
在本申请的一实施例中，在步骤S103中，首先在第二牺牲介质层107上形成掩膜层109，得到图6所示的结构。
在第二牺牲介质层107上形成掩膜层109，例如，采用化学气相沉积工艺于第二牺牲介质层107的表面形成掩膜层109，掩膜层109的材料可以包括但不仅限于氮氧化硅(SiON)、多晶硅(Poly)、非晶形碳层(Amorphous Carbon Layer，ACL)、或氧化物(Oxide)等。
接着，图形化掩膜层109，形成掩膜图形110，掩膜图形110包括多个间隔的线状开口，所述线状开口沿第一方向设置，且所述线状开口显露出部分第二牺牲介质层107，得到图7所示的结构。
在掩膜层109的表面形成图案化的光刻胶层，例如，于所述掩膜层109上旋涂光刻胶，并通过掩膜版对所述光刻胶进行图形化，形成图案化的光刻胶层；利用所述图形化的光刻胶层对掩膜层109进行蚀刻，以形成位于第二牺牲介质层107上的多个掩膜图形110，相邻两个掩膜图形110之间具有沿第一方向设置的线状开口，线状开口暴露出第二牺牲介质层107的部分区域。形成掩膜图形110的工艺并不仅限于此，在其它示例中，也可以在第二牺牲介质层107表面通过SADP工艺形成掩膜图形110。
之后，继续后续工艺，沿掩膜图形110蚀刻第二牺牲介质层107和第一牺牲介质层105，形成第一中间图案结构，各第一中间图案结构之间具有第一间隙112，得到如图8所示的结构。如图8所示，经蚀刻后的第二牺牲介质层107和第一牺牲介质层105组成第一中间图案结构。
接着，执行步骤S105，在第一间隙中形成第一间隔衬垫层，第一间隔衬垫层覆盖第一中间图案结构的侧壁和第一间隙的底部。
在本申请的一实施例中，在步骤S105中，首先，形成覆盖第一中间图案结构和第一间隙的第一衬垫层111，得到图9所示的结构。
其中，第一衬垫层111可由氧化物层形成，第一衬垫层111可通过旋转涂布工艺形成。另外，第一衬垫层111覆盖第一中间图案结构的侧壁和第一间隙112的底部，即，第一衬垫层111完全覆盖住第一中间图案结构和第一间隙112，其厚度可为50nm至150nm范围内，例如70nm、75nm、80nm、85nm、90nm、95nm、100nm，或者，50nm至150nm中的任一数值。实际上，第一衬垫层111的厚度并不以此为限，其可根据第一中间图案结构或第一间隙的尺寸而作不同的变化，其主要在于可完全覆盖第一中间图案结构和第一间隙112。可变化地，第一衬垫层111也可例如由光刻胶或非晶硅形成。
接着，去除覆盖第一中间图案结构顶部的第一衬垫层111，以显露出第二牺牲介质层107，保留第一中间图案结构侧壁和第一间隙112底部的第一衬垫层111，形成第一间隔衬垫层111A。
其中，去除覆盖第一中间图案结构顶部的第一衬垫层，以显露出第二牺牲介质层，保留第一中间图案结构侧壁和第一间隙底部的衬垫层，形成第一间隔衬垫层的步骤更包括：
首先，形成覆盖第一衬垫层111的第一填充层113，得到图10所示的结构。
第一填充层113可由旋涂硬掩模(Spin on Hardmask，SOH)层形成，SOH层可通过旋转涂布工艺形成，SOH层可以是碳氢(CxHy)体系的绝缘层，其可包括硅硬掩膜材料、碳硬掩膜材料、以及有机硬掩膜材料等。在一实施例中，第一填充层113的材料可与第一牺牲介质层105材料相同。第一填充层113可例如氮氧化硅层。
另外，第一填充层113完全覆盖住第一衬垫层111。可变化地，第一填充层113也可例如由光刻胶或非晶硅形成。
接着，以第二牺牲介质层107为停止层，去除第二牺牲介质层107上的第一填充层113和第一衬垫层111，得到图11所示的结构。
接着，去除第一衬垫层111之间的第一填充层113，形成第一间隔衬垫层111A，得到图12所示的结构。
执行步骤S107，去除所述第一间隙底部的所述第一间隔衬垫层以及所述第二牺牲介质层。
在本申请的一实施例中，在步骤S107中，去除第一间隙112底部的第一间隔衬垫层111A以及第二牺牲介质层107，得到图13所示的结构。其中，去除第一间隙112底部的第一间隔衬垫层111A以及第二牺牲介质层107可同时进行。
执行步骤S109，去除第一牺牲介质层，形成第一图案结构。
在本申请的一实施例中，在步骤S109中，去除第一牺牲介质层105，形成第一图案结构111B，得到图14所示的结构。
在一实施例中，第一间隔衬垫层具有第一线宽，第一间隙具有第二线宽，其中第二线宽的大小至少三倍于第一线宽，即，所述第二线宽是第一线宽的三倍或以上。
在一实施例中，第一间隔衬垫层的线宽可以等于第一线宽。在本申请的一实施例中，由于第二牺牲介质层的存在，第一间隔衬垫层的线宽可以做得更小，因此，在相同面积上，目标图案就可以做得更大。
如图14所示，经步骤S109后形成的第一图案结构111B，其图案结构处所在的支撑层与第一间隙处所在的支撑层的厚度基本相同，没有落差或落差很小而可忽略，有效的克服了蚀刻负载效应，如此，形成的半导体结构能获得有效图案，确保了半导体结构的性能。
请参阅图15，显示为本申请的半导体结构的制作方法在一实施例中的流程示意图。
在本申请的一实施例中，在获得第一图案结构111B后，执行步骤S111，形成覆盖第一图案结构的过渡层。
在本申请的一实施例中，在步骤S111中，在第一图案结构111B上形成过渡层114，过渡层114完全覆盖第一图案结构111B，得到图16所示的结构。
过渡层114可以通过化学气相沉积工艺(Chemical Vapor Deposition，CVD)或者旋涂电介质工艺(Spin-on Dielectrics，SOD)形成，过渡层114的材料可以包括但不仅限于氮氧化硅(SiON)、掺氮碳化硅层或者碳化硅层等。
在本申请的一实施例中，如图16所示，过渡层114包括依次堆叠的第一过渡介质层114A和第二过渡介质层114B，其中，第一过渡介质层114A完全覆盖第一图案结构111B，第二过渡介质层114B形成在第一过渡介质层114A上，第一过渡介质层114A的材料可以是SOH，第二过渡介质层114B的材料可以是氮氧化硅，第一过渡介质层114A与第二过渡介质层114B的材料不仅限于此，可根据蚀刻条件进行相应的选择。
接着，执行步骤S113，在过渡层上形成有第二牺牲层，所述第二牺牲层包括堆叠的第三牺牲介质层和第四牺牲介质层。
在本申请的一实施例中，在步骤S111中，在过渡层114上依序形成第三牺牲介质层115和第四牺牲介质层116，第三牺牲介质层115和第四牺牲介质层116组成第二牺牲层，得到图17所示的结构。
第三牺牲介质层115可由旋涂硬掩模(Spin on Hardmask，SOH)层形成，所述SOH层可通过旋转涂布工艺形成，SOH层可以是碳氢(CxHy)体系的绝缘层，其可包括硅硬掩膜材料、碳硬掩膜材料以及有机硬掩膜材料等，例如氮氧化硅层。第四牺牲介质层116的材料可以包括但不仅限于氮氧化硅(SiON)、多晶硅(Poly)、非晶形碳层(Amorphous CarbonLayer，ACL)、氧化物(Oxide)等。在本实施例中，第三牺牲介质层115与第一过渡介质层114A的材料相同，第四牺牲介质层116的材料与第二过渡介质层114B的材料相同。第四牺牲介质层116可以通过化学气相沉积工艺(Chemical Vapor Deposition，CVD)或者旋涂电介质工艺(Spin-on Dielectrics，SOD)形成。
接着，执行步骤S115，图案化第二牺牲层，形成沿第二方向间隔分布的第二中间图案结构，各第二中间图案结构之间具有第二间隙。其中，第二方向不同于第一方向，第一方向与第二方向可以垂直相交也可以倾斜相交。
在本申请的一实施例中，在步骤S115中，图案化第二牺牲层，形成沿第二方向间隔分布的第二中间图案结构，各第二中间图案结构之间具有第二间隙117，得到图18所示的结构。
关于步骤S115，在本申请的一实施例中，在步骤S115中，首先在第四牺牲介质层116上形成掩膜层。例如，采用化学气相沉积工艺于第四牺牲介质层116的表面形成掩膜层，所述掩膜层的材料可以包括但不仅限于氮氧化硅(SiON)、多晶硅(Poly)、非晶形碳层(Amorphous Carbon Layer，ACL)、氧化物(Oxide)等。
接着，图形化掩膜层，形成掩膜图形，所述掩膜图形包括多个间隔的线状开口，所述线状开口沿第二方向设置，且所述线状开口显露出部分第四牺牲介质层116。
在掩膜层的表面形成图案化的光刻胶层，例如，于所述掩膜层上旋涂光刻胶，并通过掩膜版对所述光刻胶进行图形化，形成图案化的光刻胶层；利用所述图形化的光刻胶层对掩膜层进行蚀刻，以形成位于第四牺牲介质层116上的多个掩膜图形，相邻两个掩膜图形之间具有沿第二方向设置的线状开口，线状开口暴露出第四牺牲介质层116的部分区域。其中，第二方向与第一方向相交，例如，第二方向与第一方向可以垂直相交也可以倾斜相交。在其它实施例中也可以在第四牺牲介质层116表面通过SADP工艺形成掩膜图形118。
之后，沿掩膜图形蚀刻第四牺牲介质层116和第三牺牲介质层115，形成第二中间图案结构，各第二中间图案结构之间具有第二间隙117，得到如图18所示的结构。如图18所示，经蚀刻后的第四牺牲介质层116和第三牺牲介质层115组成第二中间图案结构。
执行步骤S117，在第二间隙中形成第二间隔衬垫层，所述第二间隔衬垫层覆盖第二中间图案结构的侧壁和第二间隙的底部。
在本申请的一实施例中，在步骤S117中，首先，形成覆盖第二中间图案结构和第二间隙的第二衬垫层118，得到如图19所示。
其中，第二衬垫层118可由氧化物层形成，第二衬垫层118可通过旋转涂布工艺形成。另外，第二衬垫层118完全覆盖住第二中间图案结构和第二间隙117，其厚度可为50nm至150nm范围内，例如70nm、75nm、80nm、85nm、90nm、95nm、100nm，或者，50nm至150nm中的任一数值。实际上，第二衬垫层118的厚度并不以此为限，其可根据第二中间图案结构或第二间隙的尺寸而作不同的变化，其主要在于可完全覆盖第二中间图案结构和第二间隙120。可变化地，第二衬垫层118也可例如由光刻胶或非晶硅形成。
接着，去除覆盖第二中间图案结构顶部的第二衬垫层118，以显露出第四牺牲介质层116，保留第二中间图案结构侧壁和第二间隙117底部的第二衬垫层118，形成第二间隔衬垫层118A。
其中，去除覆盖第二中间图案结构顶部的第二衬垫层，以显露出第四牺牲介质层，保留第二中间图案结构侧壁和第二间隙底部的第二衬垫层，形成第二间隔衬垫层的步骤更包括：
首先，形成覆盖第二衬垫层118的第二填充层119，得到图20所示的结构。
第二填充层119可由旋涂硬掩模(Spin on Hardmask，SOH)层形成，SOH层可通过旋转涂布工艺形成，SOH层可以是碳氢(CxHy)体系的绝缘层，其可包括硅硬掩膜材料、碳硬掩膜材料、以及有机硬掩膜材料等。在一实施例中，第二填充层119的材料可与第三牺牲介质层115材料相同。第二填充层119可以是氮氧化硅层。
另外，第二填充层119完全覆盖住第二衬垫层118。可变化地，第二填充层119也可例如是由光刻胶或非晶硅形成。
接着，以第四牺牲介质层116为停止层，去除第四牺牲介质层116上的第二填充层119和第二衬垫层118，得到图21所示的结构。
接着，去除第二衬垫层118之间的第二填充层119，形成第二间隔衬垫层118A，得到图22所示的结构。
执行步骤S119，去除第二间隙底部的第二间隔衬垫层以及第四牺牲介质层。
在本申请的一实施例中，在步骤S119中，去除第二间隙117底部的第二间隔衬垫层118A以及第四牺牲介质层116，得到图23所示的结构。其中，去除第二间隙117底部的第二间隔衬垫层118A以及第四牺牲介质层116，得到图23所示的结构可同时进行。
执行步骤S121，去除第三牺牲介质层，形成第二图案结构。
在本申请的一实施例中，在步骤S121中，去除第三牺牲介质层115，形成第二图案结构118B，得到图24所示的结构。
在一实施例中，第二间隔衬垫层具有第三线宽，第二间隙具有第四线宽，其中第四线宽的大小至少三倍于第三线宽，即，所述第四线宽是第三线宽的三倍或以上。
在本发明的一实施例中，第二线宽与第四线宽相等，第一线宽与第三线宽相等。
在本发明的一实施例中，第二间隔衬垫层的线宽可以等于第三线宽。
在本申请的一实施例中，由于第四牺牲介质层的存在，第二间隔衬垫层的线宽可以做得更小，因此，在相同面积上，目标图案就可以做得更大。
在本发明的一实施例中，衬底上还形成有目标层121，目标层121形成在衬底之上，支撑层103之下，在第一图案结构111B和第二图案结构118B形成后，将第一图案结构111B和第二图案结构118B作为组合图形转移到目标层121上，得到目标图形。
在本发明的一实施例中，目标图形可以是间隔排布的电容孔图形，如图25所示。
本申请公开的半导体结构及其制作方法相较于现有技术，可有效的缓解在半导体结构制作过程中，因为蚀刻负载效应导致的图形转移不能正确执行，出现图案间桥接或非开放等缺陷，提高半导体结构的性能。
上述实施例仅例示性说明本申请的原理及其功效，而非用于限制本申请。任何熟悉此技术的人士皆可在不违背本申请的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本申请所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本申请的权利要求所涵盖。
Claims (15)
1.一种半导体结构的制作方法，其特征在于，包括以下步骤：
提供衬底，在所述衬底上形成第一牺牲层，所述第一牺牲层包括堆叠的第一牺牲介质层和第二牺牲介质层；
图案化所述第一牺牲层，形成沿第一方向间隔分布的第一中间图案结构，各所述第一中间图案结构之间具有第一间隙；
在所述第一间隙中形成第一间隔衬垫层，所述第一间隔衬垫层覆盖所述第一中间图案结构的侧壁和所述第一间隙的底部；
去除所述第一间隙底部的所述第一间隔衬垫层以及所述第二牺牲介质层；以及
去除所述第一牺牲介质层，形成第一图案结构。
2.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述衬底还包括支撑层，所述第一牺牲介质层形成在所述支撑层上，所述支撑层与所述第二牺牲介质层材料相同，所述第一牺牲介质层和所述第二牺牲介质层具有蚀刻选择比。
3.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述图案化所述第一牺牲层，形成沿第一方向间隔分布的第一中间图案结构，各所述第一中间图案结构之间具有第一间隙的步骤包括：
在所述第二牺牲介质层上形成掩膜层；
图形化所述掩膜层形成掩膜图形，所述掩膜图形包括多个沿第一方向间隔的开口，且所述开口显露出所述第二牺牲介质层；
沿所述开口蚀刻所述第二牺牲介质层和所述第一牺牲介质层，形成所述第一中间图案结构。
4.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述在所述第一间隙中形成第一间隔衬垫层，所述间隔衬垫层覆盖所述第一中间图案结构的侧壁和所述第一间隙的底部的步骤包括：
形成覆盖所述第一中间图案结构和所述第一间隙表面的第一衬垫层；以及
去除覆盖所述第一中间图案结构顶部的第一衬垫层，以显露出所述第二牺牲介质层，保留所述第一中间图案结构侧壁和所述第一间隙底部的所述第一衬垫层，形成所述第一间隔衬垫层。
5.根据权利要求4所述的半导体结构的制作方法，其特征在于，所述去除覆盖所述第一中间图案结构顶部的第一衬垫层，以显露出所述第二牺牲介质层，保留所述第一中间图案结构侧壁和所述第一间隙底部的所述第一衬垫层，形成所述第一间隔衬垫层的步骤包括：
形成覆盖所述第一衬垫层的第一填充层；
以所述第二牺牲介质层为停止层，去除所述第二牺牲介质层上的所述第一填充层和所述第一衬垫层；
去除所述第一衬垫层之间的所述第一填充层，形成所述第一间隔衬垫层。
6.根据权利要求5所述的半导体结构的制作方法，其特征在于，所述第一填充层和所述第一牺牲介质层材料相同。
7.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述第一间隔衬垫层具有第一宽度，所述第一间隙具有第二宽度，所述第二宽度至少三倍于所述第一宽度。
8.根据权利要求1-7任一所述的半导体结构的制作方法，其特征在于，在形成所述第一图案结构后，还包括如下步骤：
形成覆盖所述第一图案结构的过渡层；
在所述过渡层上形成第二牺牲层，所述第二牺牲层包括堆叠的第三牺牲介质层和第四牺牲介质层；
图形化所述第二牺牲层，形成沿第二方向间隔分布的第二中间图案结构，各所述第二中间图案结构之间具有第二间隙；
在所述第二间隙中形成第二间隔衬垫层，所述第二间隔衬垫层覆盖所述第二中间图案结构的侧壁和所述第二间隙的底部；
去除所述第二间隙底部的所述第二间隔衬垫层以及所述第四牺牲介质层；以及
去除所述第三牺牲介质层，形成第二图案结构。
9.根据权利要求8所述的半导体结构的制作方法，其特征在于，所述在所述第二间隙中形成第二间隔衬垫层，所述第二间隔衬垫层覆盖所述第二中间图案结构的侧壁和所述第二间隙的底部的步骤包括：
形成覆盖所述第二中间结构和所述第二间隙表面的第二衬垫层；
形成覆盖所述第二衬垫层的第二填充层；
回蚀刻所述第二填充层，以所述第四牺牲介质层为蚀刻停止层，去除所述第四牺牲介质层上的所述第二填充层和所述第二衬垫层；
去除所述第二衬垫层之间的所述第一填充层，形成所述第二间隔衬垫层。
10.根据权利要求9所述的半导体结构的制作方法，其特征在于，所述第二间隔衬垫层具有第三宽度，所述第二间隙具有第四宽度，所述第四宽度至少三倍于所述第三宽度。
11.根据权利要求8所述的半导体结构的制作方法，其特征在于，所述过渡层包括第一过渡介质层和第二过渡介质层，所述第一过渡介质层覆盖所述第一图案结构，所述第二过渡介质层形成在所述第一过渡介质层上。
12.根据权利要求11所述的半导体结构的制作方法，其特征在于，所述第二过渡介质层与所述支撑层材料相同，所述第二过渡介质层与所述第四牺牲介质层材料相同，所述第三牺牲介质层与所述第四牺牲介质层具有蚀刻选择比。
13.根据权利要求8所述的半导体结构的制作方法，其特征在于，所述衬底上还包括形成在所述支撑层下的目标层，在形成所述第二图案结构后，以所述第一图案结构和所述第二图案结构为掩膜，将所述第一图案结构和所述第二图案结构组合形成的图形转移到所述目标层上。
14.根据权利要求8所述的半导体结构的制作方法，其特征在于，在垂直于所述衬底的方向上，所述第一图案结构与所述第二图案结构交错排布。
15.一种半导体结构，其特征在于，该半导体结构是使用权利要求1-14中任一所述的半导体结构的制作方法来制作的。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110229753.XA CN113130751B (zh) | 2021-03-02 | 2021-03-02 | 半导体结构的制作方法和半导体结构 |
| PCT/CN2021/112162 WO2022183687A1 (zh) | 2021-03-02 | 2021-08-12 | 半导体结构的制作方法和半导体结构 |
| US17/457,970 US20220285162A1 (en) | 2021-03-02 | 2021-12-07 | Method of manufacturing semiconductor structure and semiconductor structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110229753.XA CN113130751B (zh) | 2021-03-02 | 2021-03-02 | 半导体结构的制作方法和半导体结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113130751A true CN113130751A (zh) | 2021-07-16 |
| CN113130751B CN113130751B (zh) | 2022-07-22 |
Family
ID=76772383
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110229753.XA Active CN113130751B (zh) | 2021-03-02 | 2021-03-02 | 半导体结构的制作方法和半导体结构 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN113130751B (zh) |
| WO (1) | WO2022183687A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022183687A1 (zh) * | 2021-03-02 | 2022-09-09 | 长鑫存储技术有限公司 | 半导体结构的制作方法和半导体结构 |
Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100136784A1 (en) * | 2008-12-01 | 2010-06-03 | Applied Materials, Inc. | Self aligned double patterning flow with non-sacrificial features |
| US8623770B1 (en) * | 2013-02-21 | 2014-01-07 | HGST Netherlands B.V. | Method for sidewall spacer line doubling using atomic layer deposition of a titanium oxide |
| CN103715068A (zh) * | 2012-09-29 | 2014-04-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体精细图案的形成方法 |
| US20140138800A1 (en) * | 2012-11-21 | 2014-05-22 | Semiconductor Manufacturing International Corp. | Small pitch patterns and fabrication method |
| CN104124139A (zh) * | 2013-04-28 | 2014-10-29 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| US20150132962A1 (en) * | 2013-11-11 | 2015-05-14 | Globalfoundries Inc. | Facilitating mask pattern formation |
| CN106601602A (zh) * | 2015-10-14 | 2017-04-26 | 中芯国际集成电路制造(上海)有限公司 | 用于自对准双重构图的方法及半导体器件的制造方法 |
| CN107464812A (zh) * | 2016-05-18 | 2017-12-12 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| CN108091555A (zh) * | 2016-11-23 | 2018-05-29 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| CN108206131A (zh) * | 2016-12-20 | 2018-06-26 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构以及半导体结构的形成方法 |
| US20180277481A1 (en) * | 2017-02-06 | 2018-09-27 | International Business Machines Corporation | Fabrication of vertical fuses from vertical fins |
| CN109003894A (zh) * | 2018-07-20 | 2018-12-14 | 上海华力微电子有限公司 | 一种改善双重图形刻蚀芯模顶端圆角的工艺方法 |
| CN109950141A (zh) * | 2019-04-18 | 2019-06-28 | 上海华力微电子有限公司 | 一种半导体结构的形成方法 |
| CN112017947A (zh) * | 2020-07-17 | 2020-12-01 | 中国科学院微电子研究所 | 一种半导体结构的制造方法 |
| CN112133625A (zh) * | 2019-06-24 | 2020-12-25 | 长鑫存储技术有限公司 | 掩膜结构及其形成方法、存储器及其形成方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100829606B1 (ko) * | 2006-09-07 | 2008-05-14 | 삼성전자주식회사 | 미세 패턴의 형성 방법 |
| CN103578930B (zh) * | 2012-07-20 | 2017-07-14 | 中芯国际集成电路制造(上海)有限公司 | 多重图形化的掩膜层的形成方法、半导体结构 |
| CN113130751B (zh) * | 2021-03-02 | 2022-07-22 | 长鑫存储技术有限公司 | 半导体结构的制作方法和半导体结构 |
-
2021
- 2021-03-02 CN CN202110229753.XA patent/CN113130751B/zh active Active
- 2021-08-12 WO PCT/CN2021/112162 patent/WO2022183687A1/zh active Application Filing
Patent Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100136784A1 (en) * | 2008-12-01 | 2010-06-03 | Applied Materials, Inc. | Self aligned double patterning flow with non-sacrificial features |
| CN103715068A (zh) * | 2012-09-29 | 2014-04-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体精细图案的形成方法 |
| US20140138800A1 (en) * | 2012-11-21 | 2014-05-22 | Semiconductor Manufacturing International Corp. | Small pitch patterns and fabrication method |
| US8623770B1 (en) * | 2013-02-21 | 2014-01-07 | HGST Netherlands B.V. | Method for sidewall spacer line doubling using atomic layer deposition of a titanium oxide |
| CN104124139A (zh) * | 2013-04-28 | 2014-10-29 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| US20150132962A1 (en) * | 2013-11-11 | 2015-05-14 | Globalfoundries Inc. | Facilitating mask pattern formation |
| CN106601602A (zh) * | 2015-10-14 | 2017-04-26 | 中芯国际集成电路制造(上海)有限公司 | 用于自对准双重构图的方法及半导体器件的制造方法 |
| CN107464812A (zh) * | 2016-05-18 | 2017-12-12 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| CN108091555A (zh) * | 2016-11-23 | 2018-05-29 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| CN108206131A (zh) * | 2016-12-20 | 2018-06-26 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构以及半导体结构的形成方法 |
| US20180277481A1 (en) * | 2017-02-06 | 2018-09-27 | International Business Machines Corporation | Fabrication of vertical fuses from vertical fins |
| CN109003894A (zh) * | 2018-07-20 | 2018-12-14 | 上海华力微电子有限公司 | 一种改善双重图形刻蚀芯模顶端圆角的工艺方法 |
| CN109950141A (zh) * | 2019-04-18 | 2019-06-28 | 上海华力微电子有限公司 | 一种半导体结构的形成方法 |
| CN112133625A (zh) * | 2019-06-24 | 2020-12-25 | 长鑫存储技术有限公司 | 掩膜结构及其形成方法、存储器及其形成方法 |
| CN112017947A (zh) * | 2020-07-17 | 2020-12-01 | 中国科学院微电子研究所 | 一种半导体结构的制造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022183687A1 (zh) * | 2021-03-02 | 2022-09-09 | 长鑫存储技术有限公司 | 半导体结构的制作方法和半导体结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113130751B (zh) | 2022-07-22 |
| WO2022183687A1 (zh) | 2022-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101087835B1 (ko) | 반도체 소자의 미세 패턴 형성방법 | |
| KR101618749B1 (ko) | 반도체 소자의 패턴 형성 방법 | |
| JP5545524B2 (ja) | 効率的なピッチマルチプリケーションプロセス | |
| KR100699865B1 (ko) | 화학기계적 연마를 이용한 자기 정렬 콘택 패드 형성 방법 | |
| US8951918B2 (en) | Method for fabricating patterned structure of semiconductor device | |
| US6709972B2 (en) | Methods for fabricating semiconductor devices by forming grooves across alternating elongated regions | |
| US11011412B2 (en) | Semiconductor structure and method for the forming same | |
| US8216938B2 (en) | Method for forming semiconductor device | |
| KR20130082333A (ko) | 반도체 장치의 제조 방법 | |
| US20180233404A1 (en) | Variable space mandrel cut for self aligned double patterning | |
| US6221714B1 (en) | Method of forming a contact hole in a semiconductor substrate using oxide spacers on the sidewalls of the contact hole | |
| CN113130751B (zh) | 半导体结构的制作方法和半导体结构 | |
| KR20080074529A (ko) | 반도체 소자의 콘택 형성 방법 | |
| KR102327667B1 (ko) | 반도체 소자의 제조 방법 | |
| CN111799150A (zh) | 半导体结构及其制备方法 | |
| CN115954320A (zh) | 半导体结构及浅沟槽隔离结构制备方法 | |
| CN111524793A (zh) | 一种半导体结构及形成方法 | |
| US20220285162A1 (en) | Method of manufacturing semiconductor structure and semiconductor structure | |
| CN112259505B (zh) | 半导体器件鳍体的形成方法 | |
| KR100618805B1 (ko) | 선택적 에피택셜 성장법을 이용한 반도체 소자의 자기정렬된 컨택 패드 형성방법 | |
| US11651962B2 (en) | Method of forming patterns using reverse patterns | |
| CN113506772B (zh) | 电容阵列的形成方法及半导体结构 | |
| TWI715967B (zh) | 半導體結構及其製造方法 | |
| CN117529098B (zh) | 半导体结构的制作方法及半导体结构 | |
| TWI506754B (zh) | 積體電路圖案及方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |