TWI506754B

TWI506754B - 積體電路圖案及方法

Info

Publication number: TWI506754B
Application number: TW100103131A
Authority: TW
Inventors: Shih Hung Chen; Hang Ting Lue
Original assignee: Macronix Int Co Ltd
Priority date: 2011-01-27
Filing date: 2011-01-27
Publication date: 2015-11-01
Also published as: TW201232742A

Description

積體電路圖案及方法

【其他申請案之交互參照資料】

本申請案係關於此共同讓渡的US專利申請號碼12981121，申請日為12/29/2010，名稱為「多重圖案化方法」，代理人案件編號為MXIC 1949-1。

本發明係關於積體電路圖案及其製造，包含多重圖案化方法之使用以製造積體電路，藉由此可促進藉此形成之材料線之接達。

積體電路通常用以製作多樣化的電子裝置，例如記憶體晶片。對於縮小積體電路之尺寸，存在有一種強大之盼望，俾能增加個別元件之密度，且因此提高積體電路之功能性。積體電路上之最小間距(在相同型式之兩個鄰近構造(例如兩個鄰近的閘極導體之相同點之間的最小距離)係常被使用作為此電路之密度之代表測定。

電路密度之增加常受限於可取得的光刻設備之解析度。一台既定的光刻設備可產生之特徵與空間之最小尺寸係關於其解析度能力。

利用一台既定的光刻設備可產生的最小特徵寬度與最小空間寬度之總和，係為此台設備可產生之最小間距。最小特徵寬度很多時候大概等於最小空間寬度，所以利用一台既定的光刻設備可產生之最小間距大概等於其可產生之兩倍的最小特徵寬度。

一項將積體電路裝置之間距縮小至光刻地產生之最小間距以下的方法，係為經由兩倍或四倍圖案化(於此有時以多重圖案化表示)之使用。經由此種方法，單一光罩係典型地用以建構一連串的平行材料線於基板上。然後可使用不同的方法來變換每條平行材料線成為多條平行材料線。各種方法典型地使用一連串的沈積與蝕刻步驟來這樣做。不同的方法係討論於Xie,Peng與Smith,Bruce W.，「關於次32nm光刻之較高等級之間距分割之分析」，Optical Microlithography XXII，Proc. of SPIE Vol. 7274，72741Y，c 2009 SPIE。討論於以下例子之一種方法，係使用自對準側壁間隔層，以為從原始光罩建構之每條材料線，建構出大致是兩條或四條平行材料線。

本發明係部分基於藉由降低間距至次光刻尺寸所建構之問題之認識。亦即，當在材料線之間之間距可能是次光刻時，對於接達線之需求(典型是經由例如垂直插塞之接達元件)並無法與次光刻尺寸完全相容。用以界定插塞之之光罩在尺寸上是光刻的，而光罩之不對準之容限會增加用以接達區域所需之尺寸。

積體電路圖案之一例子包含一組材料線位於一基板上，此些材料線界定一圖案之多條線，其具有X方向部分及Y方向部分。X方向部分之長度係實質上比Y方向部分之長度來得長。X方向部分具有一第一間距，而Y方向部分具有一第二間距，第二間距大於第一間距。X方向部分係彼此平行，而Y方向部分係彼此平行。Y方向部分包含末端區域。Y方向部分之末端區域包含主線部分與偏置部分。偏置部分包含偏置元件，其與主線部分隔開的，並電連接至主線部分。偏置部分界定接觸區域以供後續的圖案轉移程序使用。

於某些例子中，偏置部分係位於末端區域。於某些例子中，第二間距係為第一間距之至少3倍大。於某些例子中，這些線係光刻地形成之線，而第一間距具有次光刻尺寸，第二間距具有光刻尺寸。於某些例子中，這些線係為光刻地形成之線，而接觸拾起區域具有光刻尺寸。於某些例子中，Y方向部分包含一連續的環路偏置部分，其接觸主線部分並位於主線部分之一側。於某些例子中，一偏置部分係沿著一相關的主線部分安置，並包含大致平行於相關的主線部分延伸及大致垂直於相關的主線部分延伸之元件。於某些例子中，橫向移位區域係沿著主線部分，至少某些偏置部分位於橫向移位區域。

在積體電路製程期間使用之多重圖案化方法之一例子提供接觸區域以供後續的圖案轉移程序使用，且被實現如下。一組平行線圖案係被選擇以作為一組平行第一材料線。此組平行第一材料線係形成於一基板上方，各第一材料線界定一圖案，其具有一X方向部分與一Y方向部分。第一材料線之X方向部分之長度係實質上比第一材料線之Y方向部分之長度來得長。平行線圖案之選擇步驟包含：選擇一第一間距給X方向部分用，且選擇一第二間距給Y方向部分用，第二間距大於第一間距，X方向部分彼此平行，與Y方向部分彼此平行。至少兩第二材料線係形成平行於各第一材料線，以建構第二材料線之平行的X方向部分以及第二材料線之平行的Y方向部分。第二材料線之Y方向部分包含末端區域。第二材料線形成步驟包含：形成Y方向部分，其具有主線部分與偏置部分。偏置部分包含偏置元件，其與主線部分，並電連接至主線部分。偏置部分界定接觸區域以供後續的圖案轉移程序使用。

於某些例子中，偏置部分係形成於末端區域。於某些例子中，Y方向部分之形成步驟包含；形成一連續的環路偏置部分，其接觸主線部分並位於主線部分之一側。於某些例子中，Y方向部分之形成步驟包含：形成一偏置部分，其包含至少一偏置元件自主要部分橫向地延伸。於某些例子中，Y方向部分之形成步驟包含：形成一偏置部分，其沿著主線部分安置並包含大致平行於主線部分與大致垂直於主線部分延伸之元件。於某些例子中，Y方向部分之形成步驟包含：形成橫向移位區域沿著主線部分，且至少某些偏置部分位於橫向移位區域。

為了對本發明之上述及其他方面有更佳的瞭解，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下：

與那些圖有關之第1-33圖及下述說明，係從共同讓渡的US專利申請案號12981121而來，申請日為12/29/2010，名稱為「多重圖案化方法」，代理人案件MXIC 1949-1。

吾人理解與明白於此所說明之製程步驟與構造並未說明供積體電路之製造用之完整製造流程。本發明可能聯合傳統上使用於習知技藝，或未來被發展之各種不同的積體電路製造技術而被實行。

下述說明一般將參考特定構造的實施例與方法。吾人應理解到並沒有意圖將本發明侷限至詳細揭露的實施例與方法，但本發明可能藉由使用其他特徵、元件、方法與實施例而被實行。所說明之較佳實施例係用以顯示本發明，而非用以限制其由申請專利範圍所界定之範疇。那些熟習本項技藝者將認定針對伴隨而來的說明之各種等效變化。各種不同實施例與例子中之相同元件通常以相同的參考數字表示。

以下所討論的各種不同的例子，一般被稱為使用光刻與光刻的程序，其涉及將圖案從一個物件轉移至下一個物件，其一般係藉由使用光罩及光阻而在積體電路之製造期間被完成。然而，本發明並未受限於此，反而可包含譬如直接將圖案寫入在基板或可能使用其他技術(例如電子束)而將來會被建構之其他材料上之程序。光刻程序與其他圖案寫入或轉移技術有時通常稱為圖案轉移程序。

第1-8圖以簡化型式顯示四倍圖案化過程之第一例子。

第1圖係為一組10之巢狀之環狀第一材料線12之俯視平面圖，其從相應合適的光罩建構在一基板14上。第一材料線12具有平行的X方向部分16與平行的Y方向部分18。在X方向部分16之間的間距20係小於在Y方向部分18之間的間距22。間距22最好是至少間距22的2倍大，更好是至少間距22的3倍大，甚至最好是間距22的4倍。X方向部分16之長度24實質上係大於Y方向部分18之長度26，典型是數個位數大，如至少30倍大。然而，為了圖解的目的，X方向部分16之長度24並未按比例繪製，而是大幅被縮小。於此例中，每個X方向部分16之寬度28可譬如需要大約60nm，而每個Y方向部分18之寬度30可譬如是大約150nm。因為間距22係大於間距20，所以可容納供Y方向部分18用之此種額外寬度。

第2圖顯示在第1圖之第一材料線12之X方向部分16與Y方向部分18之每一側上建構間隔層32。間隔層32作為一組第二材料線32。這有效地利用間距之必然的減小而使線密度相較於第一材料線12之密度變成兩倍。在後來的處理步驟中，第一材料線12之X方向部分16與Y方向部分18係被移除，只留下間隔層32作為第二材料線。

第3圖顯示在第2圖之第二材料線32之每一側上建構間隔層34，藉以利用間距之必然減小使線密度從第1圖之線密度變成四倍。正如部分16與18，第二材料線32係在後來的處理步驟期間被移除，只留下間隔層34作為第三材料線34。

第4圖係為與第3圖之構造一起使用之光罩36之俯視平面圖。光罩36係用以遮罩第3圖之間隔層34之Y方向部分38之部分；於此例子中，X方向部分40並未藉由使用如第5圖所示之光罩36而變更。使用光罩36允許移除間隔層34之Y方向部分38之部分。這種移除之結果(顯示於第6圖中)沿著Y方向部分38建構末端區域42。

第7圖係為待與第6圖之構造一起使用之光罩44之平面視圖，用以建構補充特徵部。於此例子中，補充特徵部包含待施加於Y方向部分38之末端區域42之接觸焊墊與電路互連線。第8圖顯示使用光罩44與適當的後來處理步驟(例如曝光與蝕刻步驟)之結果，用以建構補充特徵部，尤其是沿著Y方向部分38於末端區域42之接觸焊墊46與電路互連線48。Y方向部分38之間距最好是對按尺寸光刻製造的焊墊與對準公差是足夠的，而X方向部分40之間距並未因這些問題而壓迫，因此可以是次光刻的。

當相較於X方向部分40之間距時，在Y方向部分38之末端區域42之間增加的間距是很重要的，因為其可容許使用以其他方式形成之習知之按尺寸光刻製造的接觸焊墊46或較大的焊墊，用以提供電氣取得第三材料線34之按尺寸次光刻製造的與隔開的X方向部分40。第三材料線34一般作為字線或位元線，俾能使X方向部分40與Y方向部分38一般係分別為X指向字/位元線部分40與Y指向字/位元線部分38。藉由提供足夠空間在此些材料線34之最內部的X方向部分40之間，電路互連線48可被置放在如第8圖所示之最內部的X方向部分之間。在其他例子中，電路互連線48可被安置在此些材料線34之最外的X方向部分40之外部。電路互連線48可以是按尺寸被光刻製造的或次光刻製造的線。

第9-16圖以簡化型式顯示四倍圖案化過程之第二例子，其類似於第1-8圖之四倍圖案化過程之第一例子。因此，這個第二例子將不會被詳細說明。然而，主要區別係如下。此組10之巢狀、環狀之材料線12係以L形區段52的型式存在。因此，多對之L形區段52建構此巢狀、環狀之材料線。第12圖之光罩54係按尺寸被製造成不僅覆蓋Y方向部分38之部分而且覆蓋X方向部分40之部分，參見第13圖，俾能使鄰近的間隔層34並未藉由第11圖所顯示之末端元件56而彼此電連接。

第17A-17C圖顯示多組10之巢狀、環狀之材料線12之三個額外例子。接觸焊墊將沿著Y方向部分56而形成於位置55。

第18圖係為顯示以本發明之多重圖案化方法被實現之基本程序之簡化流程圖。於68開始，選擇供一組10之平行第一材料線12用之一組平行線圖案，一般為巢狀環狀圖案。第一材料線12具有平行的X方向部分16，其實質上可以比平行的Y方向部分18長，例如100或1000倍長。其次，於62，選擇供X方向與Y方向部分16、18用之第一與第二間距20、22。此些間距係被選擇以使第二間距22係比第一間距20更大，例如4-8倍大。於64，此組10之平行第一材料線12係形成在一基板14上面。兩條第二材料線32係形成於66。第二材料線32係平行於第一材料線12。於68，兩條第三材料線34係平行於每條第二材料線32而形成。這樣做可建構供第三材料線用之平行的X方向部分40與平行的Y方向部分38。第二材料線34之Y方向部分38包含末端區域42。於70，建構補充特徵部，例如於末端區域42之放大接觸焊墊46與電路互連線48。

第19-32圖顯示使用BE-SONOS WL四倍之自對準間隔層圖案化之一例之製造流程，BE-SONOS表示電荷補捉記憶體單元。第19圖顯示包含第一至第八層78-92之基板76與形成於第一層78上之光阻線路94。於此例中，第一、第三與第六層78、82與88係由多晶矽(通常以poly表示)所構成，而第二與第四層80與84係由SiO₂ 所構成。第六層86係由WSi所構成。第八層92為Si。第七層90係為五層之複合物，用以作為供BE-SONOS用之電荷儲存構造，其具有交替之SiO₂ 與SiN層，其中SiO₂ 層係為從上面計算之第一、第三與第五層。第一、第二與第三層78、80與82係被視為是犧牲層，其乃因為它們係在圖案化過程中完全被移除。亦可使用其他材料與材料之配置。

參見第20圖，光阻線路94係用以蝕刻第一層78以建構構造96，其對應於第1圖之第一材料線12。第21圖顯示使SiN層98沈積在第20圖之構造上面之結果。第22圖顯示非等向性蝕刻此層98之結果，其移除覆蓋除了層80以外之構造96之層98之那些部分。這樣做會使側壁間隔層100留在構造96之每一側上，其中側壁間隔層對應於第2圖之間隔層32。第23圖顯示蝕刻構造96留下側壁間隔層100之結果。第24圖顯示在多晶矽之薄膜102已被沈積於其上之後的第23圖之構造。在第25圖中，在側壁間隔層100之上並覆蓋第二層80之此些部分之薄膜102係被移除，藉以使多晶矽側壁間隔層104留在SiN側壁間隔層100之每一側上。

在第26圖中，光阻光罩106係用以覆蓋尚未被移除之第25圖之構造之多個部分。光罩106可被視為是第4圖之光罩36之相反。第27圖顯示移除未受到光阻光罩106保護之多晶矽側壁間隔層104與後來移除光阻光罩106之結果。第28圖顯示蝕刻SiN側壁間隔層100與未被側壁間隔層104覆蓋之第二層80之那些部分之結果；這樣做會使多晶矽/SiO₂ 堆疊108留在第三層82上。堆疊108包含上部之多晶矽部分107與下部之SiO₂ 部分109。比較在第20圖之構造之右手邊上的兩個構造96與在第28圖之構造之右手邊上的多晶矽/SiO₂ 堆疊108，吾人可看出垂直構造之數目已從2變成4倍而變成8。

第29圖顯示第28圖之構造上之光阻光罩110，光罩110一般對應於第7圖之光罩44。第30圖顯示在未被堆疊108覆蓋之第三層82之那些部分或光罩110已被蝕刻以後之第29圖之構造。上部之多晶矽部分107係被移除留下堆疊112。堆疊112包含一上部之SiO₂ 部分113與一下部之多晶矽部分114。在第30圖中，光阻光罩110亦已被移除。第31圖顯示氧化物蝕刻之結果，其移除上部之SiO₂ 部分113與未被多晶矽部分114覆蓋之第四SiO₂ 層84之任何部分，並建構堆疊116。堆疊116包含多晶矽部分114與SiO₂ 部分118。

第32圖顯示蝕刻未被堆疊116覆蓋之層86、88與90之那些部分，移除多晶矽部分114與局部移除SiO₂ 部分118之結果，留下具有被蝕刻元件122、124(一般分別為WSi與多晶矽)之一列之記憶體單元120，一起構成多列之字線124，字線124位在電荷儲存區域128之上。於此例子中，記憶體單元120形成NAND字串。於此例子中，此種蝕刻程序亦建構朝與字線124相同的方向延伸之字串選擇線130。因為第四層84之厚度一般比第七層90大很多，所以在整個第七層90被蝕刻通過之後，可殘留一部分之SiO₂ 部分118。

第33圖係為顯示在字線區域132中之緊密隔開的X指向字線部分40以及更寬廣隔開的Y指向字線部分38之方塊圖。在一典型的記憶體電路中，一般將有數千條字線124。於此例子中，兩個不同的接觸區域134係被設置鄰接於字線區域132並連接至字線區域132。接點46係沿著更寬廣隔開的(較大間距)Y指向字線部分38而被設置在接觸區域134之內。周邊電路驅動器面積136係被設置在接觸區域134之間並連接至接觸區域134。下述之此種型式之配置提供積體電路實際地區之有效佈局給高密度記憶體：(1)字線係在字線區域132中；(2)字線區域132如果一個或多個接觸區域134沿著Y指向字線部分38包含接點46；以及(3)一個或多個相關的周邊電路驅動器面積136接觸區域134。

第34-55圖之下述討論將說明對於上述方法與構造之各種不同的修改例，用以於Y方向部分建構接觸區域。第34-51圖之例子利用與第52-55圖之例子一起使用之四倍圖案化之理解而使用雙重圖案化方法，或亦可使用更大的圖案。

第34圖顯示Y方向部分18，其包含鄰近於主要的Y方向部分區段152之相當短的Y方向部分區段150。區段150有時被稱為一孤島區段150。第35圖顯示導電間隔層34形成在區段152之任一側上且圍繞區段150。第36圖顯示在移除區段150、152以後之第35圖之構造，藉以留下Y方向部分154，其包含主線部分156、158以及偏置部分160。偏置部分160包含偏置元件162(與主線部分158隔開分離且大致平行於主線部分158)與多個連接元件164(將偏置元件162電連接至主線部分158)。Y方向部分154建構一接觸區域46以供後來的光刻程序使用。在Y方向部分區段150、152之間的距離166最好是大於主線部分156、158之寬度168。距離166亦最好是小於三倍的寬度168。此種型式之圖案因為孤島區段150之I形狀，而有時被稱為一種用以雙重圖案化之I形設計。

第37-39圖關於一種用以雙重圖案化之雙重I形設計。Y方向部分18包含Y方向部分區段170、171，其被安置鄰近於主要的Y方向部分區段172。主要的Y方向部分區段172具有由連接區域176所連接之第一與第二橫向移位區域174、175。第38圖顯示導電間隔層34形成在區段172之任一側上且圍繞孤島區段170、171。第39圖顯示在移除區段170、171與172以後之第38圖之構造，藉以留下Y方向部分178，其包含主線部分180、181以及偏置部分182、183。偏置部分182、183每個包含一偏置元件184(與主線部分180、181隔開分離且大致平行於主線部分180、181)與多個連接元件186(將偏置元件184電連接至其各個主線部分180、181)。Y方向部分178建構接觸區域46以供後來的光刻程序使用。

第40-42圖顯示第37-39圖之例子的替代物，其中類似的元件以類似的參考數字表示。

第43-45圖關於一種用以雙重圖案化之E形設計。第43圖顯示一Y方向部分18，其包含三個相當的短，橫向地指向的區段188，其從一主要區段190橫向地延伸並大致垂直於主要區段190。第44圖顯示導電間隔層34形成於區段190任一側並圍繞區段188。第45圖顯示在移除區段188、190而殘留包含主線部分194、196與偏置部分198之Y方向部分192之第44圖之構造。偏置部分198包含一偏置元件200，其與主線部分196及連接元件202隔開，並大致平行於主線部分196與連接元件202，其中連接元件202電連接偏置元件200至主線部分196。Y方向部分192建構一接觸區域46以供後來的光刻程序使用。於此例中，接觸區域46包含偏置部分198與主線部分194、196兩者之部分；於其他例子中，接觸區域46無法包含主線部分194之一部分。在Y方向部分區段188之間的距離222最好是大於或等於主線部分194、196之寬度224。距離222亦最好是小於4倍的寬度224。這些尺寸係典型的具有類似的設計，例如第46-49與49-51圖所顯示之設計。

第46-48圖顯示第43-45圖之例子的替代物，其中類似的元件以類似的參考數字表示。

第49-51圖係關於一種用以雙重圖案化之雙重F形設計。第49圖顯示包含一主要區段206之一Y方向部分18，主要區段206具有由一連接區域212所連接之第一與第二橫向移位區域208、210。部分18亦包含兩個從主要區段206橫向延伸且大致垂直於主要區段206之相當短的橫向指向區段204。第50圖顯示導電間隔層34形成在區段206之任一側上且圍繞區段204。第51圖顯示在移除區段204、206以後之第47圖之構造，藉以留下一Y方向部分214，其包含主線部分216、218以及從主線部分216、218橫向延伸之偏置部分220。偏置部分220係電連接至主線部分216、218。Y方向部分214建構朝向216、218之與主線部分之每一個相關的接觸區域46，以供後來的光刻程序使用。

第52-55圖關於一種用以四倍圖案化之雙重P形設計。第52圖顯示包含一主要區段230之一Y方向部分18，主要區段230具有由一連接區域236所連接之第一與第二橫向移位區域232、234。部分18亦包含兩個與主要區段230隔開分離之相當短的孤島區段238。孔洞240係形成於連接區域236中。第53圖顯示在間隔層32沿著Y方向部分18之邊緣形成以後之第52圖之構造。第54圖顯示在移除Y方向部分18以後之導電間隔層34沿著間隔層32之邊緣之形成。第55圖顯示在移除間隔層32以後之第54圖之構造，藉以留下一Y方向部分242，其包含主線部分244、245、246、247以及從它們的相關主線部分橫向延伸之偏置部分248、249、250、251。每個偏置部分248-251包含一偏置元件254，其藉由連接元件256而電連接至其相關的主線部分。Y方向部分242建構一組四個接觸區域46以供後來的光刻程序使用。在每個偏置部分之內的係為一導電元件，其並不需要電連接至任何其他構造但確實幫助提供機械穩定度給所產生之接觸區域46。在孤島區段238與主要區段230之區域232之間的距離258，最好是大於或等於兩倍主線部分244-247之寬度260，且最好是小於或等於五倍之主線部分244-247之寬度260。尺寸262最好是大於或等於主線部分244-247之寬度260，且最好是小於或等於三倍之主線部分244-247之寬度260。

上述參考第34-55圖所討論之本發明可被使用於一般的半導體裝置(包含記憶體與邏輯元件)，用以建構除了上述所討論的金屬化圖案以外之各種不同的特徵部(例如閘極)。本發明亦適用於各種不同的積體電路處理技術，包含淺溝槽隔離。

參考上述之任何與所有專利、專利申請與印刷公開係列入作參考資料。

綜上所述，雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。

10．．．組

12．．．第一材料線

14．．．基板

16．．．X方向部分

18．．．Y方向部分

20．．．第一間距

22．．．第二間距

24．．．長度

26．．．長度

28．．．寬度

30．．．寬度

32．．．第二材料線/間隔層

34．．．第二材料線

34．．．第三材料線/間隔層

36．．．光罩

38．．．Y指向字/位元線部分

40．．．X方向部分

42．．．末端區域

44．．．光罩

46．．．接觸焊墊/接點/接觸區域

48．．．電路互連線

52．．．L形區段

54．．．光罩

55．．．位置

56．．．Y方向部分/末端元件

60-70．．．方法步驟

76．．．基板

78．．．第一層

80．．．第二層

82．．．第三層

84．．．第四層

86．．．第六層

90．．．第七層

92．．．第八層

94．．．光阻線路

96．．．構造

98．．．SiN層

100．．．側壁間隔層

102．．．薄膜

104．．．側壁間隔層

106．．．光罩

107．．．多晶矽部分

108．．．堆疊

109．．．SiO₂ 部分

110．．．光罩

112．．．堆疊

113．．．SiO₂ 部分

114．．．多晶矽部分

116．．．堆疊

118．．．SiO₂ 部分

120．．．記憶體單元

122．．．被蝕刻元件

124．．．字線/被蝕刻元件

128．．．電荷儲存區域

130．．．字串選擇線

132．．．字線區域

134．．．接觸區域

136．．．周邊電路驅動器面積

150．．．區段

152．．．區段

154．．．Y方向部分

156．．．主線部分

158．．．主線部分

160．．．偏置部分

162．．．偏置元件

164．．．連接元件

166．．．距離

168．．．寬度

170、171、172．．．區段

174、175．．．橫向移位區域

176．．．連接區域

178．．．Y方向部分

180、181．．．主線部分

182、183．．．偏置部分

184．．．偏置元件

186．．．連接元件

188．．．區段

190．．．主要區段

192．．．Y方向部分

194、196．．．主線部分

198‧‧‧偏置部分

200‧‧‧偏置元件

202‧‧‧連接元件

204‧‧‧區段

206‧‧‧主要區段

208、210‧‧‧第一與第二橫向移位區域

212‧‧‧連接區域

214‧‧‧Y方向部分

216、218‧‧‧主線部分

220‧‧‧偏置部分

222‧‧‧距離

224‧‧‧寬度

230‧‧‧主要區段

232、234‧‧‧橫向移位區域

236‧‧‧連接區域

238‧‧‧孤島區段

240‧‧‧孔洞

242‧‧‧Y方向部分

244、245、246、247‧‧‧主線部分

248、249、250、251‧‧‧偏置部分

254‧‧‧偏置元件

256‧‧‧連接元件

258‧‧‧距離

260‧‧‧寬度

262‧‧‧尺寸

第1-8圖以簡化型式顯示四倍圖案化過程之第一例子。

第1圖係為從相應塑形之光罩建構在基板之內之巢狀、環狀材料線之俯視平面圖，這些材料線具有平行的X方向部分及平行的Y方向部分，在X方向部分之間之間距小於在Y方向部分之間之間距。

第2圖顯示於第1圖之材料線之每一側之間隔層之建構，藉以利用後來之間距減少來使密度變成雙倍。

第3圖顯示於第2圖之材料線之每一側之間隔層之建構，藉以利用後來之間距減少來使第1圖之線密度變成四倍。

第4圖顯示與第3圖之構造一起使用之光罩之俯視平面圖。

第5圖顯示第4圖之光罩與覆蓋Y方向部分之部分之第3圖之構造之對準。

第6圖顯示由建立材料線之末端區域之第4圖之光罩所覆蓋之Y方向部分之部分之移除結果。

第7圖係為待與第6圖之構造使用以建構補充特徵之光罩之平面視圖。

第8圖顯示使用第7圖之光罩之結果及適當的後來的製程步驟，例如曝光與蝕刻，用以建構補充特徵，特別是於沿著Y方向部分之末端區域之接觸焊墊以及位元線或字線。

第9-16圖以簡化型式顯示類似於第1-8圖之製程之四倍圖案化過程之第二例子，但於其中巢狀、環狀之材料線係以L形區段之型式存在。

第17A-17C圖顯示多組之巢狀、環狀之材料線之三個額外例子。

第18圖係為顯示利用上述參考第1圖-17所討論之本發明之多重圖案化方法而被實現之基本程序之簡化流程圖。

第19-32圖顯示使用BESNOS WL四倍圖案化之一個例子之製造流程。

第33圖係為概要顯示在字線區域、接觸區域以及周邊電路驅動器面積之間的關係之方塊圖。

第34-36圖顯示在兩倍圖案化過程中使用I形設計建構Y方向部分之偏置部分，偏置部分包含偏置元件以及將偏置元件連接至主線部分之元件。

第37-39圖顯示類似於第34-36圖之製程但在兩倍圖案化過程中使用雙重I形設計之製程。

第40-42圖顯示類似於第37-39圖之製程之製程。

第43-45圖顯示類似於第34-36圖之製程但在兩倍圖案化過程中使用E形設計之製程。

第46-48圖顯示類似於第43-45圖之製程之製程。

第49-51圖顯示類似於第34-36圖之製程但在兩倍圖案化過程中使用雙重F形設計之製程。

第52-55圖顯示類似於第37-39圖之製程但在四倍圖案化過程中使用雙重P設計之製程。