TWI555082B - 圖案化方法 - Google Patents

圖案化方法 Download PDF

Info

Publication number
TWI555082B
TWI555082B TW104115557A TW104115557A TWI555082B TW I555082 B TWI555082 B TW I555082B TW 104115557 A TW104115557 A TW 104115557A TW 104115557 A TW104115557 A TW 104115557A TW I555082 B TWI555082 B TW I555082B
Authority
TW
Taiwan
Prior art keywords
layer
mask
mask layer
shaped
sacrificial
Prior art date
Application number
TW104115557A
Other languages
English (en)
Other versions
TW201640581A (zh
Inventor
王子嵩
Original Assignee
力晶科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力晶科技股份有限公司 filed Critical 力晶科技股份有限公司
Priority to TW104115557A priority Critical patent/TWI555082B/zh
Priority to CN201510295058.8A priority patent/CN106298507B/zh
Priority to US14/816,053 priority patent/US9460933B1/en
Application granted granted Critical
Publication of TWI555082B publication Critical patent/TWI555082B/zh
Publication of TW201640581A publication Critical patent/TW201640581A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric

Description

圖案化方法
本發明是有關於一種製造方法，且特別是有關於一種圖案化方法。
隨著半導體元件正以更高的集積度為目標而朝向微型化的元件發展，必須縮小半導體元件尺寸以增進其集積度。為了縮小半導體元件的尺寸，減小線寬、減小線距與提高圖案轉移的精確度是必需解決的課題。藉由改進微影製程為其中一種解決上述課題的手段，藉由現有浸潤式微影(Immersion Lithography)，可得到較小的線寬或線距，但欲得到更小的線寬或線距需使用具有極紫外光(EUV,Extreme Ultraviolet)的曝光技術。然而，上述曝光技術卻無法用於大量生產而且需要高昂的設備成本。
自對準雙重圖案化(SADP,Self-Aligned Double Patterning)為另一種解決上述課題的手段。藉由在罩幕圖案的側壁上形成第一間隙壁，移除罩幕圖案並在第一間隙壁側壁形成第二間隙壁，最後將第一間隙壁移除，以第二間隙壁作為罩幕進行圖案化製程的技術。藉由自對準雙重圖案化，可以使所得到的線寬或線距縮 小至一般的微影蝕刻製程的線寬或線距的一半。
然而，傳統的自對準雙重圖案化製程中，由於第一間隙壁左右兩邊不對稱，導致後續形成第二間隙壁時，其形狀受第一間隙壁的形狀影響，使第二間隙壁左右兩邊不對稱的情況更嚴重。而在後續以第二間隙壁作為罩幕進行圖案化製程時，無法精確地將圖案轉移至待圖案化的材料層。
本發明提供一種圖案化方法，可精確地將圖案轉移至待圖案化的材料層。
本發明提供一種圖案化方法，包括下列步驟。提供材料層。於材料層上形成多個罩幕結構，罩幕結構由材料層起依序包括第一罩幕層與第一光阻層。於材料層上共形地形成覆蓋罩幕結構的第二罩幕層。至少於罩幕結構之間的第二罩幕層上形成第一犧牲層。移除部份第二罩幕層而暴露出第一光阻層，以於相鄰的罩幕結構之間形成第一U型罩幕層。移除第一光阻層與第一犧牲層。於第一罩幕層與第一U型罩幕層上共形地形成第三罩幕層，其中第三罩幕層具有第一表面與第二表面，第一表面高於第二表面。至少於第三罩幕層的第二表面上形成第二犧牲層。移除部份第三罩幕層而暴露出第一U型罩幕層的突出部，以於第一U型罩幕層的突出部之間形成第二U型罩幕層。以第二U型罩幕層的突出部為罩幕，對材料層進行圖案化。
依照本發明的一實施例所述，在上述的圖案化方法中，對材料層進行圖案化方法包括下列步驟。以第二U型罩幕層的突出部為罩幕，移除第一U型罩幕層的突出部與第二犧牲層。移除位於第二U型罩幕層的突出部之間的第二U型罩幕層、未被第二U型罩幕層的突出部覆蓋的第一罩幕層、第一U型罩幕層與材料層。
依照本發明的一實施例所述，在上述的圖案化方法中，於材料層上形成罩幕結構的步驟包括下列步驟。於材料層上依序形成第一罩幕材料層與第一光阻層。以第一光阻層為罩幕移除部份第一罩幕材料層。
依照本發明的一實施例所述，在上述的圖案化方法中，第一罩幕層與第二罩幕層的材料可為相同材料。
照本新型創作的一實施例所述，在上述的圖案化方法中，第三罩幕層的材料例如是不同於第一罩幕層的材料與第二罩幕層的材料。
依照本發明的一實施例所述，在上述的圖案化方法中，第一U型罩幕層的突出部與第二U型罩幕層的突出部的形狀包括矩形。
依照本發明的一實施例所述，在上述的圖案化方法中，第一罩幕層、第二罩幕層與第三罩幕層的形成方法分別包括化學氣相沉積法或原子層沉積法。
依照本發明的一實施例所述，在上述的圖案化方法中， 第一犧牲層與第二犧牲層的形成方法分別包括旋轉塗佈法。
依照本發明的一實施例所述，在上述的圖案化方法中，移除部份第二罩幕層與移除部份第三罩幕層的方法分別包括乾式蝕刻法。
依照本發明的一實施例所述，在上述的圖案化方法中，移除第一光阻層、第一犧牲層與第二犧牲層的方法分別包括濕式蝕刻法、乾式蝕刻法或電漿清洗法。
基於上述，本發明的圖案化方法中，藉由使用U型罩幕層的突出部作為罩幕，可精確地將所需的圖案轉移至待圖案化的材料層。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
110、210‧‧‧材料層
111、211‧‧‧罩幕結構
112、116、130、212、216、230‧‧‧罩幕層
114、214‧‧‧光阻層
118、136、218、236‧‧‧犧牲層
120、140、220、240‧‧‧U型罩幕層
122、142、222、242‧‧‧突出部
132、134、232、234、235‧‧‧表面
124、144、224、244‧‧‧底部
213‧‧‧預保留區域
219、237、239、246‧‧‧圖案化光阻層
圖1A到圖1H為依照本發明之一實施例所繪示的一種對材料層進行圖案化的剖面示意圖。
圖2A到圖2K為依照本發明之另一實施例所繪示的一種對材料層進行圖案化的剖面示意圖。
圖1A到圖1H為依照本發明之一實施例所繪示的一種對 材料層進行圖案化的剖面示意圖。
請參照圖1A，首先，提供材料層110。材料層110例如是基底或位於基底上的材料層。材料層110例如是矽基底、多晶矽、金屬或金屬矽化物等。材料層110的形成方法例如是化學氣相沉積法。
於材料層110上形成多個罩幕結構111，罩幕結構111由材料層110起依序包括罩幕層112與光阻層114。形成罩幕結構111的方法例如是先於材料層110上依序形成罩幕材料層(未繪示)與光阻層114，再以光阻層114為罩幕移除部份罩幕材料層而形成。光阻層114的形成方法例如是進行微影製程而形成。罩幕材料層的形成方法例如是化學氣相沉積法或原子層沉積法，罩幕材料層的材料例如是氮化矽或氧化矽。在此實施例中，罩幕材料層的材料例如是氮化矽。
請參照圖1B，於材料層110上共形地形成覆蓋罩幕結構111的罩幕層116。罩幕層116的形成方法例如是化學氣相沉積法或原子層沉積法，罩幕層116的材料例如是氮化矽或氧化矽，其中罩幕層116的材料與罩幕層112的材料可為相同材料。在此實施例中，罩幕層116的材料例如是氮化矽。在使用原子層沉積法形成罩幕層116時，可在常溫或室溫進行製程，所以能確保在形成覆蓋於其上的罩幕層116的過程中，罩幕結構111中的光阻114不易因高溫產生分解或形變，使罩幕層116能維持所需的形狀，而有助於後續形成的U型罩幕層120(請參照圖1C)與U型罩幕層 140(請參照圖1F)也維持所需的形狀，使得在以U型罩幕層140的突出部142為罩幕進行圖案化時，可精確地將所需的圖案轉移至待圖案化的材料層110。
接著，至少於罩幕結構111之間的罩幕層116上形成犧牲層118。在此實施例中，犧牲層118是以完全覆蓋罩幕層116為例來進行說明。犧牲層118的形成方法例如是旋轉塗佈法(Spin Coating)，犧牲層118的材料例如可採用底部抗反射層(BARC,Bottom Anti-Reflective Coating)的材料，如有機材料。
請參照圖1C，移除部份罩幕層116而暴露出光阻層114，以於相鄰的罩幕結構111之間形成U型罩幕層120。U型罩幕層120例如是具有2個突出部122與1個底部124。在移除部份罩幕層116的過程中，同時會移除至少一部份的犧牲層118。在此實施例中，是以在罩幕結構111之間的罩幕層116上殘留有犧牲層118為例來進行說明。因此，可藉由犧牲層118來保護U型罩幕層120的突出部122的下部與U型罩幕層120的底部124。在移除部份罩幕層116而形成U型罩幕層120的過程中，雖然U型罩幕層120的突出部122的上部可能有少量的損耗，但突出部122的形狀基本上可維持所需的形狀，例如是近似於矩形，而有助於後續形成的U型罩幕層140(請參照圖1F)也維持所需的形狀，使得在以U型罩幕層140的突出部142為罩幕進行圖案化時，可精確地將所需的圖案轉移至待圖案化的材料層110。移除部份罩幕層116的方法例如是乾式蝕刻法。
請參照圖1D，移除光阻層114與犧牲層118。移除光阻層114與犧牲層118的方法例如是濕式蝕刻法、乾式蝕刻法或電漿清洗法。在此實施例中，光阻層114與犧牲層118是以同時移除為例來進行說明，但本發明並不以此為限。在其他實施中，可先移除犧牲層118再移除光阻層114，亦可先移除光阻層114再移除犧牲層118。於此技術領域具有通常知識者可依照製程需求來決定移除光阻層114與犧牲層118的先後順序。
接著，於罩幕層112與U型罩幕層120上共形地形成罩幕層130，其中罩幕層130具有表面132與表面134，表面132高於表面134。罩幕層130的形成方法例如是化學氣相沉積法或原子層沉積法，罩幕層130的材料例如是氮化矽或氧化矽。罩幕層130的材料例如是不同於罩幕層112的材料與罩幕層116的材料。在此實施例中，罩幕層130的材料例如是氧化矽。
請參照圖1E，至少於罩幕層130的表面134上形成犧牲層136。在此實施例中，犧牲層136是以完全覆蓋罩幕層130為例來進行說明。犧牲層136的形成方法例如是旋轉塗佈法，犧牲層136的材料例如可採用底部抗反射層的材料，如有機材料。
請參照圖1F，移除部份罩幕層130而暴露出U型罩幕層120的突出部122，以於U型罩幕層120的突出部122之間形成U型罩幕層140。U型罩幕層140例如是具有2個突出部142與1個底部144。在移除部份部份罩幕層130的過程中，同時會移除至少一部份的犧牲層136。在此實施例中，是以在罩幕層130的表面 134上殘留有犧牲層136為例來進行說明。因此，可藉由犧牲層136來保護U型罩幕層140的突出部142的下部與U型罩幕層140的底部144。在移除部份罩幕層130而形成U型罩幕層140的過程中，雖然U型罩幕層140的突出部142的上部可能有少量的損耗，但突出部142的形狀基本上可維持所需的形狀，例如是近似於矩形，藉此在以U型罩幕層140的突出部142為罩幕進行圖案化時，可精確地將所需的圖案轉移至待圖案化的材料層110。移除部份罩幕層130的方法例如是乾式蝕刻法。
請參照圖1G，以U型罩幕層140的突出部142為罩幕，移除U型罩幕層120的突出部122與犧牲層136。移除U型罩幕層120的突出部122的方法例如是乾式蝕刻法。移除犧牲層136的方法例如是濕式蝕刻法、乾式蝕刻法或電漿清洗法。在此實施例中，U型罩幕層120的突出部122與犧牲層136是以同時移除為例來進行說明，但本發明並不以此為限。在其他實施中，可先移除U型罩幕層120的突出部122再移除犧牲層136，亦可先移除犧牲層136再移除U型罩幕層120的突出部122。於此技術領域具有通常知識者可依照製程需求來決定移除U型罩幕層120的突出部122與犧牲層136的先後順序。
請參照圖1H，以U型罩幕層140的突出部142為罩幕，移除位於U型罩幕層140的突出部142之間的U型罩幕層140(亦即，圖1G中U型罩幕層140的底部144)、未被U型罩幕層140的突出部142覆蓋的罩幕層112、U型罩幕層120與材料層110。 移除位於U型罩幕層140的突出部142之間的U型罩幕層140、未被U型罩幕層140的突出部142覆蓋的罩幕層112、U型罩幕層120與材料層110的方法例如是乾式蝕刻法。
此外，在移除未被U型罩幕層140的突出部142覆蓋的罩幕層112、U型罩幕層120與材料層110的過程中，經圖案化的罩幕層112與U型罩幕層120亦可作為硬罩幕(Hard Mask)，而將圖案轉移至材料層110。依據後續製程的需求，可保留部分位於經圖案化材料層110上的罩幕層112與U型罩幕層120(如圖1H所示)，或完全移除罩幕層112與U型罩幕層120。
由圖1G與圖1H可知，可藉由U型罩幕層140的突出部142為罩幕，對材料層110進行圖案化。然而，對材料層110進行圖案化的方法並不限於圖1G與圖1H的方式，只要是以U型罩幕層140的突出部142為罩幕來對材料層110進行圖案化即屬於本發明所保護的範圍。
在本實施例中，罩幕結構111的寬度可設定為3F，罩幕結構111之間的距離可設定為5F，罩幕層112、罩幕層116、罩幕層130的厚度可設定為F，而使得轉移至材料層110上的圖案的特徵尺寸(Feature Size)為F。當然，本發明的精神不侷限於此，可依據最後線寬或線距的需求，調整上述實施例的參數，例如各罩幕結構的寬度、各罩幕結構之間的距離、罩幕層的厚度。
基於上述實施例可知，在上述圖案化方法中，藉由使用U型罩幕層140的突出部142作為罩幕，可精確地將所需的圖案轉 移至待圖案化的材料層110。
圖2A到圖2K為依照本發明之另一實施例所繪示的一種對材料層進行圖案化的剖面示意圖。
請參照圖2A，提供材料層210。材料層210例如是基底或設置於基底上的材料層。材料層210的材料例如是矽基底、多晶矽、金屬或金屬矽化物。材料層210的形成方法例如是化學氣相沉積法。
然後，於材料層210上形成多個罩幕結構211，罩幕結構211由材料層210起依序包括罩幕層212與光阻層214。材料層210中虛線框起的預保留區域213為經圖案化製程後需保留下來的較大區域的材料層210。形成多個罩幕結構211的方法例如是先於材料層210上依序形成罩幕材料層(未繪示)與光阻層214，再以光阻層214為罩幕移除部份罩幕材料層而形成。光阻層214的形成方法例如是進行微影製程而形成。罩幕材料層的形成方法例如是化學氣相沉積法或原子層沉積法，罩幕材料層的材料例如是氮化矽或氧化矽。在此實施例中，罩幕材料層的材料例如是氮化矽。
請參照圖2B，於材料層210上共形地形成覆蓋罩幕結構211的罩幕層216。罩幕層216的形成方法例如是化學氣相沉積法或原子層沉積法，罩幕層216的材料例如是氮化矽或氧化矽，其中罩幕層216的材料與罩幕層212的可為相同材料。在此實施例中，罩幕層216的材料例如是氮化矽。在使用原子層沉積法形成罩幕層216時，可在常溫或室溫進行製程，所以能確保在形成覆 蓋於其上的罩幕層216的製程中，罩幕結構211中的光阻214不易因高溫產生分解或形變，使罩幕層216能維持所需的形狀，而有助於後續形成的U型罩幕層220(請參照圖2C)與U型罩幕層240(請參照圖2F)也維持所需的形狀，使得在以U型罩幕層240的突出部242為罩幕進行圖案化時，可精確地將所需的圖案轉移至材料層210。
接著，至少於罩幕結構211之間的罩幕層216上形成犧牲層218。在此實施例中，犧牲層218是以完全覆蓋罩幕層216為例來進行說明。犧牲層218的形成方法例如是旋轉塗佈法，犧牲層218的材料例如可採用底部抗反射層的材料，如有機材料。
然後，於犧牲層218上形成圖案化光阻層219，其中圖案化光阻層219至少覆蓋預保留區域213中的罩幕結構211。圖案化光阻層219的形成方法例如是進行微影製程而形成。
請參照圖2C，以圖案化光阻層219為罩幕，移除部份罩幕層216而暴露出光阻層214，以於未被圖案化光阻層219覆蓋的相鄰的罩幕結構211之間形成U型罩幕層220。U型罩幕層220例如是具有2個突出部222與1個底部224。在移除部份罩幕層216的過程中，同時會移除至少一部份的犧牲層218。在此實施例中，是以在罩幕結構211之間的罩幕層216上殘留有犧牲層218以及保留圖案化光阻層219下方的犧牲層218、罩幕結構211與罩幕層216為例來進行說明。因此，可藉由犧牲層218來保護U型罩幕層220的突出部222的下部與U型罩幕層220的底部224。 在移除部份罩幕層216而形成U型罩幕層220的過程中，雖然U型罩幕層220的突出部222的上部可能有少量的損耗，但突出部222的形狀基本上可維持所需的形狀，例如是近似於矩形，而有助於後續形成的U型罩幕層240(請參照圖2F)也維持所需求的形狀，使得在以U型罩幕層240的突出部242為罩幕進行圖案化時，可精確地將所需的圖案轉移至待圖案化的材料層210。移除部份罩幕層216的方法例如是乾式蝕刻法。
請參照圖2D，移除圖案化光阻層219、所暴露出的光阻層214與犧牲層218。其中，預保留區域213中的光阻層214受其上方罩幕層216的保護而未經移除。移除圖案化光阻層219、所暴露出的光阻層214與犧牲層218的方法例如是濕式蝕刻法、乾式蝕刻法或電漿清洗法。在此實施例中，圖案化光阻層219、所暴露出的光阻層214與犧牲層218是以同時移除為例來進行說明，但本發明並不以此為限。於此技術領域具有通常知識者可依照製程需求來決定移除圖案化光阻層219、所暴露出的光阻層214與犧牲層218的先後順序。
接著，於罩幕層212、罩幕層216與U型罩幕層220上共形地形成罩幕層230，其中罩幕層230具有表面232、表面234與表面235，表面235高於表面232，且表面232高於表面234。罩幕層230的形成方法例如是化學氣相沉積法或原子層沉積法，罩幕層230的材料例如是氮化矽或氧化矽。罩幕層230的材料例如是不同於罩幕層212的材料與罩幕層216的材料。在此實施例 中，罩幕層230的材料例如是氧化矽。
請參照圖2E，至少於罩幕層230的表面234上形成犧牲層236。在此實施例中，犧牲層236是以完全覆蓋罩幕層230為例來進行說明。犧牲層236的形成方法例如是旋轉塗佈法，犧牲層236的材料例如可採用底部抗反射層的材料，如有機材料。
接著，於犧牲層236上形成圖案化光阻層237，其中圖案化光阻層237至少覆蓋預保留區域213中的罩幕層230的表面232上方的犧牲層236。圖案化光阻層237的形成方法例如是進行微影製程而形成。
請參照圖2F，以圖案化光阻層237為罩幕，移除部份罩幕層230而暴露出U型罩幕層220的突出部222，以於U型罩幕層220的突出部222之間形成U型罩幕層240。U型罩幕層240例如是具有2個突出部242與1個底部244。在移除部份罩幕層230的過程中，同時會移除一部份的犧牲層236。在此實施例中，是以在罩幕層230的表面234上殘留有犧牲層236以及保留圖案化光阻層237下的犧牲層236、罩幕層230、罩幕層216與罩幕結構211為例來進行說明。因此，可藉由犧牲層236來保護U型罩幕層240的突出部242的下部與U型罩幕層240的底部244。在移除部份罩幕層230而形成U型罩幕層240的過程中，雖然U型罩幕層240的突出部242的上部可能有少量的損耗，但突出部242的形狀基本上可維持所需的形狀，例如是近似於矩形，藉此在以U型罩幕層240的突出部242為罩幕進行圖案化時，可精確地將所 需的圖案轉移至待圖案化的材料層210。移除部份罩幕層230的方法例如是乾式蝕刻法。
請參照圖2G，以U型罩幕層240的突出部242為罩幕，移除暴露出的U型罩幕層220的突出部222、圖案化光阻層237與犧牲層236。移除U型罩幕層220的突出部222的方法例如是乾式蝕刻法。移除圖案化光阻層237與犧牲層236的方法例如分別是濕式蝕刻法、乾式蝕刻法或電漿清洗法。在此實施例中，暴露出的U型罩幕層220的突出部222、圖案化光阻層237與犧牲層236是以同時移除為例來進行說明，但本發明並不以此為限。於此技術領域具有通常知識者可依照製程需求來決定移除暴露出的U型罩幕層220的突出部222、圖案化光阻層237與犧牲層236的先後順序。
請參照圖2H，於罩幕層230上形成圖案化光阻層239，其中圖案化光阻層239至少覆蓋預保留區域213中的罩幕層230的表面234。圖案化光阻層239的形成方法例如是進行微影製程而形成。
請參照圖2I，在預保留區域213以外的區域中，以U型罩幕層240的突出部242為罩幕，移除位於U型罩幕層240的突出部242之間的U型罩幕層240(亦即圖2H中U型罩幕層240中底部244)、未被U型罩幕層240的突出部242覆蓋的罩幕層212、罩幕層216、U型罩幕層220與材料層210。同時，由於在預保留區域213中的材料層210上具有罩幕結構211、罩幕層216、罩幕 層230與圖案化光阻239作為罩幕，因此部分罩幕層212與罩幕層216未被移除而保留下來。移除位於U型罩幕層240的突出部242之間的U型罩幕層240、未被U型罩幕層240的突出部242覆蓋的罩幕層212、罩幕層216、U型罩幕層220與材料層210的方法例如是乾式蝕刻法。
此外，在移除未被U型罩幕層240的突出部242覆蓋的罩幕層212、罩幕層216、U型罩幕層220與材料層210的過程中，經圖案化的罩幕層212、罩幕層216與U型罩幕層220亦可作為硬罩幕(Hard Mask)，而將圖案轉移至材料層110。依據後續製程的需求，可保留部分位於經圖案化材料層210上的罩幕層212、罩幕層216與U型罩幕層220(如圖2I所示)，或完全移除罩幕層212、罩幕層216與U型罩幕層220。
由圖2H與圖2I可知，可藉由U型罩幕層240的突出部242為罩幕，對材料層210進行圖案化。然而，對材料層210進行圖案化的方法並不限於圖2H與圖2I的方式，只要是以U型罩幕層240的突出部242為罩幕來對材料層210進行圖案化即屬於本發明所保護的範圍。
在本實施例中，罩幕結構211的寬度可設定為3F，罩幕結構211之間的距離可設定為5F，罩幕層212、罩幕層216、罩幕層230的厚度例如是F，而使得轉移至材料層210上的圖案的特徵尺寸為F。當然，本發明的精神不侷限於此，可依據最後線寬與線距的需求，調整上述實施例的參數，例如各罩幕結構的寬度、各 罩幕結構之間的距離、罩幕層的厚度、圖案化光阻層的寬度。
預保留區域213的寬度可藉由後續的微影、蝕刻製程再進行調整。請參照圖2J，於材料層210上形成圖案化光阻層246。圖案化光阻層246的形成方法例如是進行微影製程而形成。接著，請參照圖2K，以圖案化光阻層246為罩幕，移除部份罩幕層212、216、220與部分材料層210。移除部份材料層210的方法例如是乾式蝕刻法。接著，移除圖案化光阻層246。移除圖案化光阻層246的方法例如是濕式蝕刻法、乾式蝕刻法或電漿清洗法。藉由此方法即可調整預保留區域213的寬度以及移除不需要的部分材料層210的部份。
基於上述實施例可知，在上述圖案化方法中，藉由使用U型罩幕層240的突出部242作為罩幕，可精確地將所需的圖案轉移至待圖案化的材料層210。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
110‧‧‧材料層
112‧‧‧罩幕層
120、140‧‧‧U型罩幕層
142‧‧‧突出部
144‧‧‧底部

Claims (9)

  1. 一種圖案化方法，包括：提供材料層；於所述材料層上形成多個罩幕結構，所述罩幕結構由所述材料層起依序包括第一罩幕層與第一光阻層，其中於所述材料層上形成所述罩幕結構的步驟包括：於所述材料層上依序形成第一罩幕材料層與所述第一光阻層；以及以所述第一光阻層為罩幕移除部份所述第一罩幕材料層；於所述材料層上共形地形成覆蓋所述罩幕結構的第二罩幕層；至少於所述罩幕結構之間的所述第二罩幕層上形成第一犧牲層；移除部份所述第二罩幕層而暴露出所述第一光阻層，以於相鄰的所述罩幕結構之間形成第一U型罩幕層；移除所述第一光阻層與所述第一犧牲層；於所述第一罩幕層與所述第一U型罩幕層上共形地形成第三罩幕層，其中所述第三罩幕層具有第一表面與第二表面，所述第一表面高於所述第二表面；至少於所述第三罩幕層的所述第二表面上形成第二犧牲層；移除部份所述第三罩幕層而暴露出所述第一U型罩幕層的突 出部，以於所述第一U型罩幕層的突出部之間形成第二U型罩幕層；以及以所述第二U型罩幕層的突出部為罩幕，對所述材料層進行圖案化。
  2. 如申請專利範圍第1項所述的圖案化方法，其中對所述材料層進行圖案化方法包括：以所述第二U型罩幕層的突出部為罩幕，移除所述第一U型罩幕層的突出部與所述第二犧牲層；以及移除位於所述第二U型罩幕層的突出部之間的所述第二U型罩幕層、未被所述第二U型罩幕層的突出部覆蓋的所述第一罩幕層、所述第一U型罩幕層與所述材料層。
  3. 如申請專利範圍第1項所述的圖案化方法，其中所述第一罩幕層與所述第二罩幕層的材料相同。
  4. 如申請專利範圍第1項所述的圖案化方法，其中所述第三罩幕層的材料不同於所述第一罩幕層的材料與所述第二罩幕層的材料。
  5. 如申請專利範圍第1項所述的圖案化方法，其中所述第一U型罩幕層的突出部與所述第二U型罩幕層的突出部的形狀包括矩形。
  6. 如申請專利範圍第1項所述的圖案化方法，其中所述第一罩幕層、所述第二罩幕層與所述第三罩幕層的形成方法分別包括化學氣相沉積法或原子層沉積法。
  7. 如申請專利範圍第1項所述的圖案化方法，其中所述第一犧牲層與所述第二犧牲層的形成方法分別包括旋轉塗佈法。
  8. 如申請專利範圍第1項所述的圖案化方法，其中移除部份所述第二罩幕層與移除部份所述第三罩幕層的方法分別包括乾式蝕刻法。
  9. 如申請專利範圍第1項所述的圖案化方法，其中移除所述第一光阻層、所述第一犧牲層與所述第二犧牲層的方法分別包括濕式蝕刻法、乾式蝕刻法或電漿清洗法。
TW104115557A 2015-05-15 2015-05-15 圖案化方法 TWI555082B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW104115557A TWI555082B (zh) 2015-05-15 2015-05-15 圖案化方法
CN201510295058.8A CN106298507B (zh) 2015-05-15 2015-06-02 图案化方法
US14/816,053 US9460933B1 (en) 2015-05-15 2015-08-02 Patterning method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104115557A TWI555082B (zh) 2015-05-15 2015-05-15 圖案化方法

Publications (2)

Publication Number Publication Date
TWI555082B true TWI555082B (zh) 2016-10-21
TW201640581A TW201640581A (zh) 2016-11-16

Family

ID=56995239

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104115557A TWI555082B (zh) 2015-05-15 2015-05-15 圖案化方法

Country Status (3)

Country Link
US (1) US9460933B1 (zh)
CN (1) CN106298507B (zh)
TW (1) TWI555082B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10049877B1 (en) * 2017-05-25 2018-08-14 Nanya Technology Corporation Patterning method
US10636658B1 (en) * 2019-01-23 2020-04-28 Micron Technology, Inc. Methods of forming patterns, and methods of patterning conductive structures of integrated assemblies
WO2023028917A1 (zh) * 2021-09-01 2023-03-09 华为技术有限公司 自对准四重图案化半导体装置的制作方法以及半导体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080008969A1 (en) * 2006-07-10 2008-01-10 Micron Technology, Inc. Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same
US20080090419A1 (en) * 2006-10-17 2008-04-17 Cha-Won Koh Method of forming a hard mask and method of forming a fine pattern of semiconductor device using the same
TW201232742A (en) * 2011-01-27 2012-08-01 Macronix Int Co Ltd Integrated circuit pattern and method
TW201339349A (zh) * 2012-01-19 2013-10-01 Applied Materials Inc 用於間隔物與間隔物保護應用之共形非晶碳
TW201500572A (zh) * 2013-03-15 2015-01-01 Applied Materials Inc 碳摻雜氧化物膜之層對層沉積
US20150132959A1 (en) * 2013-11-08 2015-05-14 Leonard TEDESCHI Pattern formation and transfer directly on silicon based films

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7998874B2 (en) * 2006-03-06 2011-08-16 Samsung Electronics Co., Ltd. Method for forming hard mask patterns having a fine pitch and method for forming a semiconductor device using the same
US7919413B2 (en) * 2007-08-06 2011-04-05 Industrial Technology Research Institute Methods for forming patterns
US8029688B2 (en) * 2008-01-07 2011-10-04 Samsung Electronics Co., Ltd. Method of fine patterning semiconductor device
KR101518333B1 (ko) * 2008-12-15 2015-05-11 삼성전자주식회사 더블 패터닝 공정을 이용하는 반도체 소자의 패턴 형성 방법
KR101543330B1 (ko) * 2009-08-05 2015-08-11 삼성전자주식회사 반도체 소자의 제조 방법
US8524605B1 (en) 2012-04-16 2013-09-03 Vigma Nanoelectronics Fabrication and mask design methods using spatial frequency sextupling technique
CN103594336B (zh) * 2012-08-13 2016-05-25 中芯国际集成电路制造(上海)有限公司 一种双重图形化方法
CN103594373B (zh) 2012-08-17 2017-03-08 中国科学院微电子研究所 半导体器件制造方法
CN103794475B (zh) * 2012-10-30 2016-10-05 中芯国际集成电路制造(上海)有限公司 自对准三重图形化方法
US9223924B2 (en) * 2013-10-02 2015-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system for multi-patterning layout decomposition
TWI531032B (zh) * 2013-11-21 2016-04-21 力晶科技股份有限公司 記憶體線路結構以及其半導體線路製程

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080008969A1 (en) * 2006-07-10 2008-01-10 Micron Technology, Inc. Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same
US20150021744A1 (en) * 2006-07-10 2015-01-22 Micron Technology, Inc. Pitch Reduction Technology Using Alternating Spacer Depositions During the Formation of a Semiconductor Device and Systems Including Same
US20080090419A1 (en) * 2006-10-17 2008-04-17 Cha-Won Koh Method of forming a hard mask and method of forming a fine pattern of semiconductor device using the same
US20100197139A1 (en) * 2006-10-17 2010-08-05 Samsung Electronics Co., Ltd. Method of forming a hard mask and method of forming a fine pattern of semiconductor device using the same
US20110269294A1 (en) * 2006-10-17 2011-11-03 Samsung Electronics Co., Ltd. Method of forming a hard mask and method of forming a fine pattern of semiconductor device using the same
TW201232742A (en) * 2011-01-27 2012-08-01 Macronix Int Co Ltd Integrated circuit pattern and method
TW201339349A (zh) * 2012-01-19 2013-10-01 Applied Materials Inc 用於間隔物與間隔物保護應用之共形非晶碳
TW201500572A (zh) * 2013-03-15 2015-01-01 Applied Materials Inc 碳摻雜氧化物膜之層對層沉積
US20150132959A1 (en) * 2013-11-08 2015-05-14 Leonard TEDESCHI Pattern formation and transfer directly on silicon based films

Also Published As

Publication number Publication date
CN106298507B (zh) 2018-10-26
US9460933B1 (en) 2016-10-04
TW201640581A (zh) 2016-11-16
CN106298507A (zh) 2017-01-04

Similar Documents

Publication Publication Date Title
KR102250656B1 (ko) 반도체 소자의 패턴 형성 방법
KR101045090B1 (ko) 반도체 소자의 미세 패턴 형성방법
TWI471903B (zh) 使用間隙物罩幕以倍增頻率之方法
US9064813B2 (en) Trench patterning with block first sidewall image transfer
TWI556066B (zh) 執行自對準微影蝕刻製程的方法
KR101145335B1 (ko) 반도체 장치의 콘택 홀 제조 방법
TWI508131B (zh) 形成精細圖案之方法
US9034762B2 (en) Triple patterning method
US20140264893A1 (en) Pitch-halving integrated circuit process and integrated circuit structure made thereby
KR20130070351A (ko) 반도체장치 제조 방법
TWI555082B (zh) 圖案化方法
CN104078366A (zh) 双重图形化鳍式晶体管的鳍结构制造方法
US20090170310A1 (en) Method of forming a metal line of a semiconductor device
US8889558B2 (en) Methods of forming a pattern on a substrate
KR20120122714A (ko) 반도체 장치의 홀 패턴 제조 방법
KR20070113604A (ko) 반도체 소자의 미세패턴 형성방법
CN111146082B (zh) 头对头图形的制备方法
CN108074798B (zh) 一种自对准曝光半导体结构的制作方法
TWI473205B (zh) 接觸窗開口的形成方法
TWI478212B (zh) 形成圖案的方法
US9281209B1 (en) Method for fabricating semiconductor device
KR101161797B1 (ko) 반도체 소자의 미세패턴 형성방법
JP6307851B2 (ja) ステンシルマスク及びその製造方法
KR20120044071A (ko) 반도체 소자의 패턴 형성방법
TWI641100B (zh) 半導體元件的製作方法