CN111146082B - 头对头图形的制备方法 - Google Patents

头对头图形的制备方法 Download PDF

Info

Publication number
CN111146082B
CN111146082B CN201911398950.3A CN201911398950A CN111146082B CN 111146082 B CN111146082 B CN 111146082B CN 201911398950 A CN201911398950 A CN 201911398950A CN 111146082 B CN111146082 B CN 111146082B
Authority
CN
China
Prior art keywords
head
layer
patterned
pattern
hard mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911398950.3A
Other languages
English (en)
Other versions
CN111146082A (zh
Inventor
李艳丽
杨渝书
伍强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai IC R&D Center Co Ltd
Original Assignee
Shanghai IC R&D Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai IC R&D Center Co Ltd filed Critical Shanghai IC R&D Center Co Ltd
Priority to CN201911398950.3A priority Critical patent/CN111146082B/zh
Publication of CN111146082A publication Critical patent/CN111146082A/zh
Priority to PCT/CN2020/103760 priority patent/WO2021135179A1/zh
Priority to US17/783,641 priority patent/US12002682B2/en
Application granted granted Critical
Publication of CN111146082B publication Critical patent/CN111146082B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/682—Mask-wafer alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

本发明提供了一种头对头图形的制备方法，包括：提供一衬底，并在衬底上形成有待刻蚀层、第一硬掩模层、第二硬掩模层、牺牲层、第一介质层以及光刻胶层，经过EUV光刻，形成具有第一头对头图形的图形化的第一光刻胶层，并通过刻蚀工艺，将所述第一头对头图形转移至第二硬掩模层；然后通过再次EUV光刻形成具有第二头对头图形的图形化的第二光刻胶图形，并通过刻蚀工艺，将所述第二头对头图形也转移至第二硬掩模层；最后，将所述第一头对头图形和第二头对头图形转移到待刻蚀层上。上述方法只需要两次光刻曝光，就可形成周期减半且尺寸很小的头对头图形，即通过EUV光刻和刻蚀工艺达到节省光刻层次并能实现得到周期减半，且尺寸很小的头对头图形。

Description

头对头图形的制备方法
技术领域
本发明涉及半导体领域，尤其涉及一种头对头图形的制备方法。
背景技术
光刻是一种将所需图形转移至衬底上(通常是衬底的目标区域)，从而在不同的器件电流区建立图形的工艺过程。具体地，光刻通过曝光将图形成像到设置在衬底表面的光刻胶层(材料为光敏感的抗蚀剂)而实现图形转移。
现有技术中，如果需要形成小周期和小尺寸的头对头的图形，除了两道主图形的光刻曝光，还需要额外的两道光刻切割层次的光刻曝光，并且所有图形都会在无定形硅(α-Si)上形成，并最终转移到硬掩模层上。
而怎样在形成小周期和小尺寸的头对头的图形的同时节省光刻层次也是目前比较关注的问题。
发明内容
本发明的目的在于提供了一种头对头图形的制备方法，通过极紫外光刻(EUV)和刻蚀工艺来达到节省光刻层次并能实现得到周期减半，且尺寸很小的头对头图形。
为实现上述目的，本发明提供了一种头对头图形的制备方法，包括以下步骤：
步骤S1：提供一衬底，并在所述衬底上方依次形成待刻蚀层、第一硬掩模层、第二硬掩模层、牺牲层、第一介质层以及第一光刻胶层，并对所述光刻胶层进行EUV光刻形成图形化的第一光刻胶层，所述图形化的第一光刻胶层具有第一头对头图形；
步骤S2：以所述图形化的第一光刻胶层为掩模，依次刻蚀第一介质层和牺牲层至所述第二硬掩模层的上表面，以形成具有第一头对头图形的图形化的牺牲层；
步骤S3：在所述图形化的牺牲层的侧壁上形成间隔层，且所述间隔层填充所述第一头对头图形中的头对头间隔并暴露出其他区域中的所述第二硬掩模层的部分表面；
步骤S4：形成图形化的保护层，以掩蔽所述图形化的牺牲层和所述间隔层所暴露区域，并暴露出所述图形化的牺牲层的顶部，以所述图形化的保护层为掩模，去除所述图形化的牺牲层及其下方的所述第二硬掩模层，以暴露出所述第一硬掩模层的部分表面；
步骤S5：去除所述图形化的保护层，并在所述第一硬掩模层、第二硬掩模层以及间隔层的上方依次形成第二介质层和第二光刻胶层，并对所述第二光刻胶层进行EUV光刻形成图形化的第二光刻胶层，所述图形化的第二光刻胶层具有第二头对头图形，所述第二头对头图形和所述第一头对头图形相互交错；
步骤S6：以所述图形化的第二光刻胶层为掩模，依次刻蚀所述第二介质层、所述间隔层和所述第二硬掩模层至所述第一硬掩模层的上表面，以将所述第二头对头图形转移到所述间隔层和所述第二硬掩模层中；
步骤S7：去除所述图形化的第二光刻胶层和所述第二介质层，并以所述间隔层和所述第二硬掩模层为掩模，刻蚀所述第一硬掩模层和待刻蚀层并停止在所述衬底的上表面，以在所述待刻蚀层中形成由相互交错的第一头对头图形和第二头对头图形组合而成的头对头图形。
可选的，在所述头对头图形的制备方法中，所述第一硬掩模层包括金属氮化物层或金属导电层；所述待刻蚀层包括低K介质层和位于其上的TEOS层，所述第一硬掩模层覆盖在所述TEOS层上。
可选的，在所述头对头图形的制备方法中，在步骤S1中，所述第一头对头图形包括多个第一头对头线条以及位于相邻第一头对头线条之间的沟槽，每个第一头对头线条中具有第一头对头间隔，所述第一头对头线条的线宽为14nm～24nm，所述相邻第一头对头线条之间的沟槽的线宽为26nm～36nm，所述第一头对头间隔的线宽为18nm～25nm；在步骤S7中，所述组合而成的头对头图形中的各个头对头线条的线宽为10nm～15nm，相邻的头对头线条之间的沟槽的线宽为10nm～15nm，各个头对头线条中的头对头间隔的线宽为20nm～25nm。
可选的，在所述头对头图形的制备方法中，在步骤S1中，所述第一头对头图形中的沟槽具有周期性，且其对应的周期性宽度是40nm～60nm；在步骤S7中，所述组合而成的头对头图形中的沟槽具有周期性，且其对应的周期性宽度为20nm～30nm。
可选的，在所述头对头图形的制备方法中，在步骤S4中所述图形化的保护层的形成过程包括：
步骤S41：在所述图形化的牺牲层、所述间隔层以及所述第二硬掩模层的上表面涂敷保护层，所述保护层的上表面不低于所述图形化的牺牲层的上表面；
步骤S42：去除多余的保护层形成图形化的保护层，所述图形化的保护层上表面与所述图形化的牺牲层的上表面齐平。
可选的，在所述头对头图形的制备方法中，所述保护层包括有机碳层。
可选的，在所述头对头图形的制备方法中，在步骤S3中，形成间隔层的过程包括：
步骤S31：在所述图形化的牺牲层和所述第二硬掩模层的上表面涂敷间隔层材料；
步骤S32：去除多余间隔层材料，保留所述图形化的牺牲层侧壁上和所述第一头对头图形中的头对头间隔中的间隔层材料。
可选的，在所述头对头图形的制备方法中，所述间隔层的厚度为13nm～15nm。
可选的，在所述头对头图形的制备方法中，在步骤S32中，所述去除多余间隔层材料的方法包括干法刻蚀。
可选的，在所述头对头图形的制备方法中，所述间隔层材料包括TiOx，其中x为1到2之间的任意数值。
综上所述，本发明提供了一种头对头图形的制备方法，包括：提供一衬底，并在所述衬底上依次形成有待刻蚀层、第一硬掩模层、第二硬掩模层、牺牲层、第一介质层以及第一光刻胶层，经过EUV光刻形成图形化的第一光刻胶层，且所述图形化的第一光刻胶层的图形中具有第一头对头图形，并通过刻蚀工艺，将所述图形化的第一光刻胶层的图形转移至第二硬掩模层；然后通过填充形成第二介质层和第二光刻胶层，通过再次EUV光刻形成图形化的第二光刻胶层，且所述图形化的第二光刻胶层具有第二头对头图形，并通过刻蚀作用将所述图形化的第二光刻胶层的图形转移到所述第二硬掩模层上；最后，通过刻蚀作用，将所述第二硬掩模层上的第一头对头图形和第二头对头图形转移到待刻蚀层上，即将图形都在第二硬掩模层上形成，并最后传递到待刻蚀层上。因为EUV光刻的曝光波长非常短，具有极高的光刻分辨率，因此本发明提供的所述头对头图形的制备方法只需要两次EUV光刻曝光，就可以形成周期减半且尺寸很小的头对头图形，即并不需要针对小尺寸的头对头图形而增加额外的光刻层次曝光。所以，所述头对头图形的制备方法通过EUV光刻和刻蚀工艺达到节省光刻层次并能实现得到小尺寸的周期和头对头图形。
附图说明
图1a～图2b为一种小尺寸对头图形形成过程中的额外的光刻曝光工艺；
图3a～图3b为本发明一实施例中图形化的第一光刻胶层的截面图和俯视图；
图4a～图4b为本发明一实施例中图形化的牺牲层的截面图和俯视图；
图5a～图5c为本发明一实施例中间隔层的俯视图以及形成所述间隔层的过程图；
图6a～图6c为本发明一实施例中形成第一图形化的第二硬掩模层的过程图；
图7a～图7b为本发明一实施例中去除保护层的截面图和俯视图；
图8为本发明一实施例中图形化的第二光刻胶层的截面图；
图9a～图9b为本发明一实施例中第二图形化的第二硬掩模层的截面图和俯视图；
图10a～图10b为本发明一实施例中组合而成的头对头图形的截面图和俯视图；
其中，图1a～图2b中：
01-衬底，02-待刻蚀层，03-硬掩模层，04-无定型Si层，0401-切割层开口，0402-第一切割层，0403-开口，05-有机碳层，06-氧化硅层，07-第二切割层；
图3a～图10b中：
10-衬底，20-待刻蚀层，201-低K介质层，2011-图形化的低K介质层，202-TEOS层，2021-图形化的TEOS层，30-第一硬掩模层，301-图形化的第一硬掩模层，40-第二硬掩模层，401-第一图形化的第二硬掩模层，402-第二图形化的第二硬掩模层，50-牺牲层，501-图形化的牺牲层，60-第一介质层，601-第一有机碳层，602-第一抗反射层，61-第二介质层，611-第二有机碳层，612-第二抗反射层，70-图形化的第一光刻胶层，71-图形化的第二光刻胶层，80-间隔层，801-预间隔层，90-保护层，901-图形化的保护层。
具体实施方式
现有技术中，如果需要形成小周期和小尺寸的头对头的图形，除了两道主图形的光刻曝光，还需要额外的光刻切割层次的曝光，并且所有图形都会在无定形Si(α-Si)上形成，并最终转移到硬掩模层上。参阅图1a～图2b，所述额外的光刻切割层次的曝光工艺如下：在一衬底01上依次形成有待刻蚀层02、硬掩模层03以及无定型Si层04，并在所述无定型Si层04上沉积切割层材料，经过光刻曝光以及刻蚀形成第一切割层0402，并在所述无定型Si层04上形成切割层开口0401，以使后续经过第一道主图形光刻曝光以及刻蚀后能在无定型Si层04上形成小尺寸的第一道图形，然后在所述第一切割层0402、无定型Si层04以及所述切割层开口0401所在位置的硬掩模层03的上表面形成有机碳层05和氧化硅层06；经过间隔层材料以及光刻胶的沉积、光刻以及刻蚀作用形成第二切割层07和开口0403，以使后续经过第二道主图形光刻曝光以及刻蚀后能在无定型Si层04上形成小尺寸的第二道图形；最终将所述第一道图形和第二道图形由无定型Si上转移到硬掩模层上。
而怎样在形成小周期和小尺寸的头对头的图形的同时节省光刻层次也是目前比较关注的问题。
为了通过光刻和刻蚀工艺来达到节省光刻层次并能实现得到小尺寸和小周期的头对头图形的目的，本发明提供了一种头对头图形的制备方法，参考图3a～图10b，所述头对头图形的制备方法包括以下步骤：
步骤S1：提供一衬底10，并在所述衬底10上方依次形成待刻蚀层20、第一硬掩模层30、第二硬掩模层40、牺牲层50、第一介质层60以及第一光刻胶层，并对所述光刻胶层进行EUV光刻形成图形化的第一光刻胶层70，所述图形化的第一光刻胶层70具有第一头对头图形；
步骤S2：以所述图形化的第一光刻胶层70为掩模，依次刻蚀第一介质层60和牺牲层50至所述第二硬掩模层40的上表面，以形成具有第一头对头图形的图形化的牺牲层501；
步骤S3：在所述图形化的牺牲层501的侧壁上形成间隔层80，且所述间隔层80填充所述第一头对头图形中的头对头间隔并暴露出其他区域中的所述第二硬掩模层40的部分表面；
步骤S4：形成图形化的保护层901，以掩蔽所述图形化的牺牲层501和所述间隔层80所暴露区域并暴露出所述图形化的牺牲层501的顶部，以所述图形化的保护层901为掩模，去除所述图形化的牺牲层501及其下方的所述第二硬掩模层40，以暴露出所述第一硬掩模层30的部分表面；
步骤S5：去除所述图形化的保护层901，并在所述第一硬掩模层30、第二硬掩模层40以及间隔层80的上方依次形成第二介质层61和第二光刻胶层，并对所述第二光刻胶层进行EUV光刻形成图形化的第二光刻胶层71，所述图形化的第二光刻胶层71具有第二头对头图形，所述第二头对头图形和所述第一头对头图形相互交错；
步骤S6：以所述图形化的第二光刻胶层71为掩模，依次刻蚀所述第二介质层61、所述间隔层80和所述第二硬掩模层40至所述第一硬掩模层30的上表面，以将所述第二头对头图形转移到所述间隔层80和所述第二硬掩模层40中；
步骤S7：去除所述图形化的第二光刻胶层71和所述第二介质层61，并以所述间隔层80和所述第二硬掩模层40为掩模，刻蚀所述第一硬掩模层30和待刻蚀层20并停止在所述衬底10的上表面，以在所述待刻蚀层20中形成由相互交错的第一头对头图形和第二头对头图形组合而成的头对头图形。
参阅图3a和3b，在步骤S1中，首先提供一衬底10，所述衬底10可以为硅衬底或者其他常用的衬底，也可以为具有半导体结构的衬底，在此不做限制。在所述衬底10上形成待刻蚀层20，所述待刻蚀层20优选包括低K介质(LowK)层201以及位于其上的TEOS层202。
在所述待刻蚀层20上形成第一硬掩模层30，所述第一硬掩模层30可以为金属氮化物层或金属导电层等，例如TiN层，本实施例中第一硬掩模层30覆盖在TEOS层202上。在所述第一硬掩模层30的上方形成所述第二硬掩模层40，所述第二硬掩模层40材料优选为氮化硅。在所述第二硬掩模层40的上方形成牺牲层50，所述牺牲层50优选为无定型硅层，其需要相对于第二硬掩模层40以及后续覆盖其上的层而言在一刻蚀工艺中具有较高的刻蚀选择比。在所述牺牲层50的上方形成第一介质层60，且所述第一介质层60可以包括第一有机碳层(SOC)601以及位于其上的第一抗反射层(BACK)602。在所述第一介质层60的上方形成第一光刻胶层，并对所述第一光刻胶层进行EUV光刻(极紫外光刻)形成图形化的第一光刻胶层70，且所述图形化的第一光刻胶层70的图形即为第一图形，具有第一头对头图形。由于EUV光刻的曝光波长非常短，光刻分辨率极高，因此通过一次EUV光刻就可以形成小尺寸的第一头对头图形。所述第一头对头图形包括多个第一头对头线条以及位于相邻第一头对头线条之间的沟槽，每个第一头对头线条中具有第一头对头间隔，所述第一头对头线条的线宽L30为14nm～24nm，所述相邻第一头对头线条之间的沟槽的线宽L20为26nm～36nm，所述第一头对头间隔的线宽L10为18nm～25nm，所述第一头对头图形中的头对头间隔的线宽已经达到最小值。所述第一头对头图形中的沟槽(横向沟槽)具有周期性，且其对应的周期性宽度为40nm～60nm。
参阅图4a和4b，在步骤S2中，以所述图形化的第一光刻胶层70为掩模，依次刻蚀第一介质层60和牺牲层50，并停在所述第二硬掩模层40的上表面，形成具有第一头对头图形的图形化的牺牲层501。即通过刻蚀作用将所述图形化的第一光刻胶层70的图形转移到所述第一介质层60和所述牺牲层50上。也就是说，图形化的牺牲层501中的第一头对头图形也包括多个第一头对头线条以及位于相邻第一头对头线条之间的沟槽，且每个第一头对头线条中具有第一头对头间隔，所述图形化的牺牲层501中的相邻第一头对头线条之间的沟槽的线宽L21可以为38nm～45nm，第一头对头线条的线宽L31可以是8nm～15nm，第一头对头间隔的线宽L11可以为20nm～25nm。即图形化的牺牲层501中的第一头对头图形和第一光刻胶层中的第一头对头图形可以因图案转移的工艺偏差而存在一定的偏差，但是图形化的牺牲层501中的第一头对头图形大致和第一光刻胶层中的第一头对头图形相同。
参阅图5a～5c，在步骤S3中，在所述图形化的牺牲层501的侧壁上形成间隔层80，且所述间隔层80填充所述第一头对头图形中的头对头间隔并暴露出其他区域中的所述第二硬掩模层40的部分表面。其中，形成所述间隔层80的过程包括：
步骤S31：在所述图形化的牺牲层501和所述第二硬掩模层40的上表面涂敷间隔层材料，形成预间隔层801；
步骤S32：去除多余间隔层材料，保留所述图形化的牺牲层501侧壁上和所述第一头对头图形中的头对头间隔中的的间隔层材料。
其中，所述间隔层80的材料优选为氧化钛TiOx，其中x为1到2之间的任意数值，所述间隔层80厚度优选为13nm～15nm。所述去除多余的间隔层材料即为只保留所述图形化的牺牲层501侧壁上的间隔层材料以及所述第一头对头图形中的头对头间隔中的间隔层材料，其他位置的间隔层材料除去。所述除去的方法优选为刻蚀，进一步，优选为干法刻蚀，所述刻蚀试剂优选为Cl2、BCl3或者O2等。
参阅图6a～6c，在步骤S4：形成图形化的保护层901，以掩蔽所述图形化的牺牲层501和所述间隔层80所暴露区域，并暴露出所述图形化的牺牲层501的顶部。因为形成图形化的牺牲层501之后已经暴露出了所述第二硬掩模层40的部分表面，所以先涂覆保护层保护第二图形所在的第二硬掩模层的区域，所述保护层优选为有机碳层(SOC)。所述形成图形化的保护层901的过程包括：
步骤S41：在所述图形化的牺牲层501、所述间隔层80以及所述第二硬掩模层40的上表面涂敷保护材料以形成保护层90；
步骤S42：去除多余的保护层而使得剩余的保护层形成图形化的保护层901，所述图形化的保护层901的上表面与所述图形化的牺牲层501的上表面齐平。
其中，在步骤S41中，所述保护层90的上表面不低于所述图形化的牺牲层501的上表面。
在步骤S42中，采用刻蚀或者化学机械研磨等方法去除部分保护层90，使得形成的所述图形化的保护层901的上表面与所述图形化的牺牲层501的上表面齐平。
形成所述图形化的保护层901之后，以所述图形化的保护层901为掩模，去除所述图形化的牺牲层501及其下方的所述第二硬掩模层40，以暴露出所述第一硬掩模层30的部分表面。即利用刻蚀选择比将所述图形化的牺牲层501去除，同时将所述图形化的牺牲层501所在位置的第二硬掩模层40也除去，形成第一图形化的第二硬掩模层401，刻蚀停止在所述第一硬掩模层30的上表面，为后续再次刻蚀第二硬掩模层40同样停在第一硬掩模层30的上表面做好准备。此时，第一图形化的第二硬掩模层401中具有了第一头对头图形。
参阅图7a～7b以及图8，在步骤S5中，去除所述图形化的保护层901，并在所述第一硬掩模层30、第二硬掩模层40以及间隔层80的上方依次形成第二介质层61和第二光刻胶层，并对第二光刻胶进行EUV光刻形成图形化的第二光刻胶层71。其中，所述第二介质层61可以包括第二有机碳层611以及位于其上的第二抗反射层612，所述图形化的第二光刻胶层71的图案即为第二图形，所述图形化的第二光刻胶层71具有第二头对头图形，且所述第二头对头图形和所述第一头对头图形相互交错。利用所述极紫外光刻的曝光波长短，光刻分辨率高的特点，通过一次EUV光刻曝光就能形成小尺寸的第二头对头图形，也不需要额外的光刻切割层次的曝光。所述第二头对头图形包括多个第二头对头线条以及位于相邻第二头对头线条之间的沟槽，每个第二头对头线条中具有第二头对头间隔，所述相邻第二头对头线条之间的沟槽的线宽为20nm～26nm，所述第二头对头间隔的线宽为18nm～25nm。且所述第二头对头图形中的沟槽具有周期性，且其所对应的周期性宽度可以为40nm～60nm。本实施例中，图形化的第二光刻胶层71和图形化的第一光刻胶层70中的图形可以完全相同，图形化的第二光刻胶层71的图形相对图形化的第一光刻胶层70中的图形仅仅是相对衬底的上表面发生向右或向左的位置偏移以及向前或向后的位置偏移。当然，在本发明的其他实施例中，图形化的第二光刻胶层71和图形化的第一光刻胶层70中的图形也可以不同，例如头对头线条的宽度不同。
参阅图9a～9b，在步骤S6中，以所述图形化的第二光刻胶层71为掩模依次刻蚀所述第二介质层61、所述间隔层80和所述第二硬掩模层40至所述第一硬掩模层30的上表面，形成第二图形化的第二硬掩模层402。即将所述第二头对头图形转移到所述间隔层80和所述第二硬掩模层40中，也就是说，第二图形化的第二硬掩模层402中形成了第二头对头图形。而将所述第二硬掩模层刻蚀开的方法优选为间隔层自对准的刻蚀。此时，第二图形化的第二硬掩模层402中的图形由相互交错的第二头对头图形和第一头对头图形组合而成。
参阅图10a，在步骤S7中，去除所述图形化的第二光刻胶层71和所述第二介质层61，并以所述间隔层80和所述第二硬掩模层40为掩模，刻蚀所述第一硬掩模层30形成图形化的第一硬掩模层301，并以所述图形化的第一硬掩模层301为掩模，刻蚀待刻蚀层20，刻蚀停止在所述衬底10的表面上，以在所述待刻蚀层20上形成由相互交错的第一头对头图形和第二头对头图形组合而成的头对头图形。最后除去所述间隔层80和第二硬掩模层40。
所述组合而成的头对头图形的具体形成过程如下：以所述第二图形化的第二硬掩模层402和间隔层80为掩模刻蚀所述第一硬掩模层30形成图形化的第一硬掩模层301，然后以所述图形化的第一硬掩模层301为掩模刻蚀所述待刻蚀层20，即刻蚀所述TEOS层202和低K介质层201，形成图形化的TEOS层2021和图形化的低K介质层2011。参阅图10b，其中A为转移到低K介质层201上的第一头对头图形，B为转移到低K介质层201上的第二头对头图形，A和B构成了低K介质层201的最终的目标图形，即相互交错的第一头对头图形和第二头对头图形组合而成的头对头图形。而所述组合而成的头对头图形中的沟槽具有周期性，且其对应的周期性宽度为20nm～30nm。所述组合而成的头对头图形中的各个头对头线条的线宽为10nm～15nm，相邻的头对头线条之间的沟槽的线宽为10nm～15nm，各个头对头线条中的头对头间隔的线宽为20nm～25nm。本发明中单独一道光刻的图形的周期性宽度是40nm～60nm，而经过两次光刻之后的周期性宽度为20nm～30nm，即周期缩小了一半，而且最小的头对头间隔的线宽也可以达到20nm～25nm。
由于极紫外光刻的曝光波长可以降到13.5nm，相当于193nm的1/14，而波长越短，光刻分辨率越高，因此，极紫外光刻能够提供极高的光刻分辨率(分辨率可以达到十几个纳米)，可以直接形成小尺寸图形，并不需要额外的光刻切割层次的曝光。因此在5nm技术节点，可以仅用两次EUV光刻就能形成小周期和小尺寸的头对头图形，达到节省光刻层次的目的。
因此，本发明利用EUV光刻具有极高的光刻分辨率，仅用两次EUV光刻，就可形成周期减半且尺寸很小的头对头图形，并不需要针对小尺寸的头对头图形而增加额外的光刻层次，即通过EUV光刻和刻蚀工艺来达到节省光刻层次并能实现得到周期减半，且小尺寸的头对头图形。
最后所应说明的是，以上实施例仅为本发明较佳实施例而已，并非用来限定本发明的实施范围。即凡依本发明申请专利范围的内容所作的等效变化与修饰，都应为本发明的技术范畴。

Claims (10)

1.一种头对头图形的制备方法，其特征在于，包括以下步骤：
步骤S1：提供一衬底，并在所述衬底上方依次形成待刻蚀层、第一硬掩模层、第二硬掩模层、牺牲层、第一介质层以及第一光刻胶层，并对所述第一光刻胶层进行EUV光刻形成图形化的第一光刻胶层，所述图形化的第一光刻胶层具有第一头对头图形；
步骤S2：以所述图形化的第一光刻胶层为掩模，依次刻蚀第一介质层和牺牲层至所述第二硬掩模层的上表面，以形成具有第一头对头图形的图形化的牺牲层；
步骤S3：在所述图形化的牺牲层的侧壁上形成间隔层，且所述间隔层填充所述第一头对头图形中的头对头间隔并暴露出其他区域中的所述第二硬掩模层的部分表面；
步骤S4：形成图形化的保护层，以掩蔽所述图形化的牺牲层和所述间隔层所暴露区域，并暴露出所述图形化的牺牲层的顶部，以所述图形化的保护层为掩模，去除所述图形化的牺牲层及其下方的所述第二硬掩模层，以暴露出所述第一硬掩模层的部分表面；
步骤S5：去除所述图形化的保护层，并在所述第一硬掩模层、第二硬掩模层以及间隔层的上方依次形成第二介质层和第二光刻胶层，并对所述第二光刻胶层进行EUV光刻形成图形化的第二光刻胶层，所述图形化的第二光刻胶层具有第二头对头图形，所述第二头对头图形和所述第一头对头图形相互交错；
步骤S6：以所述图形化的第二光刻胶层为掩模，依次刻蚀所述第二介质层、所述间隔层和所述第二硬掩模层至所述第一硬掩模层的上表面，以将所述第二头对头图形转移到所述间隔层和所述第二硬掩模层中；
步骤S7：去除所述图形化的第二光刻胶层和所述第二介质层，并以所述间隔层和所述第二硬掩模层为掩模，刻蚀所述第一硬掩模层和待刻蚀层并停止在所述衬底的上表面，以在所述待刻蚀层中形成由相互交错的第一头对头图形和第二头对头图形组合而成的头对头图形。
2.如权利要求1所述头对头图形的制备方法，其特征在于，所述第一硬掩模层包括金属氮化物层或金属导电层；所述待刻蚀层包括低K介质层和位于其上的TEOS层，所述第一硬掩模层覆盖在所述TEOS层上。
3.如权利要求1所述头对头图形的制备方法，其特征在于，在步骤S1中，所述第一头对头图形包括多个第一头对头线条以及位于相邻第一头对头线条之间的沟槽，每个第一头对头线条中具有第一头对头间隔，所述第一头对头线条的线宽为14nm～24nm，所述相邻第一头对头线条之间的沟槽的线宽为26nm～36nm，所述第一头对头间隔的线宽为18nm～25nm；在步骤S7中，所述组合而成的头对头图形中的各个头对头线条的线宽为10nm～15nm，相邻的头对头线条之间的沟槽的线宽为10nm～15nm，各个头对头线条中的头对头间隔的线宽为20nm～25nm。
4.如权利要求3所述头对头图形的制备方法，其特征在于，在步骤S1中，所述第一头对头图形中的沟槽具有周期性，且其对应的周期性宽度是40nm～60nm；在步骤S7中，所述组合而成的头对头图形中的沟槽具有周期性，且其对应的周期性宽度为20nm～30nm。
5.如权利要求1所述头对头图形的制备方法，其特征在于，在步骤S4中所述图形化的保护层的形成过程包括：
步骤S41：在所述图形化的牺牲层、所述间隔层以及所述第二硬掩模层的上表面涂敷保护层，所述保护层的上表面不低于所述图形化的牺牲层的上表面；
步骤S42：去除多余的保护层形成图形化的保护层，所述图形化的保护层上表面与所述图形化的牺牲层的上表面齐平。
6.如权利要求5所述头对头图形的制备方法，其特征在于，所述保护层包括有机碳层。
7.如权利要求1所述头对头图形的制备方法，其特征在于，在步骤S3中，形成间隔层的过程包括：
步骤S31：在所述图形化的牺牲层和所述第二硬掩模层的上表面涂敷间隔层材料；
步骤S32：去除多余间隔层材料，保留所述图形化的牺牲层侧壁上和所述第一头对头图形中的头对头间隔中的间隔层材料。
8.如权利要求7所述头对头图形的制备方法，其特征在于，所述间隔层的厚度为13nm～15nm。
9.如权利要求7所述头对头图形的制备方法，其特征在于，在步骤S32中，所述去除多余间隔层材料的方法包括干法刻蚀。
10.如权利要求7所述头对头图形的制备方法，其特征在于，所述间隔层材料包括TiOx，其中x为1到2之间的任意数值。
CN201911398950.3A 2019-12-30 2019-12-30 头对头图形的制备方法 Active CN111146082B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201911398950.3A CN111146082B (zh) 2019-12-30 2019-12-30 头对头图形的制备方法
PCT/CN2020/103760 WO2021135179A1 (zh) 2019-12-30 2020-07-23 头对头图形的制备方法
US17/783,641 US12002682B2 (en) 2019-12-30 2020-07-23 Tip-to-tip graphic preparation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911398950.3A CN111146082B (zh) 2019-12-30 2019-12-30 头对头图形的制备方法

Publications (2)

Publication Number Publication Date
CN111146082A CN111146082A (zh) 2020-05-12
CN111146082B true CN111146082B (zh) 2023-04-14

Family

ID=70522063

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911398950.3A Active CN111146082B (zh) 2019-12-30 2019-12-30 头对头图形的制备方法

Country Status (2)

Country Link
CN (1) CN111146082B (zh)
WO (1) WO2021135179A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111146082B (zh) * 2019-12-30 2023-04-14 上海集成电路研发中心有限公司 头对头图形的制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102522371A (zh) * 2011-12-22 2012-06-27 上海宏力半导体制造有限公司 接触孔的制作方法
CN104425264A (zh) * 2013-08-20 2015-03-18 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN104425339A (zh) * 2013-08-20 2015-03-18 中芯国际集成电路制造(上海)有限公司 用于鳍式场效应晶体管的浅沟槽隔离结构的形成方法
CN104752363A (zh) * 2013-12-31 2015-07-01 中芯国际集成电路制造(上海)有限公司 快闪存储器的形成方法
CN107516635A (zh) * 2016-06-15 2017-12-26 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其形成方法
CN107578997A (zh) * 2017-08-30 2018-01-12 上海华力微电子有限公司 一种减小栅极多晶硅头对头关键尺寸的方法
CN107706095A (zh) * 2016-06-20 2018-02-16 中芯国际集成电路制造(北京)有限公司 自对准双重构图方法、半导体器件及其制作方法、电子装置
CN110098109A (zh) * 2019-05-14 2019-08-06 上海集成电路研发中心有限公司 金属栅极及其制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100909764B1 (ko) * 2007-10-31 2009-07-29 주식회사 하이닉스반도체 반도체 소자의 형성 방법
CN102915960B (zh) * 2012-10-19 2016-05-11 上海华虹宏力半导体制造有限公司 金属互连结构的制作方法
CN104157574B (zh) * 2014-07-31 2018-06-05 上海集成电路研发中心有限公司 双重图形化鳍式晶体管的鳍结构线顶端切断方法
CN111146082B (zh) * 2019-12-30 2023-04-14 上海集成电路研发中心有限公司 头对头图形的制备方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102522371A (zh) * 2011-12-22 2012-06-27 上海宏力半导体制造有限公司 接触孔的制作方法
CN104425264A (zh) * 2013-08-20 2015-03-18 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN104425339A (zh) * 2013-08-20 2015-03-18 中芯国际集成电路制造(上海)有限公司 用于鳍式场效应晶体管的浅沟槽隔离结构的形成方法
CN104752363A (zh) * 2013-12-31 2015-07-01 中芯国际集成电路制造(上海)有限公司 快闪存储器的形成方法
CN107516635A (zh) * 2016-06-15 2017-12-26 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其形成方法
CN107706095A (zh) * 2016-06-20 2018-02-16 中芯国际集成电路制造(北京)有限公司 自对准双重构图方法、半导体器件及其制作方法、电子装置
CN107578997A (zh) * 2017-08-30 2018-01-12 上海华力微电子有限公司 一种减小栅极多晶硅头对头关键尺寸的方法
CN110098109A (zh) * 2019-05-14 2019-08-06 上海集成电路研发中心有限公司 金属栅极及其制造方法

Also Published As

Publication number Publication date
WO2021135179A1 (zh) 2021-07-08
CN111146082A (zh) 2020-05-12
US20230005751A1 (en) 2023-01-05

Similar Documents

Publication Publication Date Title
US9831117B2 (en) Self-aligned double spacer patterning process
US9911646B2 (en) Self-aligned double spacer patterning process
KR101087835B1 (ko) 반도체 소자의 미세 패턴 형성방법
US10049878B2 (en) Self-aligned patterning process
US7842601B2 (en) Method of forming small pitch pattern using double spacers
US9472414B2 (en) Self-aligned multiple spacer patterning process
US7919414B2 (en) Method for forming fine patterns in semiconductor device
US8309462B1 (en) Double spacer quadruple patterning with self-connected hook-up
KR20170042056A (ko) 반도체 소자의 패턴 형성 방법
KR101105431B1 (ko) 미세 패턴 제조 방법
KR101867503B1 (ko) 반도체 소자의 미세 패턴 형성 방법
CN109755107B (zh) 自对准双重图案方法
CN111146082B (zh) 头对头图形的制备方法
US8304174B2 (en) Method for fabricating semiconductor device
TWI443758B (zh) 形成閘極導體結構的方法
KR20070113604A (ko) 반도체 소자의 미세패턴 형성방법
KR100940275B1 (ko) 반도체 소자의 게이트 패턴 형성방법
US12002682B2 (en) Tip-to-tip graphic preparation method
CN111640668B (zh) 半导体器件及其形成方法
KR20090000882A (ko) 반도체소자의 미세 패턴 형성방법
KR101161797B1 (ko) 반도체 소자의 미세패턴 형성방법
KR100912958B1 (ko) 반도체 소자의 미세 패턴 제조 방법
KR20110001718A (ko) 반도체 소자의 형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant