KR101105431B1 - 미세 패턴 제조 방법 - Google Patents

미세 패턴 제조 방법 Download PDF

Info

Publication number
KR101105431B1
KR101105431B1 KR1020100028175A KR20100028175A KR101105431B1 KR 101105431 B1 KR101105431 B1 KR 101105431B1 KR 1020100028175 A KR1020100028175 A KR 1020100028175A KR 20100028175 A KR20100028175 A KR 20100028175A KR 101105431 B1 KR101105431 B1 KR 101105431B1
Authority
KR
South Korea
Prior art keywords
pattern
layer
region
film
forming
Prior art date
Application number
KR1020100028175A
Other languages
English (en)
Other versions
KR20110108780A (ko
Inventor
박사로한
이은하
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020100028175A priority Critical patent/KR101105431B1/ko
Priority to US12/833,833 priority patent/US8574819B2/en
Priority to TW099125552A priority patent/TWI508131B/zh
Priority to CN201010508383.5A priority patent/CN102208330B/zh
Publication of KR20110108780A publication Critical patent/KR20110108780A/ko
Application granted granted Critical
Publication of KR101105431B1 publication Critical patent/KR101105431B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass

Abstract

본 발명은 SPT 공정시 양산성 및 공정마진을 개선할 수 있는 미세 패턴 제조 방법을 제공하기 위한 것으로, 본 발명은 제1 및 제2영역이 구비된 피식각층 상부에 하드마스크층을 형성하는 단계; 상기 제1영역의 하드마스크층 상에 희생층 패턴을 형성하는 단계; 상기 희생층 패턴의 측벽에 스페이서 패턴을 형성하는 단계; 상기 희생층 패턴을 제거하는 단계; 상기 스페이서 패턴을 식각장벽으로 상기 제1영역의 하드마스크층을 선택적으로 식각하는 단계; 상기 스페이서 패턴을 제거하는 단계; 상기 제1 및 제2영역의 하드마스크층 상에 컷 마스크 패턴을 형성하는 단계; 상기 컷 마스크 패턴을 식각장벽으로 상기 제1및 제2영역의 하드마스크층을 식각하는 단계; 상기 컷 마스크 패턴을 제거하는 단계; 및 상기 제1 및 제2영역 하드마스크층을 식각장벽으로 상기 피식각층을 식각하여 상기 제1 및 제2영역에 각각 패턴을 형성하는 단계를 포함하여, SPT 공정시 마스크 공정을 개선하여 공정마진 및 양산성을 개선하는 효과, 포지티브 SPT 공정을 적용하여 CDU(Critical Dimension Uniformity)를 개선하는 효과, 정상 프로파일의 패턴을 확보하고, 미스 얼라인(Mis Align) 및 패턴 불량 문제등을 개선하는 효과, 추가의 하드마스크 형성없이 식각이 가능하고, 식각을 더욱 용이하게 하는 효과가 있다.

Description

미세 패턴 제조 방법{METHOD FOR FABRICATING FINE PATTERN}
본 발명은 반도체 제조 기술에 관한 것으로, 특히 반도체 소자의 미세 패턴 제조 방법에 관한 것이다.
소자의 고집적화에 따라 패턴의 선폭이 좁아지고 있으며, 특히 40nm이하에서는 노광장비의 해상도(Resolution)의 한계로 감광막만으로는 패터닝하기 어려운 문제점이 있다.
이를 해결하기 위해, DPT(Double Patterning Technology) 공정이 적용되고 있다. DPT 공정은 DE2T(Double Expose Etch Technology) 공정과 패턴 주기의 두 배의 주기를 갖는 패턴을 노광하고 식각한 후, 그 사이 사이에 똑같이 두 배 주기를 갖는 두번째 패턴을 노광하고 식각하는 공정과 스페이서를 이용한 SPT(Spacer Patterning Technology) 공정이 있다.
DE2T공정의 경우, 두 번의 마스크를 사용하여 추가 공정수가 많아 공정이 복잡해지고, 첫번째 마스크와 두번째 마스크 간에 미스 얼라인(Missalign)이 발생하는 경우 패턴을 형성하기 어려운 문제점이 있다.
따라서, 최근에는 SPT 공정을 많이 적용하고 있다. SPT 공정은 패터닝을 위한 마스크 공정이 한번 뿐이므로, 마스크 간의 미스 얼라인을 방지할 수 있다.
그러나, SPT 공정을 이용하여 활성영역을 정의하는 소자분리막 패턴을 형성하기 위해서는 라인 패턴(Line Pattern)을 컷팅(Cutting)하기 위한 컷팅 마스크 공정과 주변영역을 패터닝하기 위한 마스크 공정이 추가되어야 하기 때문에, 부가적인 마스크 사용 및 그에 따른 식각 및 증착 공정이 필요시 되고 있다.
한편, 반도체 공정 중 가장 높은 원가를 차지하는 감광막 마스크의 비용 및 식각, 증착 등 추가적인 공정이 증가함에 따라 비용 및 양산성이 높아지는 문제가 발생한다.
따라서, SPT 공정을 단순화시켜 비용 및 양산성을 개선할 필요성이 있다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로, SPT 공정시 양산성 및 공정마진을 개선할 수 있는 미세 패턴 제조 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 미세 패턴 제조 방법은 제1 및 제2영역이 구비된 피식각층 상부에 하드마스크층을 형성하는 단계; 상기 제1영역의 하드마스크층 상에 희생층 패턴을 형성하는 단계; 상기 희생층 패턴의 측벽에 스페이서 패턴을 형성하는 단계; 상기 희생층 패턴을 제거하는 단계; 상기 스페이서 패턴을 식각장벽으로 상기 제1영역의 하드마스크층을 선택적으로 식각하는 단계; 상기 스페이서 패턴을 제거하는 단계; 상기 제1 및 제2영역의 하드마스크층 상에 컷 마스크 패턴을 형성하는 단계; 상기 컷 마스크 패턴을 식각장벽으로 상기 제1및 제2영역의 하드마스크층을 식각하는 단계; 상기 컷 마스크 패턴을 제거하는 단계; 및 상기 제1 및 제2영역 하드마스크층을 식각장벽으로 상기 피식각층을 식각하여 상기 제1 및 제2영역에 각각 패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.
특히, 상기 제1영역의 하드마스크층을 선택적으로 식각하는 단계는, 상기 제2영역의 하드마스크층 상에 상기 제1영역의 하드마스크층을 오픈시키는 마스크 패턴을 형성하는 단계; 및 상기 스페이서 패턴 및 마스크 패턴을 식각장벽으로 상기 제1영역의 하드마스크층을 식각하는 단계를 포함하는 것을 특징으로 한다.
또한, 상기 마스크 패턴은, I-Line 노광원, KrF노광원 및 ArF노광원으로 이루어진 그룹 중에서 선택된 어느 하나의 노광원을 이용한 감광막 패턴인 것을 특징으로 한다.
또한, 상기 희생층 패턴을 형성하는 단계는, 상기 하드마스크막 상에 희생층을 형성하는 단계; 상기 희생층 상에 반사방지막을 형성하는 단계; 상기 제1영역의 반사방지막 상에 제1마스크 패턴을 형성하는 단계; 및 상기 제1마스크 패턴을 식각장벽으로 상기 희생층을 식각하여 희생층 패턴을 형성하는 단계를 포함하되, 상기 제1마스크 패턴은 액침노광(Immersion Lithography)을 이용하여 형성하고, 상기 하드마스크층은 폴리실리콘막 또는 실리콘산화질화막과 폴리실리콘막의 적층구조로 형성하며, 상기 희생층 패턴은 비정질카본 또는 SOC(Spin On Carbon)막으로 형성하것을 특징으로 한다.
또한, 상기 스페이서 패턴은 상기 희생층 패턴 및 하드마스크층에 대해 식각선택비를 갖는 물질로 형성하되, 상기 스페이서 패턴은 산화막 또는 질화막인 것을 특징으로 한다.
또한, 상기 희생층 패턴은 감광막 패턴으로 형성하고, 상기 스페이서 패턴은 저온산화막인 것을 특징으로 한다.
또한, 상기 스페이서 패턴을 형성하는 단계는, 상기 희생층 패턴을 포함하는 전체구조의 단차를 따라 스페이서용 절연막을 형성하는 단계; 및 상기 스페이서용 절연막을 식각하여 상기 희생층 패턴의 측벽에 잔류시키는 단계를 포함하되, 상기 스페이서용 절연막은, 원자층증착법(Atomic Layer Deposition)으로 형성하는 것을 특징으로 한다.
또한, 상기 컷 마스크 패턴은, 액침노광을 이용하여 패터닝된 감광막 패턴이고, 상기 컷 마스크 패턴은, 상기 제1영역과 제2영역에 각각 다른 패턴을 정의하되, 상기 제1영역은 홀 패턴을 오픈하고, 상기 제2영역은 라인 패턴을 정의하며, 상기 홀 패턴에 의해 상기 제1영역의 하드마스크층이 분리되어 제1영역에 활성영역을 정의하고, 상기 라인 패턴은 상기 제2영역의 활성영역을 정의하는 것을 특징으로 한다.
또한, 상기 컷 마스크 패턴을 형성하는 단계 전에, 상기 제1 및 제2영역의 하드마스크층 상에 평탄화막을 형성하는 단계를 더 포함하되, 상기 평탄화막은 SOC(Spin On Coating)막 또는 SOD(Spin On Dielectric)막이고, 상기 평탄화막은 적어도 상기 하드마스크층의 두께보다 두껍게 형성되는 것을 특징으로 한다. 또한, 상기 컷 마스크 패턴을 형성하는 단계 전에, 상기 평탄화막 상에 반사방지막을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 상기 피식각층은 산화막으로 형성하고, 상기 산화막은 TEOS를 포함하는 것을 특징으로 하며, 상기 제1영역은 셀영역이고, 상기 제2영역은 주변영역인 것을 특징으로 한다.
상술한 본 발명의 미세 패턴 제조 방법은 SPT 공정시 마스크 공정을 개선하여 공정마진 및 양산성을 개선하는 효과가 있다.
또한, 포지티브 SPT 공정을 적용하여 CDU(Critical Dimension Uniformity)를 개선하는 효과가 있다.
또한, 후속 공정까지 스페이서 패턴을 남기지 않고 하드마스크패턴을 형성한 후 제거함으로써 정상 프로파일의 패턴을 확보하고, 미스 얼라인(Mis Align) 및 패턴 불량 문제등을 개선하는 효과가 있다.
또한, 셀 오픈 마스크 패턴을 사용하여 셀영역의 폴리실리콘패턴 형성시 주변영역의 폴리실리콘을 보호함으로써 후속 식각공정에서 추가의 하드마스크 형성없이 식각이 가능하고, 동일한 식각특성으로 인해 식각을 더욱 용이하게 하는 효과가 있다.
도 1a 내지 도 1h는 본 발명의 제1실시예에 따른 미세 패턴 제조 방법을 설명하기 위한 공정 단면도 및 평면도,
도 2a 내지 도 2h는 본 발명의 제2실시예에 따른 미세 패턴 제조 방법을 설명하기 위한 공정 단면도 및 평면도.
SPT(Spacer Patterning Technology) 공정은 포지티브(Positive) SPT 공정과 네가티브(Negative) SPT 공정이 있다. 포지티브 SPT 공정은 스페이서 패턴을 그대로 패터닝을 위한 하드마스크로 사용하는 공정이며, 네가티브 SPT 공정은 스페이서 패턴 사이에 절연물질을 매립하고, 스페이서 패턴을 제거한 후 매립된 절연물질을 패터닝을 위한 하드마스크로 사용하는 공정이다.
네가티브 SPT 공정을 적용하면 마스크 공정을 줄일 수 있으나, 최종 라인 선폭 균일도(Line Critical Dimension Uniformity)가 낮아서 활성영역의 CDU(Critical Dimension Uniformity)가 저하된다. 따라서, 본 발명의 실시예는 CDU개선을 위해 포지티브 SPT 공정을 적용하기로 한다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시예를 첨부 도면을 참조하여 설명하기로 한다.
((실시예 1))
도 1a 내지 도 1h는 본 발명의 제1실시예에 따른 미세 패턴 제조 방법을 설명하기 위한 공정 단면도 및 평면도이다. 설명의 편의를 위해 단면도는 (a), 평면도는 (b)로 함께 표기하기로 한다.
도 1a에 도시된 바와 같이, 제1영역 및 제2영역이 구비된 피식각층(10) 상에 하드마스크층을 형성한다. 예컨대, 제1영역은 셀영역이고, 제2영역은 주변영역일 수 있으며, 이하 제1영역을 '셀영역', 제2영역을 '주변영역'으로 가정하여 설명하기로 한다. 주변영역은 셀영역에 인근하여 서브 워드라인(Sub Word Line)이나 센스 앰프(Sense Amplifier) 등이 배치되는 코아 영역(Core region)을 포함한다.
피식각층(10)은 도시되지 않았으나 하부의 기판을 식각하는 하드마스크 역할을 한다. 피식각층(10)은 산화막으로 형성할 수 있으며, 예컨대 TEOS산화막으로 형성할 수 있다.
하드마스크층은 피식각층(10)을 식각하기 위한 층이다. 하드마스크층은 폴리실리콘막(12)의 단층구조 또는 실리콘산화질화막(11) 및 폴리실리콘막(12)의 적층구조로 형성할 수 있다. 본 실시예에서는 실리콘산화질화막(11) 및 폴리실리콘막(12)의 적층구조가 형성된 예를 가정하여 설명하기로 한다.
이어서, 폴리실리콘막(12) 상에 희생막(13)을 형성한다. 희생막(13)은 후속 스페이서 패턴을 형성하기 위한 희생패턴으로 사용되며, 쉽게 제거할 수 있는 물질로 형성하되, 바람직하게는 비정질카본 또는 SOC(Spin On Coating)막으로 형성한다.
이어서, 희생막(13) 상에 실리콘산화질화막(14) 및 제1반사방지막(15)을 적층한다. 실리콘산화질화막(14)은 희생막(13)을 식각하기 위한 하드마스크로 사용되며, 제1반사방지막(15)과 함께 후속 감광막 패턴 형성시 반사방지 역할을 한다.
이어서, 셀영역의 제1반사방지막(15) 상에 제1감광막 패턴(16)을 형성한다. 특히, 제1감광막 패턴은 후속 SPT(Spacer Patterning Technology) 공정을 위한 스페이서 형성을 위해 필요한 희생막패턴을 정의하며, 따라서 패턴 간의 선폭이 넓어 노광마진을 확보할 수 있다. 제1감광막패턴(16)의 형성시 액침노광(Immersion Lithography)을 진행한다.
도 1b에 도시된 바와 같이, 제1감광막 패턴(16, 도 1a 참조)을 식각장벽으로 제1반사방지막(15, 도 1a 참조) 및 실리콘산화질화막(14, 도 1a 참조)을 식각한다.
이어서, 희생막(13)을 식각하여 희생막 패턴(13A)을 형성한다. 제1감광막 패턴(16, 도 1a 참조)이 셀영역에만 형성되었으므로, 희생막 패턴(13A) 역시 셀영역에만 형성되며, 희생막 패턴(13A) 상부의 실리콘산화질화막(14, 도 1a 참조), 제1반사방지막(15, 도 1a 참조) 및 제1감광막 패턴(16)은 희생막 패턴(13A)이 형성되는 시점에서 모두 제거되거나, 형성 후 건식식각을 통해 제거한다.
이어서, 희생막 패턴(13A)의 측벽에 스페이서 패턴(17)을 형성한다. 스페이서 패턴(17)을 형성하기 위해, 먼저, 희생막 패턴(13A)을 포함하는 전체구조의 단차를 따라 스페이서용 절연막을 형성한다. 스페이서용 절연막은 스페이서 패턴을 형성하기 위한 것으로, 하부 폴리실리콘막(12)에 대해 선택비를 갖는 물질로 형성하는 것이 바람직하다. 예컨대, 스페이서용 절연막은 산화막 또는 질화막을 포함할 수 있다. 또한, 스페이서용 절연막은 균일한 선폭의 패턴을 형성하기 위해 높은 피복성(Step coverage)을 갖도록 형성하는 것이 바람직하다. 스페이서용 절연막 형성시 높은 피복성을 위해 원자층증착법(Atomic Layer Deposition)을 적용할 수 있다.
이어서, 스페이서용 절연막을 식각하여 희생막 패턴(13A)의 측벽에 스페이서 패턴(17)을 잔류시킨다. 스페이서용 절연막의 식각은 에치백으로 진행할 수 있으며, 희생막 패턴(13A)의 상부 및 폴리실리콘막(12)의 표면이 오픈되는 타겟으로 식각을 진행한다.
(b)의 평면도에서 스페이서 패턴(17)이 희생막 패턴(13A)의 측벽에 잔류함에 따라 끝부분이 서로 연결된 형태로 형성된다.
도 1c에 도시된 바와 같이, 희생막 패턴(13A)을 제거한다. 희생막 패턴은 에치백(Etch Back)으로 진행한다. 또는, 산소 플라즈마를 이용하여 제거할 수 있다.
따라서, 셀 영역의 폴리실리콘막(12) 상부에는 일정간격으로 이격된 스페이서 패턴(17)이 형성된다.
이어서, 주변영역의 폴리실리콘막(12) 상에 셀영역을 오픈시키는 제2감광막 패턴(18)을 형성한다. 제2감광막 패턴(18)은 셀영역만 선택적으로 식각하기 위한 셀 오픈 마스크패턴이다. 제2감광막 패턴(18)은 주변영역이 보호되도록 형성하고, 이를 위해, 스페이서 패턴(17)을 포함하는 전체 구조 상에 감광막을 코팅(Coating)하고, 노광(Exposure) 및 현상(Development)으로 셀영역이 오픈되도록 패터닝하여 제2감광막 패턴(18)을 형성할 수 있다. 제2감광막 패턴(18)은 I-Line, KrF 및 ArF로 이루어진 그룹 중에서 선택된 어느 하나의 노광원을 이용한 감광막으로 형성할 수 있으며, 바람직하게는 I-Line 노광원을 이용한 감광막으로 형성한다.
(b)의 평면도는 제2감광막 패턴(18)이 스페이서 패턴(17)이 형성된 셀 영역 외에 주변영역에만 선택적으로 형성된 모습을 확인할 수 있다.
도 1d에 도시된 바와 같이, 스페이서 패턴(17, 도 1c 참조) 및 제2감광막 패턴(18)을 식각장벽으로 폴리실리콘막(12, 도 1c 참조)을 식각한다. 이때, 하부 실리콘산화질화막(11)은 식각되지 않고, 폴리실리콘막(12, 도 1c 참조)만 선택적으로 식각되도록 실리콘식각가스를 이용하여 식각하는 것이 바람직하다.
따라서, 셀영역 및 주변영역에 각각 폴리실리콘패턴(12A, 12B)이 형성된다. 셀영역의 폴리실리콘패턴(12A)은 소자 피치(Device Pitch)의 2배가 되도록 형성하는 것이 바람직하다. 주변영역의 폴리실리콘패턴(12B)은 제2감광막 패턴(18)에 의해 보호되어 식각되지 않고 잔류하는 폴리실리콘막(12, 도 1c 참조)을 가리킨다.
위와 같이, 셀영역의 폴리실리콘패턴(12A)을 형성하는 공정에서 셀 오픈 마스크인 제2감광막 패턴(18)에 의해 주변영역의 폴리실리콘패턴(12B)은 노출되지 않고 잔류함으로써, 후속 식각공정에서 셀영역의 폴리실리콘패턴(12A)과 주변영역의 폴리실리콘패턴(12B)을 동시에 각각 식각장벽으로 사용할 수 있다.
또한, 주변영역에 패턴을 형성하기 위한 막 증착 등의 추가공정을 진행하지 않으므로 공정마진을 확보할 수 있는 장점이 있다. 더욱이, 셀영역 및 주변영역의 폴리실리콘패턴(12A, 12B)은 동일물질이므로 동일한 식각특성을 나타내기 때문에 식각을 더 용이하게 하는 장점이 있다.
도 1e에 도시된 바와 같이, 스페이서 패턴(17, 도 1d 참조)을 제거한다. 스페이서 패턴(17, 도 1d 참조)은 건식 또는 습식식각으로 제거할 수 있으며, 제거공정은 하부 폴리실리콘패턴(12A, 12B) 및 실리콘산화질화막(11)이 손실되지 않는 조건으로 진행하는 것이 바람직하다.
이어서, 제2감광막 패턴(18, 도 1d 참조)을 제거한다. 제2감광막 패턴(18, 도 1d 참조)은 건식식각으로 제거할 수 있다. 건식식각은 예컨대 산소 스트립 공정으로 진행한다. 본 실시예에서는 스페이서 패턴(17, 도 1d 참조)을 제거한 후, 제2감광막 패턴(18, 도 1d 참조)을 제거하고 있으나, 또 다른 실시예로 제2감광막 패턴(18, 도 1d 참조)을 제거한 후 스페이서 패턴(17, 도 1d 참조)을 제거하는 것 역시 가능하다.
위와 같이, 최상층에 스페이서 패턴(17, 도 1d 참조)과 동일한 선폭 및 간격으로 식각된 셀영역의 폴리실리콘패턴(12A)과 제2감광막 패턴(18, 도 1d 참조)에 의해 식각되지 않은 주변영역의 폴리실리콘패턴(12B)만 잔류하며, 따라서 후속 소자분리막 형성시 셀영역과 주변영역은 동일한 폴리실리콘을 하드마스크로 사용함으로써 동일한 식각특성을 나타내기 때문에 식각을 더 용이하게 하는 장점이 있다.
특히, 좌우 비대칭인 스페이서 패턴(17, 도 1d 참조)을 후속 식각공정까지 잔류시키지 않고 미리 제거하기 때문에, 후속 식각공정시 정상 프로파일(Profile)의 패턴을 확보할 수 있으므로, 미스 얼라인(Mis Align) 및 패턴 불량 문제 등을 개선할 수 있는 장점이 있다.
도 1f에 도시된 바와 같이, 폴리실리콘패턴(12A, 12B)을 포함하는 전체구조 상에 평탄화막(19)을 형성할 수 있다. 평탄화막(19)은 패터닝이 진행되어 단차가 있는 셀영역의 단차를 극복하기 위해 형성하며, 평탄화 장점이 있는 물질로 형성하는 것이 바람직하다. 예컨대, 평탄화막(19)은 SOC(Spin On Carbon)막 또는 SOD(Spin On Dielectric)막으로 형성한다. 특히, 평탄화막(19)은 단차를 극복하기 위해 적어도 폴리실리콘패턴(12B)의 두께보다 두껍게 형성하는 것이 바람직하다.
이어서, 평탄화막(19) 상에 제2반사방지막(20)을 형성한다. 제2반사방지막(20)은 실리콘이 함유되어 하드마스크 기능을 하는 Si-ARC(Silicon - Anti Reflect Coating)막 또는 일반적인 반사방지막으로 형성할 수 있다.
또 다른 실시예로, 폴리실리콘패턴(12A, 12B) 상부에 평탄화막(19)을 형성하지 않고 바로 제2반사방지막(20)을 형성하여, 제2반사방지막(20)으로 평탄화막의 역할을 대체할 수 있다.
이어서, 제2반사방지막(20) 상에 제3감광막 패턴(21)을 형성한다. 제3감광막 패턴(21)은 셀영역의 폴리실리콘패턴(12A)을 컷(Cut)하여 폴리실리콘패턴(12A, 12B)이 활성영역을 정의하도록 하고, 주변영역 역시 활성영역을 정의하기 위해 패터닝된 컷(Cut) 마스크 패턴이다. 제3감광막 패턴(21)은 (b)의 평면도에 도시된 바와 같이, 셀영역에는 콘택홀 패턴을 오픈시키며, 주변영역에는 라인타입으로 패턴을 정의하도록 형성한다. 이때, 제3감광막 패턴(21)은 라인타입으로 식각된 셀영역의 폴리실리콘패턴(12A)을 활성영역이 정의되도록 나눠야 하기 때문에, 폴리실리콘패턴(12A) 상부와 콘택홀 패턴의 오픈영역이 오버랩되는 것이 바람직하다.
제3감광막패턴(21)의 형성시 액침노광(Immersion Lithography)을 진행한다.
도 1g에 도시된 바와 같이, 제3감광막 패턴(21, 도 1f 참조)을 식각장벽으로 제2반사방지막(20, 도 1f 참조) 및 평탄화막(19, 도 1f 참조)을 식각한다.
이어서, 셀영역 및 주변영역의 폴리실리콘패턴(12A, 12B, 도 1f 참조)을 식각하여 최종적인 폴리실리콘패턴(12C, 12D)을 형성한다.
(b)의 평면도와 같이, 셀영역의 최종적인 폴리실리콘패턴(12C)은 제3감광막 패턴(21, 도 1f 참조)에 의해 각각 분리되서 활성영역을 정의하며, 주변영역의 최종적인 폴리실리콘패턴(12D) 역시 소자분리막을 형성하기 위한 활성영역이 정의된다.
도 1h에 도시된 바와 같이, 최종적인 폴리실리콘패턴(12C, 12D, 도 1g 참조)을 식각장벽으로 실리콘산화질화막(11, 도 1g 참조) 및 피식각층(10, 도 1g 참조)을 식각하여 셀영역 및 주변영역에 각각 활성영역을 정의하는 패턴(10A, 10B)을 형성한다.
위와 같이, SPT공정을 진행함에 있어 3번의 감광막 패턴 중 액침노광에 의한 패터닝을 2번만 진행함으로써 공정마진 및 양산성을 개선하는 장점이 있다. 또한, 포지티브 SPT공정을 진행함으로써 네가티브 SPT 공정시 발생하는 CDU(Critical Dimension Uniformity)불량 문제도 동시에 개선가능하다.
((실시예 2))
도 2a 내지 도 2h는 본 발명의 제2실시예에 따른 미세 패턴 제조 방법을 설명하기 위한 공정 단면도 및 평면도이다. 설명의 편의를 위해 단면도는 (a), 평면도는 (b)로 함께 표기하기로 한다.
도 2a에 도시된 바와 같이, 제1영역 및 제2영역이 피식각층(30) 상에 하드마스크층을 형성한다. 예컨대, 제1영역은 셀영역이고, 제2영역은 주변영역일 수 있으며, 이하 제1영역을 '셀영역', 제2영역을 '주변영역'으로 가정하여 설명하기로 한다. 주변영역은 셀영역에 인근하여 서브 워드라인(Sub Word Line)이나 센스 앰프(Sense Amplifier) 등이 배치되는 코아 영역(Core region)을 포함한다.
피식각층(30)은 도시되지 않았으나 하부의 기판을 식각하는 하드마스크 역할을 한다. 피식각층(30)은 산화막으로 형성할 수 있으며, 예컨대 TEOS산화막으로 형성할 수 있다.
하드마스크층은 피식각층(30)을 식각하기 위한 층이다. 하드마스크층은 폴리실리콘막(32)의 단층구조 또는 실리콘산화질화막(31) 및 폴리실리콘막(32)의 적층구조로 형성할 수 있다. 본 실시예에서는 실리콘산화질화막(31) 및 폴리실리콘막(32)의 적층구조가 형성된 예를 가정하여 설명하기로 한다.
이어서, 폴리실리콘막(32) 상에 제1반사방지막(33)을 형성한다.
이어서, 셀영역의 제1반사방지막(33) 상에 제1감광막 패턴(34)을 형성한다. 특히, 제1감광막 패턴(34)은 후속 SPT(Spacer Patterning Technology) 공정을 위한 스페이서 형성을 위해 희생막패턴으로 사용하며, 이하 제1감광막 패턴(34)을 '희생막패턴(34)'이라고 한다. 희생막패턴(34)은 패턴 간의 선폭이 넓어 노광마진을 확보할 수 있다. 희생막패턴(34)의 형성시 액침노광(Immersion Lithography)을 진행한다.
도 2b에 도시된 바와 같이, 희생막패턴(34, 도 2a 참조)을 식각장벽으로 제1반사방지막(33, 도 2a 참조)을 식각하여 제1반사방지막패턴(33A)을 형성한다.
이어서, 제1반사방지막패턴(33A) 및 희생막패턴(34) 측벽에 스페이서 패턴(35)을 형성한다. 스페이서 패턴(35)을 형성하기 위해, 먼저, 희생막 패턴(34)을 포함하는 전체구조의 단차를 따라 스페이서용 절연막을 형성한다. 스페이서용 절연막은 스페이서 패턴을 형성하기 위한 것으로, 희생막 패턴(34)으로 사용되는 감광막의 변형을 방지하기 위해 적어도 감광막의 베이킹온도보다 낮은 온도로 증착되는 저온 산화막으로 형성하는 것이 바람직하다. 스페이서용 절연막 형성시 높은 피복성을 위해 원자층증착법(Atomic Layer Deposition)을 적용할 수 있다.
이어서, 스페이서용 절연막을 식각하여 희생막 패턴(34)의 측벽에 스페이서 패턴(35)을 잔류시킨다. 스페이서용 절연막의 식각은 에치백으로 진행할 수 있으며, 희생막 패턴(34)의 상부 및 폴리실리콘막(32)의 표면이 오픈되는 타겟으로 진행한다.
(b)의 평면도에서 스페이서 패턴(35)이 제1반사방지막패턴(33A) 및 희생막 패턴(34)의 측벽에 잔류함에 따라 끝부분이 서로 연결된 형태로 형성된다.
도 2c에 도시된 바와 같이, 희생막 패턴(34)을 제거한다. 희생막 패턴(34)은 에치백(Etch Back)으로 진행한다. 또는, 산소 플라즈마를 이용하여 제거할 수 있다. 희생막 패턴(34) 제거시 제1반사방지막패턴(33A)도 함께 제거된다.
따라서, 셀 영역의 폴리실리콘막(32) 상부에는 일정간격으로 이격된 스페이서 패턴(35)이 잔류한다.
이어서, 주변영역의 폴리실리콘막(32) 상에 셀영역을 오픈시키는 제2감광막 패턴(36)을 형성한다. 제2감광막 패턴(36)은 셀영역만 선택적으로 식각하기 위한 셀 오픈 마스크 패턴이다. 제2감광막 패턴(36)은 주변영역이 보호되도록 형성하고, 이를 위해, 스페이서 패턴(35)을 포함하는 전체 구조 상에 감광막을 코팅(Coating)하고, 노광(Exposure) 및 현상(Development)으로 셀영역이 오픈되도록 패터닝하여 제2감광막 패턴(36)을 형성할 수 있다. 제2감광막 패턴(36)은 I-Line, KrF 및 ArF로 이루어진 그룹 중에서 선택된 어느 하나의 노광원을 이용한 감광막으로 형성할 수 있으며, 바람직하게는 I-Line 노광원을 이용한 감광막으로 형성한다.
(b)의 평면도는 제2감광막 패턴(36)이 스페이서 패턴(35)이 형성된 셀 영역 외에 주변영역에만 선택적으로 형성된 모습을 확인할 수 있다.
도 2d에 도시된 바와 같이, 스페이서 패턴(35, 도 2c 참조) 및 제2감광막 패턴(36)을 식각장벽으로 폴리실리콘막(32, 도 2c 참조)을 식각한다. 이때, 하부 실리콘산화질화막(31)은 식각되지 않고, 폴리실리콘막(32, 도 2c 참조)만 선택적으로 식각되도록 실리콘식각가스를 이용하여 식각하는 것이 바람직하다.
따라서, 셀영역 및 주변영역에 각각 폴리실리콘패턴(32A, 32B)이 형성된다. 셀영역의 폴리실리콘패턴(32A)은 소자 피치(Device Pitch)의 2배가 되도록 형성하는 것이 바람직하다. 주변영역의 폴리실리콘패턴(32B)은 제2감광막 패턴(36)에 의해 보호되어 식각되지 않고 잔류하는 폴리실리콘막(32, 도 2c 참조)을 가리킨다.
위와 같이, 셀영역의 폴리실리콘패턴(32A)을 형성하는 공정에서 셀 오픈 마스크인 제2감광막 패턴(36, 도 2c 참조)에 의해 주변영역의 폴리실리콘패턴(32B)은 노출되지 않고 잔류함으로써, 후속 식각공정에서 셀영역의 폴리실리콘패턴(32A)과 주변영역의 폴리실리콘패턴(32B)을 동시에 각각 식각장벽으로 사용할 수 있다.
또한, 주변영역에 패턴을 형성하기 위한 막 증착 등의 추가공정을 진행하지 않으므로 공정마진을 확보할 수 있는 장점이 있다. 더욱이 셀영역 및 주변영역의 폴리실리콘패턴(32A, 32B)은 동일물질이므로 동일한 식각특성을 나타내기 때문에 식각을 더 용이하게 하는 장점이 있다.
도 2e에 도시된 바와 같이, 스페이서 패턴(35, 도 2d 참조)을 제거한다. 스페이서 패턴(35, 도 2d 참조)은 건식 또는 습식식각으로 제거할 수 있으며, 제거공정은 하부 폴리실리콘패턴(32A, 32B) 및 실리콘산화질화막(31)이 손실되지 않는 조건으로 진행하는 것이 바람직하다.
이어서, 제2감광막 패턴(36, 도 2d 참조)을 제거한다. 제2감광막 패턴(36, 도 2d 참조)은 건식식각으로 제거할 수 있다. 건식식각은 예컨대 산소 스트립 공정으로 진행한다. 본 실시예에서는 스페이서 패턴(35, 도 2d 참조)을 제거한 후, 제2감광막 패턴(36, 도 2d 참조)을 제거하고 있으나, 또 다른 실시예로 제2감광막 패턴(36, 도 2d 참조)을 제거한 후 스페이서 패턴(35, 도 2d 참조)을 제거하는 것 역시 가능하다.
위와 같이, 최상층에 스페이서 패턴(35, 도 2d 참조)과 동일한 선폭 및 간격으로 식각된 셀영역의 폴리실리콘패턴(32A)과 제2감광막 패턴(36, 도 2d 참조)에 의해 식각되지 않은 주변영역의 폴리실리콘패턴(32B)만 잔류하며, 따라서 후속 소자분리막 형성시 셀영역과 주변영역은 동일한 폴리실리콘을 하드마스크로 사용함으로써 동일한 식각특성을 나타내기 때문에 식각을 더 용이하게 하는 장점이 있다.
특히, 좌우 비대칭인 스페이서 패턴(35, 도 2d 참조)을 후속 식각공정까지 잔류시키지 않고 미리 제거하기 때문에, 후속 식각공정시 정상 프로파일(Profile)의 패턴을 확보할 수 있으므로, 미스 얼라인(Mis Align) 및 패턴 불량 문제 등을 개선할 수 있는 장점이 있다.
도 2f에 도시된 바와 같이, 폴리실리콘패턴(32A, 32B)을 포함하는 전체구조 상에 평탄화막(37)을 형성할 수 있다. 평탄화막(37)은 패터닝이 진행되어 단차가 있는 셀영역의 단차를 극복하기 위해 형성하며, 평탄화 장점이 있는 물질로 형성하는 것이 바람직하다. 예컨대, 평탄화막(37)은 SOC(Spin On Carbon)막 또는 SOD(Spin On Dielectric)막으로 형성한다. 특히, 평탄화막(37)은 단차를 극복하기 위해 적어도 폴리실리콘패턴(32B)의 두께보다 두껍게 형성하는 것이 바람직하다.
이어서, 평탄화막(37) 상에 제2반사방지막(38)을 형성한다. 제2반사방지막(38)은 실리콘이 함유되어 하드마스크 기능을 하는 Si-ARC(Silicon - Anti Reflect Coating)막 또는 일반적인 반사방지막으로 형성할 수 있다.
또 다른 실시예로, 폴리실리콘패턴(32A, 32B) 상에 평탄화막(37)을 형성하지 않고 제2반사방지막(38)을 바로 형성하여, 제2반사방지막(38)으로 평탄화막의 역할을 대체할 수 있다.
이어서, 제2반사방지막(38) 상에 제3감광막 패턴(39)을 형성한다. 제3감광막 패턴(39)은 셀영역의 폴리실리콘패턴(32A)을 컷(Cut)하여 폴리실리콘패턴(32A, 32B)이 활성영역을 정의하도록 하고, 주변영역 역시 활성영역을 정의하기 위해 패터닝된 컷 마스크 패턴이다. 제3감광막 패턴(39)은 (b)의 평면도에 도시된 바와 같이, 셀영역에는 콘택홀 패턴을 오픈시키며, 주변영역에는 라인타입으로 패턴을 정의하도록 형성한다. 이때, 제3감광막 패턴(39)은 라인타입으로 식각된 셀영역의 폴리실리콘패턴(32A)을 활성영역이 정의되도록 나눠야 하기 때문에, 폴리실리콘패턴(32A) 상부와 콘택홀 패턴의 오픈영역이 오버랩되는 것이 바람직하다.
제3감광막패턴(39)의 형성시 액침노광(Immersion Lithography)을 진행한다.
도 2g에 도시된 바와 같이, 제3감광막 패턴(39, 도 2f 참조)을 식각장벽으로 제2반사방지막(38, 도 2f 참조) 및 평탄화막(37, 도 2f 참조)을 식각한다.
이어서, 셀영역 및 주변영역의 폴리실리콘패턴(32A, 32B, 도 2f 참조)을 식각하여 최종적인 폴리실리콘패턴(32C, 32D)을 형성한다.
(b)의 평면도와 같이, 셀영역의 최종적인 폴리실리콘패턴(32C)은 제3감광막 패턴(39, 도 2f 참조)에 의해 각각 분리되서 활성영역을 정의하며, 주변영역의 최종적인 폴리실리콘패턴(32D) 역시 소자분리막을 형성하기 위한 활성영역이 정의된다.
도 2h에 도시된 바와 같이, 최종적인 폴리실리콘패턴(32C, 32D, 도 2g 참조)을 식각장벽으로 실리콘산화질화막(31, 도 2g 참조) 및 피식각층(30, 도 2g 참조)을 식각하여 셀영역 및 주변영역에 각각 활성영역을 정의하는 패턴(30A, 30B)을 형성한다.
위와 같이, SPT공정을 진행함에 있어 3번의 감광막 패턴 중 액침노광에 의한 패터닝을 2번만 진행함으로써 공정마진 및 양산성을 개선하는 장점이 있다. 또한, 포지티브 SPT공정을 진행함으로써 네가티브 SPT 공정시 발생하는 CDU(Critical Dimension Uniformity)불량 문제도 동시에 개선가능하다.
본 발명의 기술 사상은 상기 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
10 : 피식각층 11 : 실리콘산화질화막
12 : 폴리실리콘막 13 : 희생막
14 : 실리콘산화질화막 15 : 제1반사방지막
16 : 제1감광막패턴 17 : 스페이서 패턴
18 : 제2감광막패턴 19 : 평탄화막
20 : 제2반사방지막 21 : 제3감광막패턴

Claims (24)

  1. 제1 및 제2영역이 구비된 피식각층 상부에 하드마스크층을 형성하는 단계;
    상기 제1영역의 하드마스크층 상에 희생층 패턴을 형성하는 단계;
    상기 희생층 패턴의 측벽에 스페이서 패턴을 형성하는 단계;
    상기 희생층 패턴을 제거하는 단계;
    상기 스페이서 패턴을 식각장벽으로 상기 제1영역의 하드마스크층을 선택적으로 식각하는 단계;
    상기 스페이서 패턴을 제거하는 단계;
    상기 제1 및 제2영역의 하드마스크층 상에 컷 마스크 패턴을 형성하는 단계;
    상기 컷 마스크 패턴을 식각장벽으로 상기 제1및 제2영역의 하드마스크층을 식각하는 단계;
    상기 컷 마스크 패턴을 제거하는 단계; 및
    상기 제1 및 제2영역 하드마스크층을 식각장벽으로 상기 피식각층을 식각하여 상기 제1 및 제2영역에 각각 패턴을 형성하는 단계
    를 포함하는 미세 패턴 제조 방법.
  2. 제1항에 있어서,
    상기 제1영역의 하드마스크층을 선택적으로 식각하는 단계는,
    상기 하드마스크층 상에 상기 제2영역을 덮고, 상기 제1영역을 오픈하는 마스크 패턴을 형성하는 단계; 및
    상기 스페이서 패턴 및 상기 마스크 패턴을 식각장벽으로 상기 제1영역의 하드마스크층을 식각하는 단계를 포함하는 미세 패턴 제조 방법.
  3. 제2항에 있어서,
    상기 마스크 패턴은,
    I-Line 노광원, KrF노광원 및 ArF노광원으로 이루어진 그룹 중에서 선택된 어느 하나의 노광원을 이용한 감광막 패턴인 미세 패턴 제조 방법.
  4. 제1항에 있어서,
    상기 희생층 패턴을 형성하는 단계는,
    상기 하드마스크막 상에 희생층을 형성하는 단계;
    상기 희생층 상에 반사방지막을 형성하는 단계;
    상기 제1영역의 반사방지막 상에 제1마스크 패턴을 형성하는 단계; 및
    상기 제1마스크 패턴을 식각장벽으로 상기 희생층을 식각하여 희생층 패턴을 형성하는 단계
    를 포함하는 미세 패턴 제조 방법.
  5. 제4항에 있어서,
    상기 제1마스크 패턴은 액침노광(Immersion Lithography)을 이용하여 형성하는 미세 패턴 제조 방법.
  6. 제1항에 있어서,
    상기 하드마스크층은 폴리실리콘막 또는 실리콘산화질화막과 폴리실리콘막의 적층구조인 미세 패턴 제조 방법.
  7. 제1항에 있어서,
    상기 희생층 패턴은 비정질카본 또는 SOC(Spin On Carbon)막으로 형성하는 미세 패턴 제조 방법.
  8. 삭제
  9. 제1항에 있어서,
    상기 스페이서 패턴은 산화막 또는 질화막인 미세 패턴 제조 방법.
  10. 제1항에 있어서,
    상기 희생층 패턴은 감광막 패턴으로 형성하는 미세 패턴 제조 방법.
  11. 제1항에 있어서,
    상기 스페이서 패턴은 저온산화막인 미세 패턴 제조 방법.
  12. 제1항에 있어서,
    상기 스페이서 패턴을 형성하는 단계는,
    상기 희생층 패턴을 포함하는 전체구조의 단차를 따라 스페이서용 절연막을 형성하는 단계; 및
    상기 스페이서용 절연막을 식각하여 상기 희생층 패턴의 측벽에 잔류시키는 단계
    를 포함하는 미세 패턴 제조 방법.
  13. 제12항에 있어서,
    상기 스페이서용 절연막은,
    원자층증착법(Atomic Layer Deposition)으로 형성하는 미세 패턴 제조 방법.
  14. 제1항에 있어서,
    상기 컷 마스크 패턴은,
    액침노광을 이용하여 패터닝된 감광막 패턴인 미세 패턴 제조 방법.
  15. 삭제
  16. 제1항에 있어서,
    상기 컷 마스크 패턴은,
    상기 제1영역은 홀 패턴을 오픈하고, 상기 제2영역은 라인 패턴을 정의하는 미세 패턴 제조 방법.
  17. 제16항에 있어서,
    상기 홀 패턴에 의해 상기 제1영역의 하드마스크층이 분리되어 제1영역에 활성영역을 정의하는 미세 패턴 제조 방법.
  18. 제16항에 있어서,
    상기 라인 패턴은 상기 제2영역의 활성영역을 정의하는 미세 패턴 제조 방법.
  19. 제1항에 있어서,
    상기 컷 마스크 패턴을 형성하는 단계 전에,
    상기 제1 및 제2영역의 하드마스크층 상에 평탄화막을 형성하는 단계를 더 포함하는 미세 패턴 제조 방법.
  20. 제19항에 있어서,
    상기 평탄화막은 SOC(Spin On Coating)막 또는 SOD(Spin On Dielectric)막인 미세 패턴 제조 방법.
  21. 제19항에 있어서,
    상기 평탄화막은 적어도 상기 하드마스크층의 두께보다 두껍게 형성되는 미세 패턴 제조 방법.
  22. 제19항에 있어서,
    상기 평탄화막 상에 반사방지막을 형성하는 단계를 더 포함하는 미세 패턴 제조 방법.
  23. 제1항에 있어서,
    상기 피식각층은 산화막으로 형성하고, 상기 산화막은 TEOS(Tetra Ethyl Ortho Silicate)를 포함하는 미세 패턴 제조 방법.
  24. 제1항에 있어서,
    상기 제1영역은 셀영역이고, 상기 제2영역은 주변영역인 미세 패턴 제조 방법.
KR1020100028175A 2010-03-29 2010-03-29 미세 패턴 제조 방법 KR101105431B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020100028175A KR101105431B1 (ko) 2010-03-29 2010-03-29 미세 패턴 제조 방법
US12/833,833 US8574819B2 (en) 2010-03-29 2010-07-09 Method for forming fine pattern
TW099125552A TWI508131B (zh) 2010-03-29 2010-08-02 形成精細圖案之方法
CN201010508383.5A CN102208330B (zh) 2010-03-29 2010-10-15 形成精细图案的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100028175A KR101105431B1 (ko) 2010-03-29 2010-03-29 미세 패턴 제조 방법

Publications (2)

Publication Number Publication Date
KR20110108780A KR20110108780A (ko) 2011-10-06
KR101105431B1 true KR101105431B1 (ko) 2012-01-17

Family

ID=44656898

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100028175A KR101105431B1 (ko) 2010-03-29 2010-03-29 미세 패턴 제조 방법

Country Status (4)

Country Link
US (1) US8574819B2 (ko)
KR (1) KR101105431B1 (ko)
CN (1) CN102208330B (ko)
TW (1) TWI508131B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120120729A (ko) * 2011-04-25 2012-11-02 에스케이하이닉스 주식회사 반도체장치의 금속패턴 제조 방법
KR20130026119A (ko) * 2011-09-05 2013-03-13 에스케이하이닉스 주식회사 패드리스 구조를 갖는 반도체 장치 및 그 제조방법
US8728940B2 (en) * 2012-01-26 2014-05-20 Micron Technology, Inc. Memory arrays and methods of forming same
KR101948222B1 (ko) * 2012-06-15 2019-02-14 에스케이하이닉스 주식회사 홀 패터닝을 위한 마스크패턴 및 그를 이용한 반도체장치 제조 방법
CN103676493B (zh) * 2012-09-21 2017-05-03 中国科学院微电子研究所 降低线条粗糙度的混合光刻方法
US9263279B2 (en) 2013-04-17 2016-02-16 Qualcomm Incorporated Combining cut mask lithography and conventional lithography to achieve sub-threshold pattern features
CN106158745B (zh) * 2015-03-23 2019-03-08 华邦电子股份有限公司 同时制作晶胞区与周围区的半导体元件的方法
CN105405969B (zh) * 2015-10-29 2018-02-06 江苏时代全芯存储科技有限公司 相变化记忆体结构的制造方法
KR102491661B1 (ko) * 2016-01-12 2023-01-26 삼성전자주식회사 반도체 장치의 제조 방법
KR20200050138A (ko) * 2018-11-01 2020-05-11 에스케이하이닉스 주식회사 반도체 장치의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100752674B1 (ko) * 2006-10-17 2007-08-29 삼성전자주식회사 미세 피치의 하드마스크 패턴 형성 방법 및 이를 이용한반도체 소자의 미세 패턴 형성 방법
KR20090032940A (ko) * 2007-09-28 2009-04-01 주식회사 하이닉스반도체 반도체 소자의 미세패턴 형성방법
KR20090114251A (ko) * 2008-04-29 2009-11-03 주식회사 하이닉스반도체 스페이서 패터닝 기술을 이용한 미세 패턴 형성 방법
KR20100004705A (ko) * 2008-07-04 2010-01-13 주식회사 하이닉스반도체 반도체 장치 제조 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005183438A (ja) * 2003-12-16 2005-07-07 Matsushita Electric Ind Co Ltd パターン形成方法
KR100554514B1 (ko) * 2003-12-26 2006-03-03 삼성전자주식회사 반도체 장치에서 패턴 형성 방법 및 이를 이용한 게이트형성방법.
US7572572B2 (en) * 2005-09-01 2009-08-11 Micron Technology, Inc. Methods for forming arrays of small, closely spaced features
KR100882205B1 (ko) 2007-06-27 2009-02-06 삼성전자주식회사 글로벌 워드라인 디코더의 레이아웃 면적을 줄이는비휘발성 메모리 장치 및 그 동작 방법
KR20090044834A (ko) * 2007-11-01 2009-05-07 주식회사 하이닉스반도체 반도체 소자의 패턴 형성 방법
KR20100006012A (ko) 2008-07-08 2010-01-18 주식회사 하이닉스반도체 스페이서 패터닝 과정을 이용한 반도체 소자의 미세 패턴형성 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100752674B1 (ko) * 2006-10-17 2007-08-29 삼성전자주식회사 미세 피치의 하드마스크 패턴 형성 방법 및 이를 이용한반도체 소자의 미세 패턴 형성 방법
KR20090032940A (ko) * 2007-09-28 2009-04-01 주식회사 하이닉스반도체 반도체 소자의 미세패턴 형성방법
KR20090114251A (ko) * 2008-04-29 2009-11-03 주식회사 하이닉스반도체 스페이서 패터닝 기술을 이용한 미세 패턴 형성 방법
KR20100004705A (ko) * 2008-07-04 2010-01-13 주식회사 하이닉스반도체 반도체 장치 제조 방법

Also Published As

Publication number Publication date
TW201133548A (en) 2011-10-01
US8574819B2 (en) 2013-11-05
CN102208330A (zh) 2011-10-05
KR20110108780A (ko) 2011-10-06
TWI508131B (zh) 2015-11-11
CN102208330B (zh) 2015-07-15
US20110236836A1 (en) 2011-09-29

Similar Documents

Publication Publication Date Title
KR101105431B1 (ko) 미세 패턴 제조 방법
KR101087835B1 (ko) 반도체 소자의 미세 패턴 형성방법
KR101004691B1 (ko) 반도체 소자의 미세패턴 형성방법
US8835314B2 (en) Method for fabricating semiconductor memory device
KR100965775B1 (ko) 반도체 소자의 미세패턴 형성방법
KR20170042056A (ko) 반도체 소자의 패턴 형성 방법
US8728945B2 (en) Method for patterning sublithographic features
KR20110055912A (ko) 반도체 소자의 콘택홀 형성방법
US20120175745A1 (en) Methods for fabricating semiconductor devices and semiconductor devices using the same
US20120156883A1 (en) Method of forming patterns of semiconductor device
KR101867503B1 (ko) 반도체 소자의 미세 패턴 형성 방법
US9460933B1 (en) Patterning method
KR101653149B1 (ko) 반도체 장치의 콘택홀 형성 방법
KR20070113604A (ko) 반도체 소자의 미세패턴 형성방법
CN111146082B (zh) 头对头图形的制备方法
KR100654350B1 (ko) 실리사이드막을 구비하는 반도체 소자의 제조 방법 및이에 의해 제조된 반도체 소자
KR20100004705A (ko) 반도체 장치 제조 방법
TWI473205B (zh) 接觸窗開口的形成方法
KR20120120639A (ko) 반도체장치 제조 방법
US20070161189A1 (en) Method of fabricating the floating gate of flash memory device
CN115332061B (zh) 栅极结构的制作方法
KR20090000882A (ko) 반도체소자의 미세 패턴 형성방법
KR20100005602A (ko) 반도체 소자의 게이트 패턴 형성방법
KR100609130B1 (ko) Ｍｅｅｌ 소자의 제조 방법
KR20110109751A (ko) 반도체 장치 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141218

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151221

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161125

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171220

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181219

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191224

Year of fee payment: 9