CN102208330A - 形成精细图案的方法 - Google Patents

形成精细图案的方法 Download PDF

Info

Publication number
CN102208330A
CN102208330A CN2010105083835A CN201010508383A CN102208330A CN 102208330 A CN102208330 A CN 102208330A CN 2010105083835 A CN2010105083835 A CN 2010105083835A CN 201010508383 A CN201010508383 A CN 201010508383A CN 102208330 A CN102208330 A CN 102208330A
Authority
CN
China
Prior art keywords
layer
pattern
district
etching
hard mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010105083835A
Other languages
English (en)
Other versions
CN102208330B (zh
Inventor
朴昌汉
李银荷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN102208330A publication Critical patent/CN102208330A/zh
Application granted granted Critical
Publication of CN102208330B publication Critical patent/CN102208330B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass

Abstract

本发明提供一种方法，包括以下步骤：在遍布第一区和第二区地延伸的刻蚀目标层之上形成硬掩模层；在第一区的硬掩模层之上形成牺牲层图案；在牺牲层图案的侧壁上形成间隔件图案之后，去除牺牲层图案；利用间隔件图案作为刻蚀阻挡层，选择性地刻蚀第一区的硬掩模层，并保护第二区的硬掩模层免于被刻蚀；去除间隔件图案；在第一区和第二区的硬掩模层之上形成切割掩模图案；利用切割掩模图案作为刻蚀阻挡层，来刻蚀第一区和第二区的硬掩模层；去除切割掩模图案；以及利用第一区和第二区的硬掩模层作为刻蚀阻挡层并对刻蚀目标层进行刻蚀，以分别在第一区和第二区中形成图案。

Description

形成精细图案的方法
相关申请的交叉引用
本申请要求在2010年3月29日提交的韩国专利申请No.10-2010-0028175的优先权，其全部内容通过引用包含在本文中。
技术领域
本发明的示例性实施例涉及制造半导体器件的技术，更具体而言，涉及形成半导体器件的精细图案的方法。
背景技术
由于半导体装置集成度越来越高，图案的线宽变得越来越窄。然而，使用传统的光致抗蚀剂技术，由于曝光设备在分辨率上存在限制，因此难以形成使用40nm以下工艺的半导体器件的图案。
为解决此问题，可以使用双图案化技术(Double Patterning Technology，DPT)工艺和间隔件图案化技术(Spacer Patterning Technology，SPT)工艺。DPT工艺包括双曝光刻蚀技术(Double Exposure Etch Technology，DE2T)工艺和使具有目标图案周期两倍宽的周期的图案曝光并执行刻蚀工艺的工艺。
DE2T工艺因使用两个掩模而导致的额外工艺，可能变得相对复杂，且DE2T工艺带来这样的问题，即，当两个掩模之间出现对准不良时可能无法正确地形成图案。
因此，通常希望使用SPT工艺。因为SPT工艺只使用一次供形成图案用的工艺，所以可以缓解与掩模之间的对准不良有关的问题。
然而，在使用SPT工艺时，用于切割线状图案的工艺和用于将外围区图案化的工艺被用来形成限定有源区的隔离层图案，通常要使用额外的掩模来执行额外的掩模工艺和额外的刻蚀及沉积工艺。
额外的掩模通常会显著地增加成本，并降低半导体器件制造工艺中的生产率。
因此，提供一种用于简化SPT工艺的方法以便降低制造成本并提高生产率是有利的。
发明内容
本发明的实施例涉及用于形成精细图案的方法，所述方法可以提高间隔件图案化技术(SPT)工艺期间的批量生产率和工艺余量。
根据本发明的一个实施例，一种方法包括以下步骤：在遍布第一区和第二区地延伸的刻蚀目标层之上形成硬掩模层；在第一区的硬掩模层之上形成牺牲层图案；在牺牲层图案的侧壁上形成间隔件图案之后，去除牺牲层图案；利用间隔件图案作为刻蚀阻挡层，选择性地刻蚀第一区的硬掩模层，并保护第二区的硬掩模层免于被刻蚀；去除所述间隔件图案；在第一区和第二区的硬掩模层之上形成切割掩模图案；利用切割掩模图案作为刻蚀阻挡层，来刻蚀第一区和第二区的硬掩模层；去除切割掩模图案；以及通过利用第一区和第二区的硬掩模层作为刻蚀阻挡层并对刻蚀目标层进行刻蚀，分别在第一区和第二区中形成图案。
选择性地刻蚀第一区的硬掩模层的步骤可以包括以下步骤：在第二区的硬掩模层之上形成掩模图案，其中所述掩模图案使第一区暴露；以及使用间隔件图案和掩模图案来刻蚀第一区的硬掩模层。所述掩模图案可以是利用从I线(I-Line)光源、KrF光源和ArF光源中选取的任何一种光源进行曝光而形成的光致抗蚀剂层图案。
形成硬掩模层和牺牲层图案的步骤可以包括以下步骤：在硬掩模层之上形成牺牲层；在牺牲层之上形成抗反射层；在第一区的抗反射层之上形成第一掩模图案；以及使用第一掩模图案作为刻蚀阻挡层并刻蚀牺牲层，来形成牺牲层图案。可以通过浸入式光刻工艺来形成第一掩模图案。硬掩模层是多晶硅层或具有层叠的氧氮化硅层和多晶硅层的叠层。牺牲层图案可以由非晶碳层或旋涂碳(SOC)层形成。
间隔件图案可以具有关于所述牺牲层图案和所述硬掩模层的刻蚀选择性。间隔件图案可以是氧化物层或氮化物层。牺牲层图案可以是光致抗蚀剂层图案。间隔件图案可以是低温氧化物层。
形成间隔件图案的步骤可以包括以下步骤：在包括牺牲层图案的结构的轮廓之上形成用于形成间隔件的绝缘层；以及以使得用于形成间隔件的绝缘层保留在牺牲层图案的侧壁上的方式刻蚀用于形成间隔件的绝缘层。可以利用原子层沉积(ALD)工艺来形成用于形成间隔件的绝缘层。
切割掩模图案可以是通过执行基于浸入式光刻技术的图案化工艺而获得的光致抗蚀剂层图案。切割掩模图案可以分别在第一区和第二区中限定不同图案。切割掩模图案可以被用于刻蚀硬掩模层以便在第一区中形成孔图案，其中所述硬掩模层在第二区中限定线状的图案。线状图案可以限定第二区的有源区。
所述方法还可以包括以下步骤：在形成切割掩模图案之前，在第一区和第二区的硬掩模层之上形成平坦化层。所述平坦化层可以是旋转涂覆(SOC)层或旋涂电介质(SOD)层。平坦化层可以被形成为比所述硬掩模层厚。所述方法还可以包括如下步骤：在形成切割掩模图案之前，在平坦化层上形成抗反射层。
所述刻蚀目标层可以由氧化物层形成，并且所述氧化物层包括原硅酸四乙酯(TEOS)层。所述第一区可以是单元区，所述第二区可以是外围区。
附图说明
图1A、1C、1E、1G、1I、1K、1M和1O是描述根据本发明的第一实施例的用于形成精细图案的方法的剖面图。
图1B、1D、1F、1H、1J、1L、1N和1P是描述根据本发明的第一实施例的用于形成精细图案的方法的平面图。
图2A、2C、2E、2G、2I、2K、2M和2O是描述根据本发明的第二实施例的用于形成精细图案的方法的剖面图。
图2B、2D、2F、2H、2J、2L、2N和2P是描述根据本发明的第二实施例的用于形成精细图案的方法的平面图。
具体实施方式
下面将参照附图来更加详细地描述本发明的示例性实施例。然而，本发明可以用不同的方式来实施，并且不应该被理解为限于本文所提出的实施例。更确切而言，提供这些实施例使得本说明书对于本领域技术人员而言将是清楚且完整的，并且充分传达本发明的范围。在本说明书中，在本发明的各幅附图和各个实施例中，相同的附图标记表示相同的部分。
附图不一定按比例绘制，而且在一些实例中，为了清晰地图示实施例的特征，可能对比例进行了放大。当提及第一层在第二层“上”或在衬底“上”时，其不仅涉及第一层直接形成在第二层上或衬底上的情况，也涉及在第一层与第二层之间或者第一层与衬底之间存在第三层的情况。
间隔件图案化技术(SPT)工艺包括正SPT工艺和负SPT工艺。正SPT工艺使用间隔件图案作为供图案化工艺使用的硬掩模，而负SPT工艺用绝缘材料填充间隔件图案之间的间隙，并在去除间隔件图案之后使用填充间隔件图案之间的间隙的绝缘材料作为硬掩模。
利用负SPT工艺，可以避免使用间隔件图案作为硬掩模的掩模工艺，但由于最终的线条临界尺寸均匀性低，因而有源区的临界尺寸均匀性(CDU)可能会变差。因此，根据示例性实施例，采用正SPT工艺来改善CDU。
第一实施例
图1A、1C、1E、1G、1I、1K、1M和1O是分别沿图1B、1D、1F、1H、1J、1L、1N和1P中的半导体结构的A-A’线所截取的剖面图，并且图1A、1C、1E、1G、1I、1K、1M和1O示出了根据本发明的第一实施例的用于形成精细图案的方法。图1B、1D、1F、1H、1J、1L、1N和1P是描述根据本发明的第一实施例的用于形成精细图案的方法的平面图。〔前述指定的截取剖面图时所沿的线条和在附图中相应地绘制出所述线条看上去是优选的，特别是在图1K和1L中，其中，与示出单元区的掩模21中的圆形开口的图1L形成对照，图1K示出了被刻蚀成横跨单元区的掩模21的直线。〕
参见图1A和1B，在包括第一区和第二区的刻蚀目标层10上形成硬掩模层。第一区可以是单元区，第二区可以是外围区。下文中，根据一个例子，第一区是单元区，第二区是外围区。所述外围区包括核心区，在所述核心区中，可以将子字线或读出放大器设置为与所述单元区相邻。
虽然图中未示出，但刻蚀目标层10用作掩模，以用于刻蚀位于刻蚀目标层10下方的衬底。刻蚀目标层10可以由氧化物层形成。例如，刻蚀目标层10可以是原硅酸四乙酯(TEOS)层。
形成硬掩模层以用于刻蚀所述刻蚀目标层10。硬掩模层可以被形成为具有由多晶硅层12所构成的单一结构，或具有由氧氮化硅层11与多晶硅层12层叠成的层叠结构。在本发明的此实施例中，硬掩模层具有由氧氮化硅层11和多晶硅层12构成的层叠结构。
随后，在多晶硅层12之上形成牺牲层13。牺牲层13用作牺牲层图案，以用于在后续的工艺中形成间隔件图案。牺牲层13由可以容易地去除的材料形成。牺牲层13可以是非晶碳或旋涂碳(spin-on-carbon，SOC)层。
接着，将氧氮化硅层14与第一抗反射层15层叠。氧氮化硅层14可以被用作硬掩模，且当在后续的工艺中形成光致抗蚀剂层图案时，氧氮化硅层14与第一抗反射层15一起起到抗反射层的作用。
接着，在单元区的第一抗反射层15之上形成第一光致抗蚀剂层图案16。第一光致抗蚀剂层图案16限定出供后续的间隔件图案化技术(SPT)工艺形成间隔件时所需的牺牲层图案。因此，由于牺牲层图案之间的线宽宽，因此可以确保曝光余量。在形成第一光致抗蚀剂层图案16的过程中，可以执行浸入式光刻技术(immersion lithography)。
参见图1C和1D，利用第一光致抗蚀剂层图案16(如图1A和1B所示)作为刻蚀阻挡层，刻蚀第一抗反射层15(如图1A和1B所示)和氧氮化硅层14(如图1A和1B所示)。
随后，通过对牺牲层13进行刻蚀来形成牺牲层图案13A。由于第一光致抗蚀剂层图案16形成在单元区中，因此牺牲层图案13A也形成于单元区中。位于牺牲层图案13A之上的氧氮化硅层14(如图1A和1B所示)、第一抗反射层15(如图1A和1B所示)和第一光致抗蚀剂层图案16可以在牺牲层图案13A形成的同时被全部去除，或者可以在牺牲层图案13A形成之后经由干法刻蚀工艺而被去除。
接着，在牺牲层图案13A的侧壁上形成间隔件图案17。为了形成间隔件图案17，首先，在包括牺牲层图案13A的衬底结构的轮廓上形成用于形成间隔件的绝缘层。用于形成间隔件的绝缘层是用于形成间隔件图案17的层，并且用于形成间隔件的绝缘层可以由关于牺牲层图案13A和处在衬底结构下部的多晶硅层12具有刻蚀选择性的材料形成。例如，用于形成间隔件的绝缘层可以包含氧化物层和氮化物层。用于形成间隔件的绝缘层也可以被形成为具有高的台阶覆盖率(step coverage)，以便形成具有均匀线宽的图案。为了高的台阶覆盖率，可以利用原子层沉积(ALD)工艺来形成用于形成间隔件的绝缘层。
随后，通过对用于形成间隔件的绝缘层进行刻蚀，间隔件图案17保留在牺牲层图案13A的侧壁上。用于形成间隔件的绝缘层可以经由回蚀工艺而被刻蚀，且被刻蚀为使得牺牲层图案13A的上部和多晶硅层12的表面开放。
参见图1D所示的衬底结构的平面图，由于间隔件图案17保留在牺牲层图案13A的侧壁上，因此间隔件图案17的端部彼此相连接。
参见图1E和1F，去除牺牲层图案13A。利用回蚀工艺将牺牲层图案13A去除。也可以通过使用其他任何合理的合适方法，包括使用氧等离子体，来将牺牲层图案13A去除。
结果，在单元区的多晶硅层12的上部形成彼此被分隔开预定间距的间隔件图案17。
随后，在外围区的多晶硅层12之上形成使单元区开放的第二光致抗蚀剂层图案18。第二光致抗蚀剂层图案18是用于选择地刻蚀单元区的单元开放掩模图案。形成第二光致抗蚀剂层图案18以保护外围区。为此目的，通过用光致抗蚀剂层涂覆包括间隔件图案17的衬底结构，然后利用曝光和显影工艺将光致抗蚀剂层图案化以使单元区开放，来形成第二光致抗蚀剂层图案18。第二光致抗蚀剂层图案18可以由光致抗蚀剂层形成，并且通过使用光源曝光来形成，所述光源是从I线光源、KrF光源和ArF光源中选取的任一种光源。根据一个例子，可以利用I线作为光源来形成所述光致抗蚀剂层。
参见图1F，在形成有间隔件图案17的单元区外侧的外围区中选择性地形成第二光致抗蚀剂层图案18。
参见图1G和1H，使用间隔件图案17(如图1E和1F所示)和第二光致抗蚀剂层图案18作为刻蚀阻挡层，刻蚀多晶硅层12(如图1E和1F所示)。在此，可以使用硅刻蚀剂气体，以使位于衬底结构下部中的氧氮化硅层11不会被刻蚀、且位于除间隔件图案17和第二光致抗蚀剂层图案18所遮盖的区域之外的区域中的多晶硅层12(如图1E和1F所示)被选择性地刻蚀的方式来执行所述刻蚀工艺。
结果，分别在单元区和外围区中形成多晶硅层图案12A和12B。位于单元区中的多晶硅层图案12A可以被形成为器件间距的两倍。位于外围区中的多晶硅层图案12B是多晶硅层12(如图1E和1F所示)的受到第二光致抗蚀剂层图案18保护以免于被刻蚀并保留在外围区中的一部分。
如上所述，在用于在单元区中形成多晶硅层图案12A的工艺中，由于外围区中的多晶硅层图案12B因用作单元开放掩模的第二光致抗蚀剂层图案18的存在而并未被曝光而是保留下来，故单元区中的多晶硅层图案12A和外围区中的多晶硅层图案12B两者可以在后续的刻蚀工艺中被用作刻蚀阻挡层。
此外，由于不用执行额外的工艺来用于形成外围区中的图案，例如不用执行层沉积，因此可以确保工艺余量。另外，由于单元区中的多晶硅层图案12A和外围区中的多晶硅层图案12B基本上由相同的材料形成，所以它们具有相同的刻蚀特性，这有助于刻蚀工艺。
参见图1I和1J，去除间隔件图案17(如图1G和1H所示)。可以利用干法刻蚀工艺、湿法刻蚀工艺或其它任何合理的合适刻蚀工艺来去除间隔件图案17(如图1G和1H所示)。用于去除间隔件图案17(如图1G和1H所示)的工艺可以以使多晶硅层图案12A和12B以及位于下部中的氧氮化硅层11不会受到损伤的方式来执行。
随后，去除第二光致抗蚀剂层图案18(如图1G和1H所示)。可以利用干法刻蚀工艺来去除第二光致抗蚀剂层图案18(如图1G和1H所示)。干法刻蚀工艺可以是氧剥离工艺。根据本发明的一个示例性实施例，在去除间隔件图案17(如图1G和1H所示)之后去除第二光致抗蚀剂层图案18(如图1G和1H所示)。然而，根据另一个示例性实施例，可以在去除第二光致抗蚀剂层图案18(如图1G和1H所示)之后去除间隔件图案17(如图1G和1H所示)。
如上所述，位于单元区中并被刻蚀为具有与间隔件图案17(如图1G和1H所示)相同的线宽和间距的多晶硅层图案12A以及位于外围区中并受第二光致抗蚀剂层图案18(如图1G和1H所示)保护以免于被刻蚀的多晶硅层图案12B保留在最上层。因此，单元区和外围区使用相同的多晶硅作为硬掩模(即12A和12B)，并且在用于形成隔离层的后续工艺期间具有基本上相同的刻蚀特性，而基本上相同的刻蚀特性将有助于刻蚀工艺。
特别地，因为处在先前被牺牲层图案所占据的空间的右侧和左侧处的不对称的间隔件图案17(图1G和1H所示的)在后续的刻蚀工艺之前已预先被去除，所以在后续的刻蚀工艺中可以确保具有正常轮廓的图案。因此，可以缓解与对准不良和图案失效有关的问题。
参见图1K和1L，在包括多晶硅层图案12A和12B的衬底结构之上形成平坦化层19。形成平坦化层19以使包括因图案化所导致的台阶高度的单元区的轮廓平坦化。平坦化层19可以由用于平坦化的任何合理的适合材料来形成。例如，平坦化层19可由旋转涂覆(SOC)层或旋涂电介质(SOD)层形成。特别地，平坦化层19可以被形成为比多晶硅层图案12B厚，以便可以充分地使所述轮廓平坦化。
随后，在平坦化层19之上形成第二抗反射层20。第二抗反射层20可以是硅抗反射涂覆层(Si-ARC)，所述硅抗反射涂覆层包括硅并且起硬掩模或抗反射层的作用。
根据另一个实施例，可以直接在多晶硅层图案12A和12B之上形成第二抗反射层20，而不需要形成平坦化层19，使得第二抗反射层20起平坦化层的作用。
随后，在第二抗反射层20之上形成第三光致抗蚀剂层图案21。第三光致抗蚀剂层图案21是切割掩模图案，所述第三光致抗蚀剂层图案21以使得多晶硅层图案12A和12B在单元区和外围区中限定有源区的方式切割单元区中的多晶硅层图案12A。如图1L的平面图所示，第三光致抗蚀剂层图案21被形成为在单元区中开放出接触孔图案，并在外围区中限定线状的图案。在此，由于第三光致抗蚀剂层图案21在位于单元区处的多晶硅层图案12A中形成接触孔，其中第三光致抗蚀剂层图案被形成为线状并且限定有源区，因此单元区中的多晶硅层图案12A的上部与接触孔图案的开放区域可以重叠。
在形成第三光致抗蚀剂层图案21的过程中，可以执行浸入式光刻工艺。
参见图1M和1N，利用第三光致抗蚀剂层图案21(如图1K和1L所示)作为刻蚀阻挡层，刻蚀第二抗反射层20(如图1K和1L所示)和平坦化层19(如图1K和1L所示)。
随后，通过刻蚀位于单元区中的多晶硅层图案12A(如图1K和1L所示)和位于外围区中的多晶硅层图案12B(如图1K和1L所示)，形成最终的多晶硅图案12C和12D。
如图1N的平面图所示，位于单元区中的最终的多晶硅图案12C由第三光致抗蚀剂层图案21(图1K和1L所示的)划分，以限定有源区，且位于外围区中的最终的多晶硅图案12D也限定有源区用于形成隔离层。
参见图1O和1P，利用最终的多晶硅图案12C和12D(如图1M和1N所示)作为刻蚀阻挡层，来对氧氮化硅层11(如图1M和1N所示)和刻蚀目标层10(如图1M和1N所示)进行刻蚀，以便形成限定单元区和外围区中的有源区的图案10A和10B。
当执行上述的SPT工艺时，由于利用浸入式光刻来执行图案化只使用到形成光致抗蚀剂层的三个工艺中的两个工艺，因此可以提高工艺余量和批量生产率。此外，利用正SPT工艺，可以同时缓解与因负SPT工艺导致的临界尺寸均匀性(CDU)失效有关的问题。
第二实施例
图2A、2C、2E、2G、2I、2K、2M和2O是分别沿着图2B、2D、2F、2H、2J、2L、2N和2P中所示的半导体结构的B-B’线所截取的剖面图，并且图2A、2C、2E、2G、2I、2K、2M和2O示出了根据本发明的第二实施例的用于形成精细图案的方法。图2B、2D、2F、2H、2J、2L、2N和2P是描述根据本发明的第二实施例的用于形成精细图案的方法的平面图。〔前述指定出截取剖面图时所沿的线条和在附图中相应地绘制出所述线条看上去是优选的，特别是在图2K和2L中，其中，与图2L示出单元区处的掩模39中的圆形开口形成对照，图2K示出了被刻蚀成横跨单元区处的掩模39的直线。〕
参见图2A和2B，在包括第一区和第二区的刻蚀目标层30之上形成硬掩模层。第一区可以是单元区，第二区可以是外围区。下文中，根据一个例子，第一区是单元区，第二区是外围区。所述外围区包括核心区，在所述核心区中子字线或读出放大器可被配置为处在所述单元区的附近。
虽然图中未示出，但刻蚀目标层30用作掩模，以用于刻蚀位于刻蚀目标层30下方的衬底。刻蚀目标层30可以由氧化物层形成。例如，刻蚀目标层30可以是原硅酸四乙酯(TEOS)层。
硬掩模层被形成用于刻蚀刻蚀目标层30。硬掩模层可被形成为具有由多晶硅层32所构成的单一结构，或具有由氧氮化硅层31与多晶硅层32层叠成的层叠结构。在本发明的此实施例中，硬掩模层具有由氧氮化硅层31和多晶硅层32构成的层叠结构。
随后，在多晶硅层32之上形成第一抗反射层33。
随后，在单元区的第一抗反射层33之上形成第一光致抗蚀剂层图案34。第一光致抗蚀剂层图案34用作牺牲层图案，以用于形成供后续的间隔件图案化技术(SPT)工艺用的间隔件。下文中，第一光致抗蚀剂层图案34被称为牺牲层图案34。由于牺牲层图案34在图案之间具有宽的线宽，因此可以确保曝光余量。在形成牺牲层图案34的过程中，可以执行浸入式光刻技术。
参见图2C和2D，利用牺牲层图案34(如图2A和2B所示)作为刻蚀阻挡层来刻蚀第一抗反射层33以形成第一抗反射层图案33A(如图2A和2B所示)。
接着，在第一抗反射层图案33A和牺牲层图案34的侧壁上形成间隔件图案35。为了形成间隔件图案35，首先，在包括牺牲层图案34的衬底结构轮廓上形成用于形成间隔件的绝缘层。用于形成间隔件的绝缘层是用于形成间隔件图案35的层，且用于形成间隔件的绝缘层可以由在比光致抗蚀剂层的烘焙温度低的温度沉积而成的低温氧化物层所形成，以便可以保护作为牺牲层图案34的光致抗蚀剂层免于变形。为了高的台阶覆盖率，可以利用原子层沉积(ALD)工艺来形成用于形成间隔件的绝缘层。
随后，通过刻蚀用于形成间隔件的绝缘层，在牺牲层图案34的侧壁上保留间隔件图案35。可以利用回蚀工艺来刻蚀用于形成间隔件的绝缘层，以使得牺牲层图案34的上部和多晶硅层32的除了位于牺牲层图案34和第一抗反射层图案33A的侧壁上的牺牲层图案34之外的下表面开放。
参见图2D所示的平面图，由于间隔件图案35保留在第一抗反射层图案33A和牺牲层图案34的侧壁上，因此间隔件图案35的端部彼此相连接。
参见图2E和2F，去除牺牲层图案34。利用回蚀工艺来去除牺牲层图案34。也可以利用其它任何合理的合适方法，包括使用氧等离子体，来去除牺牲层图案34。当牺牲层图案34被去除时，第一抗反射层图案33A也可以被去除。
结果，根据一个例子，在单元区的多晶硅层32的上部形成彼此被分隔开预定的间距的间隔件图案35。
随后，在外围区的多晶硅层32之上形成使单元区开放的第二光致抗蚀剂层图案36。第二光致抗蚀剂层图案36是用于选择地刻蚀单元区的单元开放掩模图案。形成第二光致抗蚀剂层图案36以保护外围区。为此目的，通过用光致抗蚀剂层涂覆包括间隔件图案35的衬底结构，然后利用曝光和显影工艺将光致抗蚀剂层图案化以使单元区开放，来形成第二光致抗蚀剂层图案36。第二光致抗蚀剂层图案36可以由光致抗蚀剂层形成，并且通过使用光源曝光来形成，所述光源是从I线光源、KrF光源和ArF光源中选取的任一种光源。根据一个例子，可以利用I线作为光源来形成光致抗蚀剂层。
参见图2F，在形成有间隔件图案35的单元区外侧的外围区中选择性地形成第二光致抗蚀剂层图案36。
参见图2G和2H，使用第二光致抗蚀剂层图案36以及图2E和2F所示的间隔件图案35作为刻蚀阻挡层，来刻蚀图2E和2F所示的多晶硅层32。在此，可以使用硅刻蚀剂气体，以使位于衬底结构下部中的氧氮化硅层31不会被刻蚀、而多晶硅层32(如图2E和2F所示)被选择地刻蚀的方式来执行所述刻蚀工艺。
结果，在单元区和外围区中分别形成多晶硅层图案32A和32B。位于单元区中的多晶硅层图案32A可以被形成为器件间距的两倍。位于外围区中的多晶硅层图案32B是多晶硅层32(如图2E和2F所示)的受第二光致抗蚀剂层图案36保护以免于被刻蚀并保留在外围区中的一部分。
如上所述，在用于将多晶硅层图案32A形成在单元区中的工艺中，由于外围区中的多晶硅层图案32B因用作单元开放掩模的第二光致抗蚀剂层图案18的存在而并未被曝光而是被保留下来，因此单元区中的多晶硅层图案32A和外围区中的多晶硅层图案32B两者可以在后续的刻蚀工艺中被用作刻蚀阻挡层。
此外，由于不用执行额外的工艺来用于形成外围区中的图案，例如不用执行层沉积，因此可以确保工艺余量。另外，由于单元区中的多晶硅层图案32A和外围区中的多晶硅层图案32B基本上由相同的材料形成，所以它们具有相同的刻蚀特性，这有助于刻蚀工艺。
参见图2I和2J，去除间隔件图案35(如图2G和2H所示)。可以利用干法刻蚀工艺、湿法刻蚀工艺或其它任何合理的合适刻蚀工艺来去除间隔件图案35(如图2G和2H所示)。用于去除间隔件图案35(如图2G和2H所示)的工艺可以以使得多晶硅层图案32A和32B以及位于下部中的氧氮化硅层31不会受到损伤的方式来执行。
随后，去除第二光致抗蚀剂层图案36(如图2G和2H所示)。可以利用利用干法刻蚀工艺来去除第二光致抗蚀剂层图案36(如图2G和2H所示)。所述干法刻蚀工艺可以是氧剥离工艺。根据本发明的一个示例性实施例，在去除间隔件图案35(如图2G和2H所示)之后去除第二光致抗蚀剂层图案36(如图2G和2H所示)。然而，根据另一个示例性实施例，可以在去除第二光致抗蚀剂层图案36(如图2G和2H所示)之后去除间隔件图案35(如图2G和2H所示)。
如上所述，位于单元区中并被刻蚀为具有与间隔件图案35(如图2G和2H所示)相同的线宽和间距的多晶硅层图案32A以及位于外围区中并受第二光致抗蚀剂层图案36(如图2G和2H所示)保护以免于被刻蚀的多晶硅层图案32B保留在最上层。因此，单元区和外围区使用相同的多晶硅作为硬掩模(即32A和32B)，并且在用于形成隔离层的后续工艺期间具有基本上相同的刻蚀特性，而基本上相同的刻蚀特性将有助于刻蚀工艺。
特别地，因为处在先前被牺牲层图案所占据的空间的右侧和左侧处的不对称的间隔件图案35(如图2G和2H所示)在后续的刻蚀工艺之前已预先被去除，所以在后续的刻蚀工艺中可以确保具有正常轮廓的图案。因此，可以改善与对准不良和图案失效有关的问题。
参见图2K和2L，可以在包括多晶硅层图案32A和32B的衬底结构之上形成平坦化层37。形成平坦化层37以使包括因图案化所导致的台阶高度的单元区的轮廓平坦化。平坦化层37可以由用于平坦化的任何合理的合适材料形成。例如，平坦化层37可以由旋转涂覆(SOC)层或旋涂电介质(SOD)层形成。特别地，平坦化层37可以被形成为比多晶硅层图案32B厚，以便可以充分地使所述轮廓平坦化。
随后，在平坦化层37之上形成第二抗反射层38。第二抗反射层38可以是硅抗反射涂覆层(Si-ARC)，所述硅抗反射涂覆层包括硅并且起硬掩模或抗反射层的作用。
根据另一个实施例，可以直接在多晶硅层图案32A与32B之上形成第二抗反射层38，而不需要形成平坦化层37，如此使得第二抗反射层38起平坦化层的作用。
随后，在第二抗反射层38之上形成第三光致抗蚀剂层图案39。第三光致抗蚀剂层图案39是切割掩模图案，所述第三光致抗蚀剂层图案39以使多晶硅层图案32A和32B在单元区和外围区中限定有源区的方式来切割多晶硅层图案32A。如图2L的平面图所示，第三光致抗蚀剂层图案39被形成为在单元区中开放出接触孔图案，并在外围区中限定线状的图案。在此，由于第三光致抗蚀剂层图案39被刻蚀为在单元区处的多晶硅层图案32A中形成接触孔，其中多晶硅层图案32A被形成为线状并且限定有源区，所以位于单元区中的多晶硅层图案32A的上部与接触孔图案的开放区域可以重叠。
在形成第三光致抗蚀剂层图案39的过程中，可以执行浸入式光刻工艺。
参照图2M和2N，使用第三光致抗蚀剂层图案39(如图2K和2L所示)作为刻蚀阻挡层，来刻蚀第二抗反射层38(如图2K和2L所示)和平坦化层37(如图2K和2L所示)。
随后，通过刻蚀位于单元区中的多晶硅层图案32A(如图2K和2L所示)和位于外围区中的多晶硅层图案32B(如图2K和2L所示)，形成最终的多晶硅图案32C和32D。
如图2N的平面图所示，位于单元区中的最终的多晶硅图案32C被第三光致抗蚀剂层图案39(如图2K和2L所示)划分以限定有源区，且位于外围区中的最终的多晶硅图案32D也限定有源区用于形成隔离层。
参见图2O和2P，利用最终的多晶硅图案32C和32D(如图2M和2N所示)作为刻蚀阻挡层，来对氧氮化硅层31(如图2M和2N所示)和刻蚀目标层30(如图2M和2N所示)进行刻蚀，以便形成限定单元区和外围区中的有源区的图案30A和30B。
当执行上述的SPT工艺时，由于利用浸入式光刻来执行图案化只使用到形成光致抗蚀剂层的三个工艺中的两个工艺，因此可以提高工艺余量和批量生产率。此外，利用正SPT工艺，可以同时缓解与因负SPT工艺所导致的临界尺寸均匀性(CDU)失效有关的问题。
根据上述本发明的实施例的用于形成精细图案的方法可以在SPT工艺期间针对制造余量和批量生产率来改良掩模工艺。
此外，根据本发明的实施例的用于形成精细图案的方法可以利用正SPT工艺来改善临界尺寸均匀性。
此外，根据本发明的实施例的用于形成精细图案的方法可以通过在形成硬掩模图案后去除间隔件图案而不是将此间隔件图案保留到后续工艺被执行时才去除，来确保具有正常轮廓的图案并缓解与对准不良和图案变形有关的问题。
另外，根据本发明的实施例的用于形成精细图案的方法在单元区中形成多晶硅层时，用单元开放掩模图案保护外围区的多晶硅，以便执行刻蚀工艺而不需要在后续的工艺中形成额外的硬掩模图案，并且具有相同的刻蚀特性，有助于此刻蚀工艺。
虽然已经参照具体的实施例描述了本发明，但对于本领域技术人员而言清楚的是，在不脱离所附权利要求书所限定的本发明的精神和范围的前提下，可以做出各种变化和修改。

Claims (23)

1.一种方法，包括以下步骤：
在遍布第一区和第二区地延伸的刻蚀目标层之上形成硬掩模层；
在所述第一区的所述硬掩模层之上形成牺牲层图案；
在所述牺牲层图案的侧壁上形成间隔件图案之后，去除所述牺牲层图案；
使用所述间隔件图案作为刻蚀阻挡层来选择性地刻蚀所述第一区的所述硬掩模层，并保护所述第二区的所述硬掩模层免于被刻蚀；
去除所述间隔件图案；
在所述第一区和所述第二区的所述硬掩模层之上形成切割掩模图案；
使用所述切割掩模图案作为刻蚀阻挡层，来刻蚀所述第一区和所述第二区的所述硬掩模层；
去除所述切割掩模图案；以及
使用所述第一区和所述第二区的所述硬掩模层作为刻蚀阻挡层并对所述刻蚀目标层进行刻蚀，以分别在所述第一区和所述第二区中形成图案。
2.如权利要求1所述的方法，其中，选择性地刻蚀所述第一区的所述硬掩模层的步骤包括以下步骤：
在所述第二区的所述硬掩模层之上形成掩模图案，其中所述掩模图案暴露出所述第一区；以及
使用所述间隔件图案和所述掩模图案来刻蚀所述第一区的所述硬掩模层。
3.如权利要求2所述的方法，其中，所述掩模图案是使用从I线光源、KrF光源和ArF光源中选取的任一种光源进行曝光而形成的光致抗蚀剂层图案。
4.如权利要求1所述的方法，其中，形成所述硬掩模层和所述牺牲层图案的步骤包括以下步骤：
在所述硬掩模层之上形成牺牲层；
在所述牺牲层之上形成抗反射层；
在所述第一区的所述抗反射层之上形成第一掩模图案；以及
使用所述第一掩模图案作为刻蚀阻挡层来刻蚀所述牺牲层，以形成所述牺牲层图案。
5.如权利要求4所述的方法，其中，利用浸入式光刻工艺来形成所述第一掩模图案。
6.如权利要求1所述的方法，其中，所述硬掩模层是多晶硅层或具有层叠起来的氧氮化硅层和多晶硅层的叠层。
7.如权利要求1所述的方法，其中，所述牺牲层图案由非晶碳层或旋涂碳层形成。
8.如权利要求1所述的方法，其中，所述间隔件图案具有关于所述牺牲层图案和所述硬掩模层的刻蚀选择性。
9.如权利要求1所述的方法，其中，所述间隔件图案是氧化物层或氮化物层。
10.如权利要求1所述的方法，其中，所述牺牲层图案是光致抗蚀剂层图案。
11.如权利要求1所述的方法，其中，所述间隔件图案是低温氧化物层。
12.如权利要求1所述的方法，其中，形成间隔件图案的步骤包括以下步骤：
在包括所述牺牲层图案的结构的轮廓之上形成用于间隔件的绝缘层；以及
以在所述牺牲层图案的侧壁上保留所述用于间隔件的绝缘层的方式，对所述用于间隔件的绝缘层进行刻蚀。
13.如权利要求12所述的方法，其中，利用原子层沉积工艺来形成所述用于间隔件的绝缘层。
14.如权利要求1所述的方法，其中，所述切割掩模图案是通过执行基于浸入式光刻技术的图案化工艺而获得的光致抗蚀剂层图案。
15.如权利要求第1所述的方法，其中，所述切割掩模图案分别在所述第一区和所述第二区中限定不同的图案。
16.如权利要求1所述的方法，其中，使用所述切割掩模图案作为刻蚀阻挡层来刻蚀所述第一区和所述第二区的硬掩模层的步骤包括如下步骤：刻蚀所述硬掩模层以在所述第一区中形成孔图案，其中所述硬掩模层在所述第二区中限定线状图案。
17.如权利要求16所述的方法，其中，所述线状图案限定所述第二区的有源区。
18.如权利要求1所述的方法，还包括以下步骤：
在形成所述切割掩模图案之前，在所述第一区和所述第二区的硬掩模层之上形成平坦化层。
19.如权利要求18所述的方法，其中，所述平坦化层可以是旋转涂覆层或旋涂电介质层。
20.如权利要求18所述的方法，其中，所述平坦化层被形成为比所述硬掩模层厚。
21.如权利要求18所述的方法，还包括以下步骤：
在形成所述切割掩模图案之前，在所述平坦化层之上形成抗反射层。
22.如权利要求1所述的方法，其中，所述刻蚀目标层由氧化物层形成，并且所述氧化物层包括原硅酸四乙酯层。
23.如权利要求1所述的方法，其中，所述第一区是单元区，所述第二区是外围区。
CN201010508383.5A 2010-03-29 2010-10-15 形成精细图案的方法 Active CN102208330B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020100028175A KR101105431B1 (ko) 2010-03-29 2010-03-29 미세 패턴 제조 방법
KR10-2010-0028175 2010-03-29

Publications (2)

Publication Number Publication Date
CN102208330A true CN102208330A (zh) 2011-10-05
CN102208330B CN102208330B (zh) 2015-07-15

Family

ID=44656898

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010508383.5A Active CN102208330B (zh) 2010-03-29 2010-10-15 形成精细图案的方法

Country Status (4)

Country Link
US (1) US8574819B2 (zh)
KR (1) KR101105431B1 (zh)
CN (1) CN102208330B (zh)
TW (1) TWI508131B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103515199A (zh) * 2012-06-15 2014-01-15 爱思开海力士有限公司 用于孔图案化的掩模图案和制造半导体器件的方法
CN103676493A (zh) * 2012-09-21 2014-03-26 中国科学院微电子研究所 降低线条粗糙度的混合光刻方法
CN105405969A (zh) * 2015-10-29 2016-03-16 宁波时代全芯科技有限公司 相变化记忆体结构的制造方法
CN111146337A (zh) * 2018-11-01 2020-05-12 爱思开海力士有限公司 用于制造半导体器件的方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120120729A (ko) * 2011-04-25 2012-11-02 에스케이하이닉스 주식회사 반도체장치의 금속패턴 제조 방법
KR20130026119A (ko) * 2011-09-05 2013-03-13 에스케이하이닉스 주식회사 패드리스 구조를 갖는 반도체 장치 및 그 제조방법
US8728940B2 (en) * 2012-01-26 2014-05-20 Micron Technology, Inc. Memory arrays and methods of forming same
US9263279B2 (en) 2013-04-17 2016-02-16 Qualcomm Incorporated Combining cut mask lithography and conventional lithography to achieve sub-threshold pattern features
CN106158745B (zh) * 2015-03-23 2019-03-08 华邦电子股份有限公司 同时制作晶胞区与周围区的半导体元件的方法
KR102491661B1 (ko) * 2016-01-12 2023-01-26 삼성전자주식회사 반도체 장치의 제조 방법

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1629734A (zh) * 2003-12-16 2005-06-22 松下电器产业株式会社 图形形成方法
US20050142497A1 (en) * 2003-12-26 2005-06-30 Samsung Electronics Co., Ltd. Method of forming a pattern in a semiconductor device and method of forming a gate using the same
US20070048674A1 (en) * 2005-09-01 2007-03-01 Wells David H Methods for forming arrays of small, closely spaced features
KR100752674B1 (ko) * 2006-10-17 2007-08-29 삼성전자주식회사 미세 피치의 하드마스크 패턴 형성 방법 및 이를 이용한반도체 소자의 미세 패턴 형성 방법
CN101399226A (zh) * 2007-09-28 2009-04-01 海力士半导体有限公司 形成半导体器件的图案的方法
US20090117495A1 (en) * 2007-11-01 2009-05-07 Hynix Semiconductor Inc. Method for forming a pattern in a semiconductor device and method for manufacturing a flash memory device
US20090269924A1 (en) * 2008-04-29 2009-10-29 Hynix Semiconductor Inc. Method for Forming Fine Pattern by Spacer Patterning Technology
KR20100004705A (ko) * 2008-07-04 2010-01-13 주식회사 하이닉스반도체 반도체 장치 제조 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100882205B1 (ko) 2007-06-27 2009-02-06 삼성전자주식회사 글로벌 워드라인 디코더의 레이아웃 면적을 줄이는비휘발성 메모리 장치 및 그 동작 방법
KR20100006012A (ko) 2008-07-08 2010-01-18 주식회사 하이닉스반도체 스페이서 패터닝 과정을 이용한 반도체 소자의 미세 패턴형성 방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1629734A (zh) * 2003-12-16 2005-06-22 松下电器产业株式会社 图形形成方法
US20050142497A1 (en) * 2003-12-26 2005-06-30 Samsung Electronics Co., Ltd. Method of forming a pattern in a semiconductor device and method of forming a gate using the same
US20070048674A1 (en) * 2005-09-01 2007-03-01 Wells David H Methods for forming arrays of small, closely spaced features
KR100752674B1 (ko) * 2006-10-17 2007-08-29 삼성전자주식회사 미세 피치의 하드마스크 패턴 형성 방법 및 이를 이용한반도체 소자의 미세 패턴 형성 방법
CN101399226A (zh) * 2007-09-28 2009-04-01 海力士半导体有限公司 形成半导体器件的图案的方法
US20090117495A1 (en) * 2007-11-01 2009-05-07 Hynix Semiconductor Inc. Method for forming a pattern in a semiconductor device and method for manufacturing a flash memory device
US20090269924A1 (en) * 2008-04-29 2009-10-29 Hynix Semiconductor Inc. Method for Forming Fine Pattern by Spacer Patterning Technology
KR20100004705A (ko) * 2008-07-04 2010-01-13 주식회사 하이닉스반도체 반도체 장치 제조 방법

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103515199A (zh) * 2012-06-15 2014-01-15 爱思开海力士有限公司 用于孔图案化的掩模图案和制造半导体器件的方法
CN103515199B (zh) * 2012-06-15 2017-07-07 爱思开海力士有限公司 用于孔图案化的掩模图案和制造半导体器件的方法
CN103676493A (zh) * 2012-09-21 2014-03-26 中国科学院微电子研究所 降低线条粗糙度的混合光刻方法
CN105405969A (zh) * 2015-10-29 2016-03-16 宁波时代全芯科技有限公司 相变化记忆体结构的制造方法
CN105405969B (zh) * 2015-10-29 2018-02-06 江苏时代全芯存储科技有限公司 相变化记忆体结构的制造方法
CN111146337A (zh) * 2018-11-01 2020-05-12 爱思开海力士有限公司 用于制造半导体器件的方法
CN111146337B (zh) * 2018-11-01 2023-04-25 爱思开海力士有限公司 用于制造半导体器件的方法

Also Published As

Publication number Publication date
US8574819B2 (en) 2013-11-05
TW201133548A (en) 2011-10-01
TWI508131B (zh) 2015-11-11
KR20110108780A (ko) 2011-10-06
CN102208330B (zh) 2015-07-15
KR101105431B1 (ko) 2012-01-17
US20110236836A1 (en) 2011-09-29

Similar Documents

Publication Publication Date Title
CN102208330B (zh) 形成精细图案的方法
TWI471903B (zh) 使用間隙物罩幕以倍增頻率之方法
JP5492381B2 (ja) ダブルパターニング工程を用いる半導体素子の微細パターン形成方法
TWI356446B (en) Methods to reduce the critical dimension of semico
US8835314B2 (en) Method for fabricating semiconductor memory device
US8278223B2 (en) Method for forming hole pattern
KR20170042056A (ko) 반도체 소자의 패턴 형성 방법
US8153519B1 (en) Method for fabricating semiconductor device using spacer patterning
US8728945B2 (en) Method for patterning sublithographic features
US20090004862A1 (en) Method for forming fine patterns in semiconductor device
CN106887382A (zh) 形成集成电路的方法
US20120175745A1 (en) Methods for fabricating semiconductor devices and semiconductor devices using the same
US20140057442A1 (en) Semiconductor device with silicon-containing hard mask and method for fabricating the same
KR101881594B1 (ko) 측벽 이미지 트랜스퍼로부터 패턴을 제조하기 위한 향상된 방법
US20090068842A1 (en) Method for forming micropatterns in semiconductor device
CN110416067A (zh) 半导体装置的制造方法
US9263321B2 (en) Semiconductor device and manufacturing method thereof
KR100842763B1 (ko) 반도체 소자의 미세 패턴 형성 방법
CN109003937B (zh) 半导体存储器件的制作方法
CN108257910B (zh) 浅沟槽隔离沟槽的制作方法
KR20120004109A (ko) 반도체 장치의 콘택홀 형성 방법
JP2007096214A (ja) 半導体装置の製造方法
US20080113515A1 (en) Methods of Forming Semiconductor Devices
JP2012204453A (ja) 配線の形成方法
CN102254854B (zh) 双沟槽隔离结构的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant