CN109003937B - 半导体存储器件的制作方法 - Google Patents
半导体存储器件的制作方法 Download PDFInfo
- Publication number
- CN109003937B CN109003937B CN201710424142.4A CN201710424142A CN109003937B CN 109003937 B CN109003937 B CN 109003937B CN 201710424142 A CN201710424142 A CN 201710424142A CN 109003937 B CN109003937 B CN 109003937B
- Authority
- CN
- China
- Prior art keywords
- layer
- dielectric layer
- pattern
- memory device
- semiconductor memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 64
- 239000004065 semiconductor Substances 0.000 title claims abstract description 63
- 238000000034 method Methods 0.000 title claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 52
- 238000005530 etching Methods 0.000 claims abstract description 48
- 230000002093 peripheral effect Effects 0.000 claims abstract description 27
- 239000010410 layer Substances 0.000 claims description 407
- 229920002120 photoresistant polymer Polymers 0.000 claims description 31
- 239000011368 organic material Substances 0.000 claims description 28
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 19
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 16
- 239000006117 anti-reflective coating Substances 0.000 claims description 13
- 150000004767 nitrides Chemical class 0.000 claims description 8
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 7
- 229910052799 carbon Inorganic materials 0.000 claims description 7
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 9
- 239000000463 material Substances 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种半导体存储器件的制作方法，通过在介电层上形成第一图案，所述第一图案与第一通孔在所述基底厚度方向上的投影重合；在第二介质层上形成第二图案，第二图案暴露出外围电路区上的部分第二介质层，所述第二图案与第二通孔在所述基底厚度方向上的投影错开；然后，刻蚀第二介质层，保留第一图案侧壁和第二图案下方的第二介质层；接着，去除所述第一图案；最后，刻蚀介电层，直至暴露第一介质层，在介电层中形成用于定义位线位置的第一开口和第二开口，第一开口露出第一通孔，第二开口露出第二通孔。本发明通过调整刻蚀工艺的顺序，优化整个半导体存储器件的制作方法的流程，使得半导体存储器件的制作方法更加简化，降低生产成本。
Description
技术领域
本发明涉及半导体制造领域，特别涉及一种半导体存储器件的制作方法。
背景技术
随着半导体集成电路的特征尺寸的不断缩小，光刻技术所要求的线宽也越来越小，各半导体元件间的距离也日益缩短。目前，采用一种双图案化技术(Double PatterningTechnology，DPT)来制作半导体存储器件的有源区或位线等结构。但是在形成半导体存储器件的位线过程中，需要重复多次的光刻和刻蚀工艺，导致整个步骤繁琐、工艺流程复杂，使得半导体存储器件的生产成本高。
因此，有必要提供一种更简单的半导体存储器件的制作方法。
发明内容
本发明所要解决的技术问题是提供一种工艺流程更加简单、简化的半导体存储器件的制作方法，能够降低其生产成本。
为解决上述技术问题及相关问题，本发明提供的半导体存储器件的制作方法包括：
提供一基底，在所述基底中设置有存储区和外围电路区；
形成一第一介质层，所述第一介质层位于所述基底之上，在所述存储区之上的第一介质层中设置有第一通孔，在所述外围电路区之上的第一介质层中设置有第二通孔；
形成一介电层和一位于所述介电层上的第一图案，所述介电层位于所述第一介质层上，所述第一图案与第一通孔在所述基底厚度方向上的投影重合；
形成一第二介质层和一位于所述第二介质层上的第二图案，所述第二介质层覆盖所述第一图案和暴露出的所述介电层，所述第二图案暴露出所述外围电路区上的部分所述第二介质层，所述第二图案与第二通孔在所述基底厚度方向上的投影错开；
刻蚀所述第二介质层，保留所述第一图案侧壁的第二介质层和所述第二图案下方的第二介质层；
去除所述第一图案；
刻蚀所述介电层，直至暴露所述第一介质层，在所述介电层中形成用于定义位线位置的第一开口和第二开口，所述第一开口露出所述第一通孔，所述第二开口露出所述第二通孔。
可选的，在形成一介电层和一位于所述介电层上的第一图案，所述介电层位于所述第一介质层上，所述第一图案与第一通孔在所述基底厚度方向上的投影重合的步骤中包括：在所述第一介质层上依次形成所述介电层和第一掩模层；刻蚀所述第一掩模层，直至暴露所述介电层，形成所述第一图案。
可选的，在刻蚀所述第一掩模层，直至暴露所述介电层，形成所述第一图案的步骤中包括：在所述第一掩模层上涂覆第一光阻层，在所述第一光阻层中形成第一光阻图案，所述第一光阻图案与第一通孔在所述基底厚度方向上的投影重合；以所述第一光阻图案为掩模，刻蚀所述第一掩模层，直至暴露所述介电层，形成所述第一图案。
可选的，在所述的半导体存储器件的制作方法中，所述介电层包括自下至上依次形成在所述第一介质层上的氮化物层、低K介质层、第一氧化物层、氮化钛层和顶层氧化物层。
进一步的，在刻蚀所述第一掩模层，直至暴露所述介电层，形成所述第一图案的步骤中还包括去除部分所述顶层氧化物层，直至露出所述氮化钛层。
进一步的，在刻蚀所述介电层，直至暴露所述第一介质层，在所述介电层中形成用于定义位线位置的第一开口和第二开口，所述第一开口露出所述第一通孔，所述第二开口露出所述第二通孔的步骤中，包括依次刻蚀所述氮化钛层、第一氧化物层、低K介质层和氮化硅层，直至暴露出所述第一介质层。
可选的，在所述的半导体存储器件的制作方法中，所述第一掩模层包括自下至上依次形成在所述介电层之上的第一有机材料层、第一低温氧化物层和第一抗反射涂层。
可选的，所述第一有机材料层为第一无氮的碳层。
可选的，在形成一第二介质层和一位于所述第二介质层上的第二图案，所述第二介质层覆盖所述第一图案和暴露出的所述介电层，所述第二图案暴露出所述外围电路区上的部分所述第二介质层，所述第二图案与第二通孔在所述基底厚度方向上的投影错开的步骤中包括：在所述第二介质层上形成第二掩模层；刻蚀所述第二掩模层，直至暴露出所述第二介质层，形成所述第二图案。
可选的，在刻蚀所述第二掩模层，直至暴露出所述第二介质层，形成所述第二图案的步骤中包括：在所述第二掩模层上涂覆第二光阻层，在所述第二光阻层中形成第二光阻图案，所述第二光阻图案位于所述外围电路区上，且暴露出部分所述第二介质层，所述第二图案与第二通孔在所述基底厚度方向上的投影错开；以所述第二光阻图案为掩模，刻蚀所述第二掩模层，直至露出所述第二介质层，形成所述第二图案。
可选的，在所述的半导体存储器件的制作方法中，所述第二掩模层包括自下至上依次形成在所述第二介质层之上的第二有机材料层、第二低温氧化物层和第二抗反射涂层。
可选的，所述第二有机材料层为第二无氮的碳层。
进一步的，在去除所述第一图案的步骤中，还包括去除所述第二图案。
可选的，在所述的半导体存储器件的制作方法中，所述第二介质层为第二氧化物层。
进一步的，所述半导体存储器件的制作方法还包括：在所述第一开口和第二开口中填满金属，形成一金属层；对所述金属层进行化学机械平坦化工艺，形成一位线。
与现有技术相比，本发明具有以下有益效果：
本发明通过在介电层上形成第一图案，所述第一图案与第一通孔在所述基底厚度方向上的投影重合；在第二介质层上形成第二图案，所述第二图案暴露出所述外围电路区上的部分所述第二介质层，所述第二图案与第二通孔在所述基底厚度方向上的投影错开；然后，刻蚀所述第二介质层，保留所述第一图案侧壁的第二介质层和所述第二图案下方的第二介质层；接着，去除所述第一图案；最后，刻蚀所述介电层，直至暴露所述第一介质层，在所述介电层中形成用于定义位线位置的第一开口和第二开口，所述第一开口露出所述第一通孔，所述第二开口露出所述第二通孔。本发明的制作方法通过调整刻蚀工艺的顺序，可以优化整个半导体存储器件的制作方法的流程，使得半导体存储器件的制作方法更加简化，降低生产成本。
附图说明
图1至图15为一种半导体存储器件的制作方法中各步骤对应的结构示意图；
图16为本发明实施例中半导体存储器件的制作方法的流程图；
图17至图29为本发明实施例中半导体存储器件的制作方法中各步骤对应的结构示意图。
具体实施方式
请参阅图1至图15，示意出了一种半导体存储器件的制作方法中各步骤对应的结构示意图，所述半导体存储器件的制作方法如下：提供一基底10，所述基底10可以但不限于硅基底、硅锗半导体基底、碳化硅基底或硅覆绝缘基底等，在所述基底10中设置有存储区100和外围电路区101，如所述存储区100中设置有存储单元(栅极结构、源极结构和漏极结构等，图中示意图省略)，所述外围电路区101也设置有相应的结构(如隔离结构等，图中示意图省略)，如图1所示，在所述基底10中设置所述存储区100和外围电路区101的制作过程中是本领域技术人员所知晓的，在此不做赘述。
然后，在所述基底10之上形成一第一介质层11，在所述存储区100之上的第一介质层11中设置有第一通孔110，在所述外围电路区101之上的第一介质层11中设置有第二通孔111，如图1所示。所述第一通孔110和第二通孔111可以由具有良好的间隙填充性能的导电层形成，例如由掺杂的多晶硅层、钨金属层或钛金属层等形成。
接着，形成半导体存储器件的位线：
具体的，首先，在所述第一介质层11上形成一介电层12，所述介电层12包括但不限于在所述第一介质层11上自下至上依次沉积的氮化物层120、低K介质层121、第一氧化物层122(如正硅酸乙酯层)、氮化钛层123和顶层氧化物层124。所述介电层12用于后续位线与位线之间的隔离，如图2所示。
然后，在所述介电层12上形成一第一图案，所述第一图案与第一通孔110在所述基底10厚度方向上的投影重合。具体的，在所述介电层12上形成第一掩模层13，所述第一掩模层13包括但不限于在所述介电层12上自下至上依次沉积的第一有机材料层130、第一低温氧化物层131和第一抗反射涂层132，例如，所述第一有机材料层130可以为第一无氮的碳层(NFC)，如图3所示；接着，请参阅图4和图5，为在所述第一掩模层13中形成一第一图案对应的结构示意图。详细的，在所述第一掩模层13上沉积第一光阻层，形成第一光阻图案14，所述第一光阻图案14与第一通孔110在所述基底10厚度方向上的投影重合，接着，以所述第一光阻图案14刻蚀所述第一掩模层13，形成所述第一图案，所述第一图案包括保留下来的第一低温氧化层131′和第一有机材料层130′。具体的，在实际的刻蚀工艺中，本领域技术人员可以理解的，形成所述第一图案的具体步骤包括：首先，以所述第一光阻图案14为掩模，在所述第一抗反射涂层132上形成相应的开口；然后依次刻蚀所述第一低温氧化物层131和第一有机材料层130，在刻蚀所述第一有机材料层130的同时，所述光阻图案14和第一抗反射涂层132会被刻蚀去除掉，并且所述介电层12中的部分所述顶层氧化物层124也会被刻蚀掉，保留所述第一图案下方的顶层氧化物层124′，露出所述氮化钛层123，得到如图5所示的结构。
接着，在上述结构中形成一第二介质层15，所述第二介质层15覆盖所述第一图案以及露出的所述氮化钛层123，如图6所示，然后，刻蚀所述第二介质层15，保留所述第一图案侧壁的第二介质层，形成第一侧墙150，且去除保留下来的第一低温氧化层131′和第一有机材料层130′(即去除所述第一图案)，得到如图7所示的结构。
进一步的，在上述结构上再形成一第二图案，具体的，在上述结构上形成第二掩模层16，所述第二硬掩模层16包括但不限于第二有机材料层160、第二低温氧化物层161和第二抗反射涂层162，如图8所示。接着，在所述第二掩模层16上形成第二光阻层，得到第二光阻图案17，所述第二光阻图案17暴露出所述外围电路区101上的部分所述第二掩模层16，所述第二光阻图案17与第二通孔111在所述基底10厚度方向上的投影错开，如图9所示。接下来，以所述第二光阻图案17为掩模，刻蚀所述第二掩模层16，形成一第二图案，如图10所示的结构，同样的，在形成所述第二图案时，所述第二光阻图案17和所述第二抗反射涂层162也会被去除掉，得到的所述第二图案包括保留下来的第二低温氧化物层161′和第二有机材料层160′。
然后，以所述第一侧墙150为掩模，去除上述结构中保留下来的顶层氧化物层124′，得到如图11所示的结构；接着，以所述第一侧墙150和第二图案为掩模，刻蚀所述氮化钛层123，得到所述第一侧墙150和第二图案下方的氮化钛层123′，如图12所示；再依次去除保留下来的第二低温氧化物层161′和第二有机材料层160′(即去除所述第二图案)，分别得到如图13和图14所示的结构。
最后，再以保留下来的氮化钛层123′为掩模，依次刻蚀所述第一氧化物层122、低K介质层121和氮化物层120，直至露出所述第一介质层11，得到保留下来的所述第一氧化物层122′、低K介质层121′和氮化物层120′，最终形成图15所示的结构，即在所述介电层12中形成用于定义位线位置的第一开口A1和第二开口A2，所述第一开口A1露出所述第一通孔110，所述第二开口A2露出所述第二通孔111。
当然，上述制作方法中还包括去除所述第一侧墙150，以及后续金属的填充和对金属层进行化学机械平坦化等工艺，以最终形成所述半导体存储器件的位线。
上述半导体存储器件的制作方法过程繁琐，流程复杂，导致生产成本高。
因此，基于上述发现和研究，本发明提供一种半导体存储器件的制作方法，如图16所示，所述制作方法包括：
步骤S1、提供一基底，在所述基底中设置有存储区和外围电路区；
步骤S2、形成一第一介质层，所述第一介质层位于所述基底之上，在所述存储区之上的第一介质层中设置有第一通孔，在所述外围电路区之上的第一介质层中设置有第二通孔；
步骤S3、形成一介电层和一位于所述介电层上的第一图案，所述介电层位于所述第一介质层上，所述第一图案与第一通孔在所述基底厚度方向上的投影重合；
步骤S4、形成一第二介质层和一位于所述第二介质层上的第二图案，所述第二介质层覆盖所述第一图案和暴露出的所述介电层，所述第二图案暴露出所述外围电路区上的部分所述第二介质层，所述第二图案与第二通孔在所述基底厚度方向上的投影错开；
步骤S5、刻蚀所述第二介质层，保留所述第一图案侧壁的第二介质层和所述第二图案下方的第二介质层；
步骤S6、去除所述第一图案；
步骤S7、刻蚀所述介电层，直至暴露所述第一介质层，在所述介电层中形成用于定义位线位置的第一开口和第二开口，所述第一开口露出所述第一通孔，所述第二开口露出所述第二通孔。
本发明通过在介电层上形成第一图案，所述第一图案与第一通孔在所述基底厚度方向上的投影重合；在第二介质层上形成第二图案，所述第二图案暴露出所述外围电路区上的部分所述第二介质层，所述第二图案与第二通孔在所述基底厚度方向上的投影错开；然后，刻蚀所述第二介质层，保留所述第一图案侧壁的第二介质层和所述第二图案下方的第二介质层；接着，去除所述第一图案；最后，刻蚀所述介电层，直至暴露所述第一介质层，在所述介电层中形成用于定义位线位置的第一开口和第二开口，所述第一开口露出所述第一通孔，所述第二开口露出所述第二通孔。本发明的制作方法通过调整刻蚀工艺的顺序，可以优化整个半导体存储器件的制作方法的流程，使得半导体存储器件的制作方法更加简化，降低生产成本。
下面将结合流程图和示意图对本发明的半导体存储器件的制作方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
以下列举所述半导体存储器件的制作方法的实施例，具体的，以所述半导体存储器件中位线的制作方法为实施例，以清楚说明本发明的内容，应当明确的是，本发明的内容并不限制于以下实施例，其它通过本领域普通技术人员的常规技术手段的改进亦在本发明的思想范围之内。
请参阅图16至图29，其中图16示出了本发明实施例中所述半导体存储器件的制作方法的流程图，图17至图29示出了本发明实施例中所述半导体存储器件的制作方法中各步骤对应的结构示意图。
如图16所示，所述半导体存储器件的制作方法首先依次执行步骤S1、步骤S2和步骤S3，这三步的形成方法与上述的制作方法是相同的，执行步骤S1、步骤S2和步骤S3对应的结构图如图17至图19所示，本实施例中，提供一基底20，在所述基底20中设置有存储区200和外围电路区201；在所述基底20之上形成一第一介质层21，在所述存储区200之上的第一介质层21中设置有第一通孔210，需要说明的是，在相邻的第一通孔210的不同维度上还分布有其他的第一通孔(图中示意图省略)，在所述外围电路区201之上的第一介质层21中设置有第二通孔211。
然后，形成一介电层22和一位于所述介电层22上的第一图案，具体的，在所述第一介质层21上依次形成所述介电层22和第一掩模层23，其中，所述介电层22包括但不限于氮化物层220、低K介质层221、第一氧化物层222(如正硅酸乙酯层)、氮化钛层223和顶层氧化物层224，所述第一掩模层23包括但不限于第一有机材料层230、第一低温氧化物层231和第一抗反射涂层232，所述第一有机材料层230可以但不限于第一无氮的碳层(NFC)。接着，刻蚀所述第一掩模层23，直至暴露出所述介电层22，形成一第一图案，所述第一图案与第一通孔210在所述基底20厚度方向上的投影重合。具体的，在所述第一掩模层23上沉积第一光阻层，形成第一光阻图案24，所述第一光阻图案与第一通孔210在所述基底20厚度方向上的投影重合，如图20所示；接着，以所述第一光阻图案24为掩模，对所述第一掩模层23进行刻蚀，形成所述第一图案，因此，所述第一图案与第一通孔210在所述基底20厚度方向上的投影重合，所述第一图案包括保留下来的第一低温氧化层231′和第一有机材料层230′。同样的，在形成所述第一图案的具体步骤包括：首先，以所述第一光阻图案24为掩模，在所述第一抗反射涂层232上形成相应的开口；然后依次刻蚀所述第一低温氧化物层231和第一有机材料层230，在刻蚀所述第一有机材料层230的同时，所述光阻图案24和第一抗反射涂层232会被刻蚀去除掉，并且所述第一介质层21中的部分所述顶层氧化物层224也会被刻蚀掉，保留所述第一图案下方的顶层氧化物层224′，露出所述氮化钛层223，得到如图21所示的结构。
接下来，执行步骤S4，形成一第二介质层和一位于所述第二介质层上的第二图案，所述第二介质层覆盖所述第一图案和暴露出的所述介电层，所述第二图案暴露出所述外围电路区上的部分所述第二介质层，所述第二图案与第二通孔在所述基底厚度方向上的投影错开。如图22所示，在上述结构中先形成一第二介质层25，所述第二介质层25覆盖所述第一图案以及露出的所述氮化钛层223。本实施例中，优选的，所述第二介质层25为第二氧化物层，如二氧化硅层等。然后，在所述第二介质层25上形成第二掩模层26，所述第二硬掩模层26包括但不限于第二有机材料层260、第二低温氧化物层261和第二抗反射涂层262，所述第二有机材料层260为第二无氮的碳层(NFC)；刻蚀所述第二掩模层26，直至暴露出所述第二介质层25，形成所述第二图案。更加详细的，如图23至图25所示，在所述第二介质层25上形成第二掩模层26；在所述第二掩模层26上形成第二光阻层，得到第二光阻图案27，所述第二光阻图案27暴露出所述外围电路区201上的部分所述第二掩模层26，所述第二光阻图案27与第二通孔211在所述基底20厚度方向上的投影错开；接下来，以所述第二光阻图案27为掩膜，刻蚀所述第二掩模层26，直至暴露出所述第二介质层25，形成第二图案，所述第二图案包括保留下来的第二低温氧化物层261′和第二有机材料层260′，如图25所示的结构，则所述第二图案暴露出所述外围电路区201上的部分所述第二介质层25，所述第二图案与第二通孔211在所述基底20厚度方向上的投影错开。同样的，在形成所述第二图案时，所述第二光阻图案27和所述第二抗反射涂层262也会被去除掉。
继续，执行步骤S5，刻蚀所述第二介质层，保留所述第一图案侧壁的第二介质层和所述第二图案下方的第二介质层。具体的，刻蚀第二介质层25，保留所述第一图案侧壁的第二介质层(即第二侧墙250)和所述第二图案下方的第二介质层251。
接着，执行步骤S6，去除所述第一图案。详细的，因本实施例中所述第一图案包括保留下来的第一低温氧化层231′和第一有机材料层230′，而所述第二介质层为第二氧化物层，因此在执行步骤S5时(即刻蚀第二介质层25时)，保留下来的第一低温氧化物层231′会被刻蚀掉，且保留下来的第二低温氧化物层261′也会被刻蚀掉，于是，步骤S6包括去除所述保留下来的第一有机材料层230′。较佳的，在去除所述第一图案的同时，还包括去除所述第二图案(即保留下来的第二有机材料层260′)，完成步骤S5和S6之后，得到如图26所示的结构。
最后，执行步骤S7，刻蚀所述介电层，直至暴露所述第一介质层，在所述介电层中形成用于定义位线位置的第一开口和第二开口，所述第一开口露出所述第一通孔，所述第二开口露出所述第二通孔。详细的，在本实施例中，执行完步骤S6之后，所述第一图案下方的顶层氧化物层224′还存在，因此，在执行步骤S7之前，先去除保留下来的所述顶层氧化物层224′，得到如图27所示的结构；然后，在图27所示的结构的基础上以所述第二侧墙250和所述第二图案下方的第二介质层251为掩模，先刻蚀所述氮化钛层223，得到所述第二侧墙250和第二介质层251下方的氮化钛层223′，本领域技术人员可以理解的，在刻蚀所述氮化钛层223的过程中，会刻蚀掉部分第二侧墙250以及全部的第二介质层251，得到如图28所示；然后再以保留下来的氮化钛层223′为掩模，依次刻蚀所述第一氧化物层222、低K介质层221和氮化物层220，直至露出所述第一介质层21，得到保留下来的所述第一氧化物层222′、低K介质层221′和氮化物层220′，最终形成图29所示的结构，即在所述介电层22中形成用于定义位线位置的第一开口B1和第二开口B2，所述第一开口B1露出所述第一通孔210，所述第二开口B2露出所述第二通孔211。
当然，本实施例的半导体存储器件的制作方法中还包括去除所述第二侧墙250，以及后续在所述第一开口B1和第二开口B2中填满金属，形成金属层，且所述金属层的上表面高于所述介电层22的上表面；然后对所述金属层进行化学机械平坦化等工艺，最终在第一开口B1、第二开口B2中形成所述半导体存储器件的位线。
显然，所述半导体存储器件的制作方法中包括但不限于上述制作过程，还可以包括本领域技术人员可以知晓的其他结构的形成过程，在此不做赘述。而且，本实施例中，所述第一光阻层和第二光阻层的材料既可以为负型光致抗蚀剂材料也可以为正型光致抗蚀剂材料，以形成所述第一光阻图案24和第二光阻图案27，在此不做限定。本实施例中设计的刻蚀工艺可依据不同层的材质和选择比，选择合适的刻蚀工艺，如干法刻蚀或者湿法刻蚀，在此不做限定。另外，在形成的实际半导体存储器件中，在相邻所述第一开口B1之间也会填满金属，以实现不同维度上的第一通孔的电连接，这是本领域技术人员可以理解的。
可见，在本实施例中，通过调整光刻和刻蚀工艺的顺序，优化了整个半导体存储器件的制作方法的流程，相比之下，至少可以省去单独去除第二低温氧化物层261′的步骤，而且所述第一图案和第二图案可以同时去除，简化制作方法的过程，节约生产成本。
综上，本发明通过在介电层上形成一第一图案，所述第一图案与第一通孔在所述基底厚度方向上的投影重合；在第二介质层上形成一第二图案，所述第二图案暴露出所述外围电路区上的部分所述第二介质层，所述第二图案与第二通孔在所述基底厚度方向上的投影错开；然后，刻蚀所述第二介质层，保留所述第一图案侧壁的第二介质层和所述第二图案下方的第二介质层；接着，去除所述第一图案；最后，刻蚀所述介电层，直至暴露所述第一介质层，在所述介电层中形成用于定义位线位置的第一开口和第二开口，所述第一开口露出所述第一通孔，所述第二开口露出所述第二通孔。本发明的制作方法通过调整刻蚀工艺的顺序，可以优化整个半导体存储器件的制作方法的流程，使得半导体存储器件的制作方法更加简化，降低生产成本。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (15)
1.一种半导体存储器件的制作方法，其特征在于，包括：
提供一基底，在所述基底中设置有存储区和外围电路区；
形成一第一介质层，所述第一介质层位于所述基底之上，在所述存储区之上的第一介质层中设置有第一通孔，在所述外围电路区之上的第一介质层中设置有第二通孔；
形成一介电层和一位于所述介电层上的第一图案，所述介电层位于所述第一介质层上，所述第一图案与第一通孔在所述基底厚度方向上的投影重合；
形成一第二介质层和一位于所述第二介质层上的第二图案，所述第二介质层覆盖所述第一图案和暴露出的所述介电层，所述第二图案暴露出所述外围电路区上的部分所述第二介质层，所述第二图案与第二通孔在所述基底厚度方向上的投影错开；
刻蚀所述第二介质层，保留所述第一图案侧壁的第二介质层和所述第二图案下方的第二介质层；
去除所述第一图案；
刻蚀所述介电层，直至暴露所述第一介质层，在所述介电层中形成用于定义位线位置的第一开口和第二开口，所述第一开口露出所述第一通孔，所述第二开口露出所述第二通孔。
2.如权利要求1所述的半导体存储器件的制作方法，其特征在于，在形成一介电层和一位于所述介电层上的第一图案，所述介电层位于所述第一介质层上，所述第一图案与第一通孔在所述基底厚度方向上的投影重合的步骤中包括：
在所述第一介质层上依次形成所述介电层和第一掩模层；
刻蚀所述第一掩模层，直至暴露所述介电层，形成所述第一图案。
3.如权利要求2所述的半导体存储器件的制作方法，其特征在于，在刻蚀所述第一掩模层，直至暴露所述介电层，形成所述第一图案的步骤中包括：
在所述第一掩模层上涂覆第一光阻层，在所述第一光阻层中形成第一光阻图案，所述第一光阻图案与第一通孔在所述基底厚度方向上的投影重合；
以所述第一光阻图案为掩模，刻蚀所述第一掩模层，直至暴露所述介电层，形成所述第一图案。
4.如权利要求2所述的半导体存储器件的制作方法，其特征在于，所述介电层包括自下至上依次形成在所述第一介质层上的氮化物层、低K介质层、第一氧化物层、氮化钛层和顶层氧化物层。
5.如权利要求4所述的半导体存储器件的制作方法，其特征在于，在刻蚀所述第一掩模层，直至暴露所述介电层，形成所述第一图案的步骤中还包括去除部分所述顶层氧化物层，直至露出所述氮化钛层。
6.如权利要求5所述的半导体存储器件的制作方法，其特征在于，在刻蚀所述介电层，直至暴露所述第一介质层，在所述介电层中形成用于定义位线位置的第一开口和第二开口，所述第一开口露出所述第一通孔，所述第二开口露出所述第二通孔的步骤中，包括依次刻蚀所述氮化钛层、第一氧化物层、低K介质层和氮化硅层，直至暴露出所述第一介质层。
7.如权利要求2所述的半导体存储器件的制作方法，其特征在于，所述第一掩模层包括自下至上依次形成在所述介电层之上的第一有机材料层、第一低温氧化物层和第一抗反射涂层。
8.如权利要求7所述的半导体存储器件的制作方法，其特征在于，所述第一有机材料层为第一无氮的碳层。
9.如权利要求1所述的半导体存储器件的制作方法，其特征在于，在形成一第二介质层和一位于所述第二介质层上的第二图案，所述第二介质层覆盖所述第一图案和暴露出的所述介电层，所述第二图案暴露出所述外围电路区上的部分所述第二介质层，所述第二图案与第二通孔在所述基底厚度方向上的投影错开的步骤中包括：
在所述第二介质层上形成第二掩模层；
刻蚀所述第二掩模层，直至暴露出所述第二介质层，形成所述第二图案。
10.如权利要求9所述的半导体存储器件的制作方法，其特征在于，在刻蚀所述第二掩模层，直至暴露出所述第二介质层，形成所述第二图案的步骤中包括：
在所述第二掩模层上涂覆第二光阻层，在所述第二光阻层中形成第二光阻图案，所述第二光阻图案位于所述外围电路区上，且暴露出部分所述第二介质层，所述第二图案与第二通孔在所述基底厚度方向上的投影错开；
以所述第二光阻图案为掩模，刻蚀所述第二掩模层，直至露出所述第二介质层，形成所述第二图案。
11.如权利要求9所述的半导体存储器件的制作方法，其特征在于，所述第二掩模层包括自下至上依次形成在所述第二介质层之上的第二有机材料层、第二低温氧化物层和第二抗反射涂层。
12.如权利要求11所述的半导体存储器件的制作方法，其特征在于，所述第二有机材料层为第二无氮的碳层。
13.如权利要求1所述的半导体存储器件的制作方法，其特征在于，在去除所述第一图案的步骤中，还包括去除所述第二图案。
14.如权利要求1至13任意一项所述的半导体存储器件的制作方法，其特征在于，所述第二介质层为第二氧化物层。
15.如权利要求1至13任意一项所述的半导体存储器件的制作方法，其特征在于，所述半导体存储器件的制作方法还包括：
形成一金属层，所述金属层填满所述第一开口和第二开口，且所述金属层的上表面高于所述介电层的上表面；
对所述金属层进行化学机械平坦化工艺，以在所述第一开口、第二开口中形成一位线。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710424142.4A CN109003937B (zh) | 2017-06-07 | 2017-06-07 | 半导体存储器件的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710424142.4A CN109003937B (zh) | 2017-06-07 | 2017-06-07 | 半导体存储器件的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109003937A CN109003937A (zh) | 2018-12-14 |
| CN109003937B true CN109003937B (zh) | 2020-11-03 |
Family
ID=64573107
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710424142.4A Active CN109003937B (zh) | 2017-06-07 | 2017-06-07 | 半导体存储器件的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109003937B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111883477B (zh) * | 2020-09-28 | 2020-12-22 | 晶芯成(北京)科技有限公司 | 一种半导体结构及其制造方法 |
| CN114446955A (zh) * | 2020-11-04 | 2022-05-06 | 长鑫存储技术有限公司 | 半导体结构及半导体结构制作方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1477709A (zh) * | 2002-07-12 | 2004-02-25 | ���ǵ�����ʽ���� | 半导体存储器件和采用镶嵌位线工艺制造该器件的方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101804517B1 (ko) * | 2011-06-01 | 2018-01-10 | 삼성전자 주식회사 | Ｄｐｔ를 이용한 메탈 콘택 형성 방법 |
| US9099400B2 (en) * | 2013-09-30 | 2015-08-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device manufacturing methods |
-
2017
- 2017-06-07 CN CN201710424142.4A patent/CN109003937B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1477709A (zh) * | 2002-07-12 | 2004-02-25 | ���ǵ�����ʽ���� | 半导体存储器件和采用镶嵌位线工艺制造该器件的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109003937A (zh) | 2018-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9536778B2 (en) | Self-aligned double patterning process for metal routing | |
| TWI556066B (zh) | 執行自對準微影蝕刻製程的方法 | |
| US9324619B2 (en) | Semiconductor device and method of fabricating the same | |
| US7563712B2 (en) | Method of forming micro pattern in semiconductor device | |
| CN108807152A (zh) | 半导体装置的形成方法 | |
| US20110256723A1 (en) | Method for forming semiconductor device | |
| US8951918B2 (en) | Method for fabricating patterned structure of semiconductor device | |
| CN106373880A (zh) | 半导体元件及其形成方法 | |
| TWI571915B (zh) | 電容器下電極之製造方法及半導體裝置 | |
| US8426314B2 (en) | Method for forming semiconductor device | |
| JP2009253273A (ja) | 高集積半導体装置内の垂直型トランジスタの製造方法 | |
| TWI661540B (zh) | 記憶元件的製造方法 | |
| US7888720B2 (en) | Semiconductor device including conductive lines with fine line width and method of fabricating the same | |
| US8143163B2 (en) | Method for forming pattern of semiconductor device | |
| KR101096907B1 (ko) | 반도체 소자 및 그 형성방법 | |
| CN109003937B (zh) | 半导体存储器件的制作方法 | |
| CN107968073B (zh) | 埋入式字符线的制作方法 | |
| CN110349845B (zh) | 形成半导体结构的方法 | |
| KR20130049510A (ko) | 반도체 소자의 제조 방법 | |
| US11862513B2 (en) | Manufacturing method of semiconductor structure | |
| TWI469269B (zh) | 嵌入式快閃記憶體之字元線的製造方法 | |
| TWI473205B (zh) | 接觸窗開口的形成方法 | |
| US10522366B2 (en) | Method of fabricating semiconductor device | |
| KR101120184B1 (ko) | 반도체 소자의 패턴 형성 방법 | |
| TWI478212B (zh) | 形成圖案的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |