CN111883477B - 一种半导体结构及其制造方法 - Google Patents

一种半导体结构及其制造方法 Download PDF

Info

Publication number
CN111883477B
CN111883477B CN202011039422.1A CN202011039422A CN111883477B CN 111883477 B CN111883477 B CN 111883477B CN 202011039422 A CN202011039422 A CN 202011039422A CN 111883477 B CN111883477 B CN 111883477B
Authority
CN
China
Prior art keywords
layer
trench
substrate
filling
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011039422.1A
Other languages
English (en)
Other versions
CN111883477A (zh
Inventor
罗雪婷
林士程
吴建宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jingxincheng Beijing Technology Co Ltd
Original Assignee
Jingxincheng Beijing Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jingxincheng Beijing Technology Co Ltd filed Critical Jingxincheng Beijing Technology Co Ltd
Priority to CN202011039422.1A priority Critical patent/CN111883477B/zh
Publication of CN111883477A publication Critical patent/CN111883477A/zh
Application granted granted Critical
Publication of CN111883477B publication Critical patent/CN111883477B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

本发明提出一种半导体结构及其制造方法，包括：提供一基底，所述基底包括衬底和位于所述衬底上的第一层叠结构；形成第二层叠结构于所述基底上；对所述第二层叠结构进行刻蚀，以在所述第二层叠结构中至少形成第一沟槽和第二沟槽；对所述第一沟槽和所述第二沟槽进行填充，以形成填充层，所述填充层的材料包括底部有机材料；形成抗反射层于所述第三氧化层上，形成图案化的光阻层于所述抗反射层上，所述图案化的光阻层的开口位置对应所述第一沟槽和/或所述第二沟槽的位置；刻蚀所述抗反射层、所述第三氧化层和部分所述填充层；移除所述图案化的光阻层、所述抗反射层。本发明提出的半导体结构及其制造方法可以提高光阻层的厚度均匀性。

Description

一种半导体结构及其制造方法
技术领域
本发明涉及半导体技术领域，特别涉及一种半导体结构及其制造方法。
背景技术
在半导体制程中，需要对半导体结构进行刻蚀，形成沟槽，然后在对沟槽进行填充，一般选择BARC材料对沟槽进行填充。但是当沟槽的宽度较大时，BARC材料形成的填充层会在沟槽中部凹陷。因此当在该填充层上形成光刻胶时，光刻胶在沟槽中的厚度会增加，由此导致光刻胶的厚度不均匀，同时由于光刻胶的厚度增加，由此也会导致对光刻胶进行曝光时的能量增加。
发明内容
鉴于上述现有技术的缺陷，本发明提出一种半导体结构及其制造方法，以改善填充层的结构，同时还可以减小光刻胶的厚度。
为实现上述目的及其他目的，本发明提出一种半导体结构的制造方法，包括：
提供一基底，所述基底包括衬底和位于所述衬底上的第一层叠结构；
形成第二层叠结构于所述基底上，所述第二层叠结构依序包括第一氧化层，氮化层和第二氧化层；
对所述第二层叠结构进行刻蚀，以在所述第二层叠结构中至少形成第一沟槽和第二沟槽；其中，所述第一沟槽和所述第二沟槽的宽度不同；且所述第一沟槽的宽度与深度的比值大于3:1；
对所述第一沟槽和所述第二沟槽进行填充，以形成填充层；其中，所述填充层覆盖所述第二层叠结构，且所述填充层的表面为平面，所述填充层的材料包括底部有机材料；
形成第三氧化层于所述填充层上；
形成抗反射层于所述第三氧化层上；
形成图案化的光阻层于所述抗反射层上，所述图案化的光阻层的开口位置对应所述第一沟槽和/或所述第二沟槽的位置；
刻蚀所述抗反射层、所述第三氧化层和部分所述填充层；
移除所述图案化的光阻层、所述抗反射层。
进一步地，所述第一层叠结构包括：
金属层，位于所述衬底上；
界面层，位于所述金属层上；
覆盖层， 位于所述界面层上。
进一步地，形成所述第一氧化层的步骤包括：
将所述基底放置在腔体中；
向所述腔体内通入含硅前驱体和含氧前驱体，并将所述腔体进行加热至400-600℃，以在所述基底上形成所述第一氧化层。
进一步地，通过化学气相沉积，物理气相沉积或原子层沉积工艺形成所述氮化层；其中，所述氮化层的厚度为200-400埃。
进一步地，通过化学气相沉积工艺形成所述第二氧化层；其中，所述第二氧化层的厚度为200-300埃。
进一步地，通过干法刻蚀形成所述第一沟槽和所述第二沟槽；其中，所述第一沟槽和所述第二沟槽的深度相同。
进一步地，所述第一沟槽的宽度大于3000埃，所述第一沟槽的深度小于1000埃。
进一步地，所述第二沟槽的宽度小于所述第一沟槽的宽度。
进一步地，通过旋涂工艺在所述第一沟槽和所述第二沟槽内形成所述填充层。
进一步地，本发明还提出一种半导体结构，包括：
基底，包括衬底和位于所述衬底上的第一层叠结构；
第二层叠结构，位于所述基底上；所述第二层叠依序结构包括第一氧化层，氮化层和第二氧化层；
第一沟槽，位于所述第二层叠结构中；
第二沟槽，位于所述第二层叠结构中；
填充层，位于所述第一沟槽和所述第二沟槽中，且覆盖所述第二层叠结构，所述填充层的表面为平面；
第三氧化层，位于所述填充层上；
抗反射层，位于所述第三氧化层上；
图案化的光阻层，位于所述抗反射层上，所述图案化的光阻层的关键尺寸位于第一沟槽上；
其中，所述第一沟槽和所述第二沟槽的宽度不同；且所述第一沟槽的宽度与深度的比值大于3:1。
综上所述，本发明提出一种半导体结构及其制造方法，当该半导体结构内形成第一沟槽和第二沟槽时，由于第一沟槽的宽度较宽，例如当第一沟槽的宽度与第一沟槽的深度的比值大于3:1时，可以通过ODL（Organic Dielectric Layer）材料填充第一沟槽，由于ODL材料具有良好的间隙填充能力，因此ODL材料形成的填充层的表面可以为平面。当在填充层上形成光阻层时，可以让光阻层的厚度更加均匀，同时也可以减少光阻层的厚度。同时在填充层上形成第三氧化层，由于第三氧化层和填充层具有抗反射作用，使得基底表面既不起散射光作用，也不起反射光作用，减少驻波效应，因此可以更好实现光阻层的图案向基底的刻蚀。
附图说明
图1：本实施例提出的半导体结构的制造方法流程图。
图2：步骤S1对应的结构示意图。
图3：步骤S2对应的结构示意图。
图4：步骤S3对应的结构示意图。
图5：步骤S4对应的结构示意图。
图6：步骤S5-S6对应的结构示意图。
图7：步骤S7对应的结构示意图。
图8：步骤S8-S9对应的结构示意图。
符号说明
101：衬底；102：金属层；103：界面层；104：覆盖层；105：第一氧化层；106：氮化层；107：第二氧化层；108：第一沟槽；109：第二沟槽；110：填充层；111：第三氧化层；112：抗反射层；113：图案化的光阻层；114：开口位置；115：开口；A：第一层叠结构；B：第二层叠结构；D：宽度；H：深度。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1所示，本实施例提出一种半导体结构的制造方法，包括：
S1：提供一基底，所述基底包括衬底和位于所述衬底上的第一层叠结构；
S2：形成第二层叠结构于所述基底上，所述第二层叠结构依序包括第一氧化层，氮化层和第二氧化层；
S3：对所述第二层叠结构进行刻蚀，以在所述第二层叠结构中至少形成第一沟槽和第二沟槽；
S4：对所述第一沟槽和所述第二沟槽进行填充，以形成填充层；其中，所述填充层覆盖所述第二层叠结构，且所述填充层的表面为平面，所述填充层的材料包括底部有机材料；
S5：形成第三氧化层于所述填充层上；
S6：形成抗反射层于所述第三氧化层上；
S7：形成图案化的光阻层于所述抗反射层上，所述图案化的光阻层的开口位置对应所述第一沟槽和/或所述第二沟槽的位置；
S8：刻蚀所述抗反射层、所述第三氧化层和部分所述填充层；
S9：移除所述图案化的光阻层、所述抗反射层。
如图2所示，在步骤S1中，首先提供一衬底101，衬底101可以是单晶硅，多晶硅，非晶硅中的一种。该衬底101也可以是硅锗化合物，硅镓化合物中的一种，所述衬底101 可以包括外延层或绝缘层上硅（Silicon On Insulator，SOI）结构。在一些实施例中，该衬底101还可以包括第一掺杂类型的半导体衬底，所述第一掺杂类型可以为P型，也可以为N型。
如图2所示，在衬底101上沉积第一层叠结构A，第一层叠结构A和衬底101即可定义出基底。在本实施例中，该第一层叠结构A可以包括金属层102，界面层103和覆盖层104。在形成金属层102之前，还可以在衬底101上形成一介电层（未显示），例如通过化学气相沉积的方式在衬底101上沉积介电层，然后在介电层上形成金属层102。在本实施例中，该金属层102的材料可以为氧化硅或硅玻璃材料。在本实施例中，可以通过电镀或物理气相沉积的方式在介电层上形成金属层102。该金属层102的材料可以为铜或钨，在形成金属层102之后，还可以对进行金属层102进行化学机械研磨。在一些实施例中，还可以采用氨气或者氮气等离子体处理金属层102，通入的氨气或氮气还原铜表面中的氧化铜。例如采用氨气等离子体处理金属层102，气体的流量为400-500sccm，反应室内压力可为5-10mTorr，功率为600-800W，等离子体处理的时间为12-15s。
如图2所示，在形成金属层102之后，首先将衬底101放置在腔体内，然后向腔体内通入氨气和三硅基氮的混合气体，对所述金属层102和表面进行浸润和清洗，以在表面发生化学吸附反应，形成具有高分子量的聚合物，然后向腔体内通入三甲基硅烷或者四甲基硅烷，然后打开射频电源，进行辉光放电，通入气体电离成等离子体，产生的等离子体与高分子量聚合物发生反应生成界面层103。在本实施例中，该界面层103的材料可以为SiCN，界面层103的厚度可以为450-550埃，例如为500埃。
如图2所示，在形成界面层103之后，在界面层103上形成覆盖层104，覆盖层104的材料为掺碳的氮化硅或者氮化硅，例如为SiCN 材料。形成SiCN 的工艺可以为等离子体化学气相沉积工艺，其源气体为四甲基硅烷/三甲基硅烷、氨气和氮气，载气为氦气。在本实施例中，覆盖层104具有压应力，厚度范围为3000-3400埃。具有压应力的覆盖层104有良好的附着力、抑制铜的扩散并提供较强的机械结构，还具有较高的击穿电压、良好的气密性和钝化金属层102的优点。
如图3所示，在步骤S2中，在形成第一层叠结构A之后，在第一层叠结构A上形成第二层叠结构B，第二层叠结构B包括第一氧化层105，氮化层106和第二氧化层107。
如图3所示，在本实施例中，第一氧化层105位于第一层叠结构A上，具体地，第一氧化层105位于覆盖层104上，第一氧化层105的材料可以为氧化硅。在形成第一氧化层105之前，首先将该衬底101放置在腔体内，然后向腔体101内通入含硅前驱体和含氧前驱体，并对腔体进行加热，从而使得含硅前驱体和含氧前驱体在覆盖层104上反应，形成第一氧化层105。在本实施例中，含硅前驱体例如为正硅酸乙酯（TEOS），含氧前驱体例如为O3（臭氧）。含硅前驱体的流量例如在2000-4000sccm，例如为3000 sccm，含氧前驱体的流量例如在12000-32000 sccm，例如为20000 sccm。腔体内的温度例如为400-800℃，腔体内的压力例如为400-1000torr。在本实施例中，该第一氧化层105的厚度例如在400-600埃，例如为500埃。
如图3所示，在形成第一氧化层105之后，可以通过化学气相沉积，物理气相沉积和原子层沉积工艺形成所述氮化层106，氮化层106位于第一氧化层105上。该氮化层106的材料例如为氮化钛，该氮化层106的厚度可以为200-400埃，例如为300埃或350埃。在一些实施例中，该氮化层106还可以称为第一功函数层，第一功函数层的材料可以为P型功函数材料，所述第一功函数层的材料功函数范围为5.1ev至5.5ev，例如为5.2ev、5.3ev或5.4ev；所述第一功函数层的材料可以为TiN、TaN、TaSiN、TiSiN、TaAlN或TiAlN中的一种或几种。采用化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺形成所述第一功函数层。
如图3所示，在形成氮化层106之后，在氮化层106上形成第二氧化层107，例如通过化学气相沉积的方法在氮化层106上形成第二氧化层107。第二氧化层107的材料可以为氧化硅、氮氧化硅或碳氮氧化硅中的一种或组合。第二氧化层107的厚度可以为200-300埃，例如为250埃。第二氧化层107可以起到保护氮化层105的作用。
如图3所示，在本实施例中，该第一氧化层105，氮化层106和第二氧化层107形成第二层叠结构B，第一氧化层105的厚度大于氮化层106的厚度，氮化层106的厚度大于第二氧化层107的厚度。
如图4所示，在本实施例中，在步骤S3中，在形成第二层叠结构B之后，首先在第二氧化层107上形成光阻层，并对光阻层进行曝光，显影，以在第二层叠结构B上定义出第一沟槽108和第二沟槽109的位置；然后通过干法刻蚀，以对第二层叠结构B进行刻蚀，以在第二层叠结构B上形成至少一个第一沟槽108和至少一个第二沟槽109。在本实施例中，可例如通过干法刻蚀工艺形成第一沟槽108和第二沟槽109，所述干法刻蚀工艺采用含氯气体作为刻蚀气体，所述含氯气体可以是HCl、Cl2或CHCl3等。本实施例中，采用含氯等离子体刻蚀工艺对第二层叠结构B进行刻蚀，所述等离子体刻蚀工艺采用Cl2和HCl的混合气体作为刻蚀气体，其中Cl2的流量为50sccm～800sccm，HCl的流量为100sccm～600sccm，温度为30℃～50℃。所述干法刻蚀工艺可以是等离子体刻蚀工艺。所述干法刻蚀工艺可以选择各向同性的刻蚀工艺，当然，在一些实施例中，还可以采用含氟等离子体刻蚀工艺刻蚀第二层叠结构B。
如图4所示，在本实施例中，第一沟槽108和第二沟槽109的深度一致，第一沟槽108的深度等于第二氧化层107，氮化层106和部分第一氧化层105的厚度之和。第一沟槽108的宽度和第二沟槽109的宽度不同，第一沟槽108的宽度例如大于第二沟槽109的宽度。第一沟槽108的宽度D与第一沟槽108的深度H的比值大于3:1，例如为4:1。在本实施例中，第一沟槽108的宽度D例如大于3000埃，例如为3200埃，第一沟槽108的深度H例如为例如为600-800埃，例如为750埃。第二沟槽109的宽度例如为800-1000埃，例如为900埃。当然，在一些实施例中，第二沟槽109的宽度可以大于第一沟槽108的宽度，第二沟槽109的宽度与第二沟槽109的深度的比值可以不限。
如图5所示，在步骤S4中，在形成第一沟槽108和第二沟槽109后，对第一沟槽108和第二沟槽109进行填充，以在第一沟槽108和第二沟槽109内形成填充层110。在本实施例中，可以采用旋转涂覆工艺形成所述填充层110。填充层110的材料可以为底部有机（OrganicDielectric Layer，ODL）材料。在本实施例中，由于第一沟槽108的宽度较大，且第一沟槽108的宽深比较大，因此当选用其他填充材料时，填充材料无法在第一沟槽10上形成平面，也就是在第一沟槽108上形成凹陷，因此当在第一沟槽108上形成光阻层时，光阻层的厚度变的不均匀，因此形成的关键尺寸也会有差异。本实施例采用ODL材料作为填充材料，在旋涂ODL材料时，由于ODL材料具有良好的流动性，因此ODL材料具有更好的间隙填充能力，因此不会在第一沟槽108上形成凹陷，因此可以保证光阻层的厚度均匀性。同时由于ODL材料具有良好的平整度，因此可以带来更好的光刻工艺窗口。
如图5所示，在本实施例中，该填充层110位于第一沟槽108和第二沟槽109内，同时该填充层110还可以覆盖第二氧化层107，同时该填充层110的上表面为平面。
如图6所示，在步骤S5中，在形成填充层110之后，然后在填充层110上形成第三氧化层111，该第三氧化层111的厚度可以为300-500埃，例如为400埃。第三氧化层111可以通过低温沉积方式的形成，例如在常温环境下形成第三氧化层111，由于在低温环境在形成第三氧化层111，因此第三氧化层111的致密性更高，不会形成针孔和裂纹。在本实施例中，第三氧化层111位于填充层110上，由于第三氧化层111和填充层110具有良好的匹配，第三氧化层111和填充层110的组合可以成为曝光光线的吸收层，因此具有抗反射的作用，使得衬底101的表面不起散射光的作用，也不起反射光的作用，减少驻波效应。
如图6所示，在步骤S6中，在形成第三氧化层111之后，还可以在第三氧化层111上形成抗反射层112，该抗反射层112的厚度可以为300-400埃，例如为350埃。本实施例可以通过旋涂工艺形成抗反射层112。该抗反射层112可以吸收曝光光线。
如图7所示，在步骤S7中，在形成抗反射层112之后，还可以在抗反射层112形成图案化的光阻层113，该图案化的光阻层113包括一开口位置114，开口位置114可以位于第一沟槽108上，由于第一沟槽108的表面为平面，因此可以保证图案化的光阻层113的厚度均匀性，同时还可以保证开口位置114的稳定性。同时由于填充层110为平面，还可以减少图案化光阻层113的厚度，改善开口位置114的形貌。在本实施例中，可以通过该开口位置114对抗反射层112进行刻蚀；然后进行下一步操作。当然，在一些实施例中，还可以直接在第三氧化层111上形成图案化的光阻层113。
如图8所示，在步骤S8-S9中，通过该开口位置114可以进行后续操作，例如根据开口位置114对抗反射层112，第三氧化层111和填充层110进行刻蚀，然后在移除图案化的光阻层113和抗反射层112，从而在第一沟槽内形成一个开口115。由于该填充层110为ODL材料，且ODL材料具有良好的流动性，因此填充层110的上表面可以为平面，因此当开口位置114可以提供更好的光刻工艺窗口，因此该开口115的形状更加规则。
如图8所示，本实施例还提出一种半导体结构，该半导体结构包括衬底101，第一层叠结构A，第二层叠结构B。
如图8所示，第一层叠结构A位于衬底101上，第一层叠结构A包括金属层102，界面层103和覆盖层104。金属层102位于衬底101上，界面层103位于金属层102上，覆盖层104位于界面层103上。金属层102的材料可以为铜或钨。界面层103的材料可以为SiCN。覆盖层104的材料可以为SiCN。覆盖层104的厚度大于界面层103的厚度，覆盖层104的厚度例如为3300埃，界面层103的厚度例如为500埃。
如图8所示，在本实施例中，第二层叠结构B位于第一层叠结构A上，第二层叠结构B可以依序包括第一氧化层105，氮化层106和第二氧化层107。第一氧化层105位于覆盖层104上，氮化层106位于第一氧化层105上，第二氧化层107位于氮化层106上。第一氧化层105和第二氧化层107的材料可以为氧化硅，氮化层106的材料可以为氮化钛。第一氧化层106的厚度大于氮化层106的厚度，氮化层106的厚度大于第二氧化层107的厚度。第一氧化层106的厚度例如为500埃，氮化层106的厚度例如为300埃，第二氧化层107的厚度例如为250埃。
如图8所示，第二层叠结构B内包括第一沟槽108和第二沟槽109，第一沟槽108和第二沟槽109均被填充层110覆盖。第一沟槽108的宽深比大于3。第一沟槽108的宽度大于第二沟槽109的宽度。第一沟槽108的宽度例如为3000埃。该填充层110还覆盖第二氧化层107，填充层110的材料可以为ODL材料。填充层110的上表面可以为平面。
如图8所示，在填充层110上包括第三氧化层111和抗反射层112，第三氧化层111的厚度可以为350埃，抗反射层112的厚度可以为300埃。第三氧化层111和填充层110的组合可以成为曝光光线的吸收层，能抗住曝光时衬底101的反射作用，减少驻波效应。同时填充层110和第三氧化层111还能提供良好的刻蚀选择性。
如图8所示，在第一沟槽上还具有一开口115，该开口115例如通过开口位置114刻蚀形成。当然，在一些实施例中，在第二沟槽上也可以形成开口115。
如图8所示，在本实施例中，该半导体结构可以用于制造半导体器件，半导体器件可以应用于多种集成电路（IC）中。根据本发明的IC例如是存储器电路，如随机存取存储器（RAM）、动态RAM（DRAM）、同步DRAM（SDRAM）、静态RAM（SRAM）、或只读存储器（ROM） 等等。根据本发明的IC还可以是逻辑器件，如可编程逻辑阵列（PLA）、专用集成电路（ASIC）、合并式DRAM 逻辑集成电路（掩埋式DRAM）、射频电路或任意其他电路器件。根据本发明的IC 芯片可用于例如用户电子产品，如个人计算机、便携式计算机、游戏机、蜂窝式电话、个人数字助理、摄像机、数码相机、手机等各种电子产品中，尤其是射频产品中。
综上所述，本发明提出一种半导体结构及其制造方法，当该半导体结构内形成第一沟槽和第二沟槽时，由于第一沟槽的宽度较宽，例如当第一沟槽的宽度与第一沟槽的深度的比值大于3:1时，可以通过ODL（Organic Dielectric Layer）材料填充第一沟槽，由于ODL材料具有良好的间隙填充能力，因此ODL材料形成的填充层的表面可以为平面。当在填充层上形成光阻层时，可以让光阻层的厚度更加均匀，同时也可以减少光阻层的厚度。同时在填充层上形成第三氧化层，由于第三氧化层和填充层具有抗反射作用，使得基底表面既不起散射光作用，也不起反射光作用，减少驻波效应，因此可以更好实现光阻层的图案向基底的刻蚀。
在整篇说明书中提到“一个实施例(one embodiment)”、“实施例(anembodiment)”或“具体实施例(a specific embodiment)”意指与结合实施例描述的特定特征、结构或特性包括在本发明的至少一个实施例中，并且不一定在所有实施例中。因而，在整篇说明书中不同地方的短语“在一个实施例中(in one embodiment)”、“在实施例中(inan embodiment)”或“在具体实施例中(in a specific embodiment)”的各个表象不一定是指相同的实施例。此外，本发明的任何具体实施例的特定特征、结构或特性可以按任何合适的方式与一个或多个其他实施例结合。应当理解本文所述和所示的发明实施例的其他变型和修改可能是根据本文教导的，并将被视作本发明精神和范围的一部分。
还应当理解还可以以更分离或更整合的方式实施附图所示元件中的一个或多个，或者甚至因为在某些情况下不能操作而被移除或因为可以根据特定应用是有用的而被提供。
另外，除非另外明确指明，附图中的任何标志箭头应当仅被视为示例性的，而并非限制。此外，除非另外指明，本文所用的术语“或”一般意在表示“和/或”。在术语因提供分离或组合能力是不清楚的而被预见的情况下，部件或步骤的组合也将视为已被指明。
如在本文的描述和在下面整篇权利要求书中所用，除非另外指明，“一个(a)”、“一个(an)”和“该(the)”包括复数参考物。同样，如在本文的描述和在下面整篇权利要求书中所用，除非另外指明，“在…中(in)”的意思包括“在…中(in)”和“在…上(on)”。
本发明所示实施例的上述描述(包括在说明书摘要中所述的内容)并非意在详尽列举或将本发明限制到本文所公开的精确形式。尽管在本文仅为说明的目的而描述了本发明的具体实施例和本发明的实例，但是正如本领域技术人员将认识和理解的，各种等效修改是可以在本发明的精神和范围内的。如所指出的，可以按照本发明所述实施例的上述描述来对本发明进行这些修改，并且这些修改将在本发明的精神和范围内。
本文已经在总体上将系统和方法描述为有助于理解本发明的细节。此外，已经给出了各种具体细节以提供本发明实施例的总体理解。然而，相关领域的技术人员将会认识到，本发明的实施例可以在没有一个或多个具体细节的情况下进行实践，或者利用其它装置、系统、配件、方法、组件、材料、部分等进行实践。在其它情况下，并未特别示出或详细描述公知结构、材料和/或操作以避免对本发明实施例的各方面造成混淆。
因而，尽管本发明在本文已参照其具体实施例进行描述，但是修改自由、各种改变和替换意在上述公开内，并且应当理解，在某些情况下，在未背离所提出发明的范围和精神的前提下，在没有对应使用其他特征的情况下将采用本发明的一些特征。因此，可以进行许多修改，以使特定环境或材料适应本发明的实质范围和精神。本发明并非意在限制到在下面权利要求书中使用的特定术语和/或作为设想用以执行本发明的最佳方式公开的具体实施例，但是本发明将包括落入所附权利要求书范围内的任何和所有实施例及等同物。因而，本发明的范围将只由所附的权利要求书进行确定。
以上描述仅为本申请的较佳实施例以及对所运用技术原理的说明，本领域技术人员应当理解，本申请中所涉及的发明范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离所述发明构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案，例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。
除说明书所述的技术特征外，其余技术特征为本领域技术人员的已知技术，为突出本发明的创新特点，其余技术特征在此不再赘述。

Claims (9)

1.一种半导体结构的制造方法，其特征在于，包括：
提供一基底，所述基底包括衬底和位于所述衬底上的第一层叠结构；
形成第二层叠结构于所述基底上，所述第二层叠结构依序包括第一氧化层，氮化层和第二氧化层；
对所述第二层叠结构进行刻蚀，以在所述第二层叠结构中至少形成第一沟槽和第二沟槽；其中，所述第一沟槽和所述第二沟槽的宽度不同；且所述第一沟槽的宽度与深度的比值大于3:1；
对所述第一沟槽和所述第二沟槽进行填充，以形成填充层；其中，所述填充层覆盖所述第二层叠结构，且所述填充层的表面为平面，所述填充层的材料包括底部有机材料；
形成第三氧化层于所述填充层上；
形成抗反射层于所述第三氧化层上；
形成图案化的光阻层于所述抗反射层上，所述图案化的光阻层的开口位置对应所述第一沟槽和/或所述第二沟槽的位置；
刻蚀所述抗反射层、所述第三氧化层和部分所述填充层；
移除所述图案化的光阻层、所述抗反射层；
其中，所述第一层叠结构包括：
金属层，位于所述衬底上；
界面层，位于所述金属层上；
覆盖层，位于所述界面层上。
2.根据权利要求1所述的制造方法，其特征在于，形成所述第一氧化层的步骤包括：
将所述基底放置在腔体中；
向所述腔体内通入含硅前驱体和含氧前驱体，并将所述腔体进行加热至400-600℃，以在所述基底上形成所述第一氧化层。
3.根据权利要求1所述的制造方法，其特征在于，通过化学气相沉积，物理气相沉积或原子层沉积工艺形成所述氮化层；其中，所述氮化层的厚度为200-400埃。
4.根据权利要求1所述的制造方法，其特征在于，通过化学气相沉积工艺形成所述第二氧化层；其中，所述第二氧化层的厚度为200-300埃。
5.根据权利要求1所述的制造方法，其特征在于，通过干法刻蚀形成所述第一沟槽和所述第二沟槽；其中，所述第一沟槽和所述第二沟槽的深度相同。
6.根据权利要求1所述的制造方法，其特征在于，所述第一沟槽的宽度大于3000埃，所述第一沟槽的深度小于1000埃。
7.根据权利要求1所述的制造方法，其特征在于，所述第二沟槽的宽度小于所述第一沟槽的宽度。
8.根据权利要求1所述的制造方法，其特征在于，通过旋涂工艺在所述第一沟槽和所述第二沟槽内形成所述填充层。
9.根据权利要求1-8任一所述的制造方法形成的半导体结构，其特征在于，包括：
基底，包括衬底和位于所述衬底上的第一层叠结构，
第二层叠结构，位于所述基底上；所述第二层叠结构依序包括第一氧化层，氮化层和第二氧化层；
第一沟槽，位于所述第二层叠结构中；
第二沟槽，位于所述第二层叠结构中；
填充层，位于所述第一沟槽和所述第二沟槽中，且覆盖所述第二层叠结构，所述填充层的表面为平面；
第三氧化层，位于所述填充层上；
抗反射层，位于所述第三氧化层上；
至少一开口，位于所述第一沟槽和/或所述第二沟槽上；
其中，所述第一沟槽和所述第二沟槽的宽度不同；且所述第一沟槽的宽度与深度的比值大于3:1；
其中，所述第一层叠结构包括：
金属层，位于所述衬底上；
界面层，位于所述金属层上；
覆盖层，位于所述界面层上。
CN202011039422.1A 2020-09-28 2020-09-28 一种半导体结构及其制造方法 Active CN111883477B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011039422.1A CN111883477B (zh) 2020-09-28 2020-09-28 一种半导体结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011039422.1A CN111883477B (zh) 2020-09-28 2020-09-28 一种半导体结构及其制造方法

Publications (2)

Publication Number Publication Date
CN111883477A CN111883477A (zh) 2020-11-03
CN111883477B true CN111883477B (zh) 2020-12-22

Family

ID=73199248

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011039422.1A Active CN111883477B (zh) 2020-09-28 2020-09-28 一种半导体结构及其制造方法

Country Status (1)

Country Link
CN (1) CN111883477B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114609868A (zh) * 2022-05-12 2022-06-10 合肥晶合集成电路股份有限公司 一种光阻缺陷的验证方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102522336A (zh) * 2011-12-16 2012-06-27 上海华虹Nec电子有限公司 射频ldmos多晶硅沟道平坦化的工艺方法
CN103441068A (zh) * 2013-08-16 2013-12-11 上海华力微电子有限公司 基于darc掩膜结构的双重图形成型方法
CN103681463A (zh) * 2012-09-12 2014-03-26 中芯国际集成电路制造(上海)有限公司 一种双大马士革结构的制备方法
CN105719964A (zh) * 2014-12-05 2016-06-29 中国科学院微电子研究所 一种平坦化的方法
CN106158731A (zh) * 2015-04-15 2016-11-23 中芯国际集成电路制造(上海)有限公司 互连结构的形成方法
CN109003937A (zh) * 2017-06-07 2018-12-14 中芯国际集成电路制造(上海)有限公司 半导体存储器件的制作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100497610B1 (ko) * 2003-02-14 2005-07-01 삼성전자주식회사 반도체 장치의 절연막 형성방법
WO2007145679A2 (en) * 2006-02-02 2007-12-21 Trustees Of Boston University Planarization of gan by photoresist technique using an inductively coupled plasma

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102522336A (zh) * 2011-12-16 2012-06-27 上海华虹Nec电子有限公司 射频ldmos多晶硅沟道平坦化的工艺方法
CN103681463A (zh) * 2012-09-12 2014-03-26 中芯国际集成电路制造(上海)有限公司 一种双大马士革结构的制备方法
CN103441068A (zh) * 2013-08-16 2013-12-11 上海华力微电子有限公司 基于darc掩膜结构的双重图形成型方法
CN105719964A (zh) * 2014-12-05 2016-06-29 中国科学院微电子研究所 一种平坦化的方法
CN106158731A (zh) * 2015-04-15 2016-11-23 中芯国际集成电路制造(上海)有限公司 互连结构的形成方法
CN109003937A (zh) * 2017-06-07 2018-12-14 中芯国际集成电路制造(上海)有限公司 半导体存储器件的制作方法

Also Published As

Publication number Publication date
CN111883477A (zh) 2020-11-03

Similar Documents

Publication Publication Date Title
US8334198B2 (en) Method of fabricating a plurality of gate structures
US7132369B2 (en) Method of forming a low-K dual damascene interconnect structure
CN1324673C (zh) 形成浅沟槽隔离(sti)的方法及其结构
CN108538712B (zh) 接触孔的制造方法
US6936533B2 (en) Method of fabricating semiconductor devices having low dielectric interlayer insulation layer
US9978634B2 (en) Method for fabricating shallow trench isolation and semiconductor structure using the same
US20120248550A1 (en) Plasma doping to reduce dielectric loss during removal of dummy layers in a gate structure
US20100255650A1 (en) Semiconductor device and method for manufacturing the same
TW201113936A (en) Method for fabricating a gate structure
US10312089B1 (en) Methods for controlling an end-to-end distance in semiconductor device
JP4677407B2 (ja) 有機反射防止膜（ａｒｃ）を有する半導体装置の製造方法
US20190391481A1 (en) Extreme ultraviolet (euv) mask stack processing
CN110648961A (zh) 半导体结构及其形成方法
WO2022119970A1 (en) Defect correction on metal resists
US6114233A (en) Dual damascene process using low-dielectric constant materials
CN110890321A (zh) 半导体结构的制作方法
CN107527798A (zh) 半导体装置的形成方法
CN111883477B (zh) 一种半导体结构及其制造方法
US9373680B1 (en) Integrated circuits with capacitors and methods of producing the same
US6383874B1 (en) In-situ stack for high volume production of isolation regions
JP2002110673A (ja) 共形ＨリッチＳｉ３Ｎ４層の形成方法
US6242367B1 (en) Method of forming silicon nitride films
CN113782486B (zh) 半导体结构及其形成方法
US8354341B2 (en) Method for forming an interconnect structure
US20230335408A1 (en) Semiconductor device, semiconductor structure and method for fabricating semiconductor device and semiconductor structure using tilted etch process

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant