CN114609868A - 一种光阻缺陷的验证方法 - Google Patents

一种光阻缺陷的验证方法 Download PDF

Info

Publication number
CN114609868A
CN114609868A CN202210511456.9A CN202210511456A CN114609868A CN 114609868 A CN114609868 A CN 114609868A CN 202210511456 A CN202210511456 A CN 202210511456A CN 114609868 A CN114609868 A CN 114609868A
Authority
CN
China
Prior art keywords
photoresist
substrate
column
forming
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210511456.9A
Other languages
English (en)
Inventor
王恒
古哲安
林士程
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nexchip Semiconductor Corp
Original Assignee
Nexchip Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nexchip Semiconductor Corp filed Critical Nexchip Semiconductor Corp
Priority to CN202210511456.9A priority Critical patent/CN114609868A/zh
Publication of CN114609868A publication Critical patent/CN114609868A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16Coating processes; Apparatus therefor
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16Coating processes; Apparatus therefor
    • G03F7/168Finishing the coated layer, e.g. drying, baking, soaking
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605Workpiece metrology
    • G03F7/70616Monitoring the printed patterns
    • G03F7/7065Defects, e.g. optical inspection of patterned layer for defects
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

本发明提出一种光阻缺陷的验证方法,属于半导体技术领域。所述光阻缺陷的验证方法包括:提供一衬底;在所述衬底上形成多个光阻柱;在所述光阻柱上形成光阻层;以及检测所述光阻层是否存在缺陷;若不存在缺陷,则保存所述光阻层形成的参数;若存在缺陷,则修正所述光阻层的形成条件,直至形成表面形貌良好的所述光阻层。通过本发明提出的光阻缺陷的验证方法,能够提高生产效率。

Description

一种光阻缺陷的验证方法
技术领域
本发明属于半导体技术领域,特别涉及一种光阻缺陷的验证方法。
背景技术
在半导体制造过程中,光阻是重要的制作环节之一。在半导体器件制造之前,会对光阻制程进行评估,且光阻制程的评估通常会在平坦的裸片(bare wafer)上进行,通过调整涂胶机台中的涂布程序以得到涂布均匀的光阻表面,例如Track机台中的涂布程序。但在实际生产过程中,半导体产品的表面由于制备的各种功能层,导致衬底表面通常是高低起伏,利用在裸片上调整的涂布程序可能会造成产品衬底上光阻涂布不均匀的问题。则需要对涂布程序进行重新调整,而重新调整需要在产品衬底上进行,时间周期较长,且对产品衬底影响较大,造成生产效率低和产品衬底返工等问题。
因此,提供一种简单便捷的光阻缺陷的验证方法已经成为亟需解决的问题。
发明内容
鉴于上述现有技术的不足,本申请提出一种光阻缺陷的验证方法,可以对光阻缺陷进行验证,提高生产效率,降低产品衬底的返工。
为实现上述目的及其他目的,本申请提出一种光阻缺陷的验证方法,包括:
提供一衬底;
在所述衬底上形成多个光阻柱;
在所述光阻柱上形成光阻层;以及
检测所述光阻层是否存在缺陷;
若不存在缺陷,则保存所述光阻层形成的参数;
若存在缺陷,则修正所述光阻层的形成条件,直至形成表面形貌良好的所述光阻层。
在本发明一实施例中,所述光阻柱通过以下步骤制备:
在所述衬底上形成第一光刻胶;以及
对所述第一光刻胶进行显影。
在本发明一实施例中,所述光阻柱还可以通过以下步骤制备:
在所述衬底上形成第一光刻胶;
在所述第一光刻胶上形成第二光刻胶;
显影所述第二光刻胶,以作为所述第一光刻胶的掩膜;以及
显影所述第一光刻胶。
在本发明一实施例中,所述第一光刻胶和所述第二光刻胶极性相反。
在本发明一实施例中,所述光阻柱的高度为30nm~2μm。
在本发明一实施例中,所述光阻柱形成后,采用深紫外光照射所述光阻柱。
在本发明一实施例中,所述深紫外光的波长为220~320nm。
在本发明一实施例中,所述光阻柱的处理还包括加热处理,且所述加热处理的温度为25~300℃。
在本发明一实施例中,所述加热处理的升温速率为1~4℃/min。
在本发明一实施例中,形成所述光阻层的光刻胶和形成所述光阻柱的光刻胶极性相反。
综上所述,本申请提出一种光阻缺陷的验证方法,可以预测产品制作过程中,可能发生的光阻缺陷问题,对光阻缺陷进行验证,提前修正光阻层的形成条件,获得表面形貌较好的光阻层。可以实现生产线的连续生产,提高产品制造良率,减小产品衬底的返工率,提高企业生产效率,降低企业生产成本。
当然,实施本发明的任一产品并不一定需要同时达到以上所述的所有优点。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对实施例描述所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明在一实施例中光阻缺陷的验证方法示意图。
图2为本发明在一实施例中在衬底上形成光刻胶层。
图3为本发明在另一实施例中在衬底上形成光刻胶层。
图4为本发明在一实施例中光阻柱结构示意图。
图5为本发明在一实施例中光阻柱处理后结构示意图。
图6为本发明在一实施例中光阻层出现缺失和凹陷缺陷示意图。
图7为本发明在一实施例中图6的俯视图。
图8为本发明在一实施例中光阻层出现纹路缺陷示意图。
图9为本发明在一实施例中光阻层结构平整示意图。
附图标记说明:
10衬底;11第一光刻胶;12第二光刻胶;13光阻柱;14光阻层。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例,都属于本发明保护的范围。
需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
在本发明中,需要说明的是,如出现术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等,其所指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。此外,如出现术语“第一”、“第二”仅用于描述和区分目的,而不能理解为指示或暗示相对重要性。
在半导体制造过程中,光刻工艺是半导体制造过程中最为重要的工艺步骤之一,先在基材上覆盖光刻胶,再通过掩膜版将图形复制到基材上,为下一步的刻蚀、离子注入或其他制作工艺提供条件。其中,光刻的成本约为整个基材制造工艺的三分之一,耗费时间约占整个基材制造工艺的40~60%,因此,光刻制程的准确性对半导体制造的质量、成本以及良率等方面的影响较大。在光刻工艺中,光阻的涂布设备系统是一个半导体制造中的基材加工自动化系统,是半导体制造领域中光刻工艺的核心设备,设备内部含有涂胶、显影、增粘、烘烤等功能,其中涂胶是重要的功能单元。经过涂胶单元后,在基材表面会涂布一层目标厚度的光阻层,光阻层涂布是否均匀直接影响后续曝光时的质量。随着半导体器件的集成化不断提高,对光阻层涂布的均匀性要求就越来越严格。在光阻涂布设备系统中,对涂胶单元进行转速、时间的设定不同,使得基材表面的光阻均匀性发生变化。因此,通过调节光阻形成参数,可以改进光阻成膜的均匀性。
在半导体制造工艺开始前,采用衬底裸片对光阻制程工艺进行评估,以得到涂布均匀的光阻表面。但在实际生产过程中,产品衬底的表面具有各种功能层,使得产品衬底的表面具有高低不同的形貌,再使用衬底裸片上光阻的涂布程序制备光阻层,可能会造成光阻涂布不均匀的问题,导致产品返工等问题。而在产品衬底上调整涂布程序,工艺调整周期较长,且对产品衬底影响较大,易造成产品衬底的返工或报废,导致原料浪费和企业的生产效率低等问题。本发明提供一种光阻缺陷的验证方法,可模拟产品衬底,对光阻缺陷进行验证,避免后续制程中的光阻缺陷等问题,可广泛应用于半导体制程的各个工艺中。
请参阅图1所示,本发明提供一种光阻缺陷的验证方法,通过模拟产品衬底的表面,对光阻层缺陷进行验证,提高企业生产效率,降低企业生产成本。光阻缺陷的验证方法包括步骤S101-S103。
S101、提供一衬底,且在所述衬底上设置有光阻柱。
S102、在所述光阻柱上形成光阻层。
S103、判断所述光阻层是否存在缺陷:
若不存在缺陷,则所述光阻层的形成条件可用于半导体制程中。
若存在缺陷,则修正所述光阻层的形成条件,直至所述光阻层不存在缺陷。
请参阅图2所示,在本发明一实施例中,首先提供一衬底10,衬底10作为光阻缺陷验证的基材。其中,衬底10可以为任意适用的半导体材料,例如为碳化硅(SiC)、氮化镓(GaN)、氧化锌(ZnO)、氮化铝(AlN)、氮化铟(InN)、磷化镓(GaP)、铝砷化镓(AlGaAs)、铝镓铟磷(AlGaInP)、磷化铟(InP)、砷化镓(GaAs)、砷化铟(InAs)、硅锗(GeSi)、蓝宝石、硅片或者其它III/V化合物形成的半导体材料等,还包括这些半导体构成的叠层结构,或者为绝缘体上硅、绝缘体上层叠硅、绝缘体上层叠锗化硅、绝缘体上锗化硅以及绝缘体上锗等。本发明不限制衬底10的材料,具体可根据模拟的半导体产品的生产过程对衬底10进行选择,在本实施例中,衬底10例如为硅半导体衬底。
请参阅图2所示,在本发明一实施例中,在衬底10上形成第一光刻胶11和第二光刻胶12,其中,第一光刻胶11设置在衬底10上,第二光刻胶12设置在第一光刻胶11上。具体的,在涂布光刻胶之前,对衬底10采用化学清洗或冲洗等方式进行清洗并烘干,去除衬底10上的污染或颗粒,减少针孔或其他缺陷,以提高光刻胶的附着性。对衬底10进行预处理,确保衬底10的表面是完全平整的,涂胶时能够确保第一光刻胶11的厚度均匀性,以确保第一光刻胶11的显影效果。在第一光刻胶11形成后,对第一光刻胶11进行烘烤,例如在70~90℃下进行烘烤,且烘烤时间例如为10~25min。在第一光刻胶11上涂覆第二光刻胶12,且确保第一光刻胶11和第二光刻胶12的极性不同。在本实施例中,第一光刻胶11例如设置为正胶,第二光刻胶12例如设置为负胶,在其他实施例中,第一光刻胶11也可以设置为负胶,第二光刻胶12设置为正胶。
请参阅图2至图4所示,在本发明一实施例中,第一光刻胶11的厚度可以依据模拟的产品衬底上功能层的厚度而进行设定,准确模拟出产品衬底上的高度差,以确保光阻缺陷验证的准确性。具体的,第一光刻胶11的厚度例如设置为30nm~2μm,保证第一光刻胶11的厚度和产品衬底上功能层的厚度一致,第二光刻胶12的厚度例如设置为100nm~1μm,确保在显影部分第一光刻胶11时,保留的部分第一光刻胶11形貌良好。通过设置两层光刻胶,以确保第一光刻胶11在形成光阻柱时,形成的光阻柱结构完整,减低过刻蚀或刻蚀不足的现象,提高光阻柱的完整性。在其他实施例中,也可以在衬底10上形成一层光刻胶,例如仅形成第一光刻胶11,且第一光刻胶11可以为正胶,也可以为负胶。在第一光刻胶11形成后,通过掩膜版对第一光刻胶11进行曝光显影处理,以在衬底10上形成光阻柱13。该方法方便快捷,节约工艺时间,可应用于第一光刻胶11厚度较小的光阻缺陷验证过程中,当第一光刻胶11厚度较大时,采用形成一层光刻胶制备光阻柱时,光阻柱的尺寸易出现偏差,导致验证的准确性降低。此时,可选择在衬底10上形成第一光刻胶11和第二光刻胶12,以提高第一光刻胶11形成光阻柱13的准确性。
请参阅图2和图4所示,在本发明一实施例中,在第二光刻胶12形成后,利用掩膜版对第二光刻胶12进行曝光显影处理,由于第二光刻胶12为负胶,掩膜版覆盖的区域在显影过程中可以被去除掉,而未被掩膜板覆盖而可以透光的区域在第一次曝光过程中发生了负性光敏反应,保留在第一光刻胶11上。且第一光刻胶11和第二光刻胶12的极性不同,因此,在第二光刻胶12曝光显影后,在第一光刻胶11上形成图案化的第二光刻胶12,图案化的第二光刻胶12作为第一光刻胶11的掩膜。对第一光刻胶11进行显影,去除部分第一光刻胶11,以形成光阻柱13,在形成光阻柱13后,去除第二光刻胶12。在形成光阻柱13的过程中,同一衬底10上的光阻柱13的高度一致,例如为30nm~2μm,不同衬底10上的光阻柱13的高度不同,以模拟不同产品或产品在不同制备过程中,产品衬底上功能层的高度。光阻柱13和衬底10之间具有高度差,从而在衬底10上形成高低不平的表面,以模拟产品衬底的表面。
请参阅图5所示,在本发明一实施例中,在形成光阻柱13后,光阻柱13的强度和耐热性等性能较差,无法表示产品衬底中的功能层,因此,需要对光阻柱13进行处理,以提高光阻柱13的性质,使得光阻柱13的性质更接近产品衬底上功能层的性质,提高模拟的可靠性。具体的,光阻柱13的处理方式包括使用深紫外光对光阻柱13进行照射处理,且深紫外光的波长例如为220~320nm,深紫外光照射处理的时间例如为10~40min。通过深紫外光处理,光阻柱13在深紫外光的作用下,发生聚合反应,达到硬化光阻柱13的作用。在对光阻柱13进行深紫外光处理时,可以在常温下进行,也可以对光阻柱13进行加热处理。其中,光阻柱13的处理温度例如为25~300℃,且升温速率控制在1~4℃/min,以防止升温速率较快,光阻柱13受热不均匀,影响光阻柱13的形貌。通过深紫外处理和加热处理,获得强度较高的光阻柱13,且同时提高光阻柱13的耐热性和稳定性等性能。通过对光阻柱13进行处理,在衬底10的表面形成具有高低不平的表面,且光阻柱13的性能稳定,可用来模拟产品衬底的表面,用以验证在产品制作过程中光阻层可能存在的缺陷情况,提前对光阻层形成的条件进行修正,减少产品衬底的返工和损伤,提高企业生产效率。
请参阅图6至图8所示,在本发明一实施例中,在对光阻柱13处理完成后,在光阻柱13上形成光阻层14。具体的,在光阻柱13上涂布光刻胶,以形成光阻层14。其中,形成光阻层14的光刻胶和后期产品衬底中使用的光刻胶相同,形成光阻层14的光刻胶与光阻柱13的光刻胶极性不同,在验证过程中,可减少光阻柱13的损坏,同时减少因光阻层14的光刻胶种类偏差对验证结果的影响。在本实施例中,光阻层14例如选择负性光刻胶,且光刻胶的粘度值例如为10~15cP(厘泊),光刻胶的给胶量例如为8~12ml,在旋涂光刻胶时,先控制衬底10的转速例如为450~600rpm/min,待转速稳定后,滴加光刻胶,且光刻胶的流量例如为1~3cc,同时以2000~3000rpm/min的加速度将衬底10的转速提升到2000-5000rpm/min,旋涂20~60s。旋涂完成后,在80~90℃下烘烤10~20min,形成光阻层14。
请参阅图6至图8所示,在本发明一实施例中,在光阻层14形成后,通过目检、电子显微镜检测、干涉显微镜或探针测量等方式检测光阻层14是否存在缺陷。如图6和图7所示,光阻层14形成在光阻柱13上,当光阻层14存在缺陷时,即光阻层14表面不平整。由于光阻柱13的高度及分布密度的不同,光阻层14存在例如光阻缺失、凹陷或纹路等缺陷,此时,光阻层14的形成条件不能应用到产品生产线中。
请参阅图6至图7所示,在本发明一实施例中,当光阻层14出现缺失时,为了获得表面形貌良好的光阻层14的形成条件,采用光阻层14的光刻胶去除液,去除光阻柱13上形成的光阻层14,保留光阻柱13。然后修正Track机台中光阻层14的形成条件,例如增加光刻胶的给胶量,将光刻胶的给胶量例如修改为10~14ml,同时,修改衬底10的匀胶加速度,例如修改为1500~2000rpm/min,将衬底10的转速提升到2000~5000rpm/min,旋涂20~60s。旋涂完成后,在80~90℃下烘烤10~20min,形成新的光阻层14,再对新形成的光阻层14进行检测,直至光阻层14表面平整、无缺陷。当光阻层14出现凹陷时,为了获得准确的光阻层形成条件,采用光阻层14的光刻胶去除液,去除光阻柱13上形成的光阻层14,保留光阻柱13。然后修正Track机台中光阻层14的形成条件,例如增加光刻胶的给胶量,将光刻胶的给胶量例如修改为10~14ml,同时,修改衬底10的匀胶加速度,例如修改为1000~1500rpm/min,将衬底10的转速提升到2000~5000rpm/min,旋涂40~80s。旋涂完成后,在80~90℃下烘烤10~20min,形成新的光阻层14,再对新形成的光阻层14进行检测,直至光阻层14表面平整、无缺陷。
请参阅图6和图8所示,在本发明一实施例中,在衬底10上形成的光阻层14出现纹路时,为了获得表面形貌良好的光阻层14形成条件,采用光阻层14的光刻胶去除液,去除光阻柱13上形成的光阻层14,保留光阻柱13。然后修正Track机台中光阻层14的形成条件,例如修改衬底10的匀胶加速度,例如修改为500~1000rpm/min,将衬底10的转速提升到1500~4000rpm/min,旋涂20~60s。旋涂完成后,在80~90℃下烘烤10~20min,形成新的光阻层14,再对新形成的光阻层14进行检测,直至光阻层14表面平整、无缺陷。当然,在具体实施中还可以对光刻胶的流量、转速、涂布的速度、涂布的距离或涂布的压力等参数进行调整,重新旋涂光阻层14。在形成新的光阻层14后,再对新形成的光阻层14进行检测,直至光阻层14表面平整、无缺陷,如图9所示。此时,光阻层14的形成条件,可应用到后期产品衬底中,以提高后期产品的良率和降低后期产品的返工率,同时,节约生产时间,降低企业生产成本。
如图9所示,在本发明一实施例中,在光阻柱13上形成光阻层14,通过目检、电子显微镜检测、干涉显微镜或探针测量等方式检测光阻层14是否存在缺陷。如图9所示,光阻层14形成在光阻柱13上,且光阻层14的表面无缺陷,即光阻层14的表面平整,不存在光阻缺失、凹陷、纹路、旋涡或圆晕等问题,则说明光阻层14的形成程序可直接应用于后续产品线上,此时,保存光阻层14的形成参数。通过在衬底10上形成光阻柱13,模拟后续制程中产品衬底的表面,对在产品衬底上的形成的光阻层进行缺陷验证,预测产品制作过程中,可能发生的光阻缺陷问题,修正光阻层的形成条件,提前改善光阻层的形成条件,减小产品返工率,提高生产效率。且验证后的衬底,可以去除表面的光阻柱,重复使用,减少浪费。
综上所述,本申请提出一种光阻缺陷的验证方法,先在衬底上形成光阻柱,以模拟产品衬底高低不平的表面,模拟在产品衬底上的形成的光阻层进行缺陷验证。可以预测产品制作过程中,可能发生的光阻缺陷问题,提前修正光阻层的形成条件,获得表面形貌较好的光阻层,在生产线上,可以实现连续生产,提高产品制造良率,减小产品衬底的返工率,提高企业生产效率,降低企业生产成本。
本发明所示实施例的上述描述(包括在说明书摘要中所述的内容)并非意在详尽列举或将本发明限制到本文所公开的精确形式。尽管在本文仅为说明的目的而描述了本发明的具体实施例和本发明的实例,但是正如本领域技术人员将认识和理解的,各种等效修改是可以在本发明的精神和范围内的。如所指出的,可以按照本发明所述实施例的上述描述来对本发明进行这些修改,并且这些修改将在本发明的精神和范围内。
因而,尽管本发明在本文已参照其具体实施例进行描述,但是修改自由、各种改变和替换意在上述公开内,并且应当理解,在某些情况下,在未背离所提出发明的范围和精神的前提下,在没有对应使用其他特征的情况下将采用本发明的一些特征。因此,可以进行许多修改,以使特定环境或材料适应本发明的实质范围和精神。本发明并非意在限制到在下面权利要求书中使用的特定术语和/或作为设想用以执行本发明的最佳方式公开的具体实施例,但是本发明将包括落入所附权利要求书范围内的任何和所有实施例及等同物。
以上描述仅为本申请的较佳实施例以及对所运用技术原理的说明,本领域技术人员应当理解,本申请中所涉及的发明范围,并不限于上述技术特征的特定组合而成的技术方案,同时也应涵盖在不脱离所述发明构思的情况下,由上述技术特征或其等同特征进行任意组合而形成的其它技术方案,例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。除说明书所述的技术特征外,其余技术特征为本领域技术人员的已知技术,为突出本发明的创新特点,其余技术特征在此不再赘述。

Claims (10)

1.一种光阻缺陷的验证方法,其特征在于,包括:
提供一衬底;
在所述衬底上形成多个光阻柱;
在所述光阻柱上形成光阻层;以及
检测所述光阻层是否存在缺陷;
若不存在缺陷,则保存所述光阻层形成的参数;
若存在缺陷,则修正所述光阻层的形成条件,直至形成表面形貌良好的所述光阻层。
2.根据权利要求1所述的光阻缺陷的验证方法,其特征在于,所述光阻柱通过以下步骤制备:
在所述衬底上形成第一光刻胶;以及
对所述第一光刻胶进行显影。
3.根据权利要求1所述的光阻缺陷的验证方法,其特征在于,所述光阻柱还可以通过以下步骤制备:
在所述衬底上形成第一光刻胶;
在所述第一光刻胶上形成第二光刻胶;
显影所述第二光刻胶,以作为所述第一光刻胶的掩膜;以及
显影所述第一光刻胶。
4.根据权利要求3所述的光阻缺陷的验证方法,其特征在于,所述第一光刻胶和所述第二光刻胶极性相反。
5.根据权利要求1所述的光阻缺陷的验证方法,其特征在于,所述光阻柱的高度为30nm~2μm。
6.根据权利要求1所述的光阻缺陷的验证方法,其特征在于,所述光阻柱形成后,采用深紫外光照射所述光阻柱。
7.根据权利要求6所述的光阻缺陷的验证方法,其特征在于,所述深紫外光的波长为220~320nm。
8.根据权利要求6所述的光阻缺陷的验证方法,其特征在于,所述光阻柱的处理还包括加热处理,且所述加热处理的温度为25~300℃。
9.根据权利要求8所述的光阻缺陷的验证方法,其特征在于,所述加热处理的升温速率为1~4℃/min。
10.根据权利要求1所述的光阻缺陷的验证方法,其特征在于,形成所述光阻层的光刻胶和形成所述光阻柱的光刻胶极性相反。
CN202210511456.9A 2022-05-12 2022-05-12 一种光阻缺陷的验证方法 Pending CN114609868A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210511456.9A CN114609868A (zh) 2022-05-12 2022-05-12 一种光阻缺陷的验证方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210511456.9A CN114609868A (zh) 2022-05-12 2022-05-12 一种光阻缺陷的验证方法

Publications (1)

Publication Number Publication Date
CN114609868A true CN114609868A (zh) 2022-06-10

Family

ID=81870526

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210511456.9A Pending CN114609868A (zh) 2022-05-12 2022-05-12 一种光阻缺陷的验证方法

Country Status (1)

Country Link
CN (1) CN114609868A (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000216369A (ja) * 1999-01-20 2000-08-04 United Microelectronics Corp フォトレジスト材料の除去プロセス及び該除去プロセスを使用したcmosフォトセンサ―の製造方法
CN101295671A (zh) * 2007-04-23 2008-10-29 联华电子股份有限公司 形成接触孔的方法
KR20090016841A (ko) * 2007-08-13 2009-02-18 주식회사 하이닉스반도체 반도체 소자 제조 방법
CN104423084A (zh) * 2013-09-09 2015-03-18 上海仪电显示材料有限公司 掩膜版及滤光板的制造方法
CN107134431A (zh) * 2016-02-25 2017-09-05 凌巨科技股份有限公司 改善光阻不均的薄膜晶体管电路结构及方法
US20180188565A1 (en) * 2017-01-03 2018-07-05 Boe Technology Group Co., Ltd. Method and device for processing photoresist component
CN111883477A (zh) * 2020-09-28 2020-11-03 晶芯成(北京)科技有限公司 一种半导体结构及其制造方法
CN111987037A (zh) * 2020-07-29 2020-11-24 南京中电熊猫液晶显示科技有限公司 一种微型器件转移头及其制造方法
CN112992660A (zh) * 2021-05-10 2021-06-18 度亘激光技术(苏州)有限公司 半导体结构形成方法
WO2022028112A1 (zh) * 2020-08-05 2022-02-10 长鑫存储技术有限公司 半导体结构的制作方法及半导体结构
CN114127895A (zh) * 2019-06-12 2022-03-01 东京毅力科创株式会社 半导体器件的平坦化

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000216369A (ja) * 1999-01-20 2000-08-04 United Microelectronics Corp フォトレジスト材料の除去プロセス及び該除去プロセスを使用したcmosフォトセンサ―の製造方法
CN101295671A (zh) * 2007-04-23 2008-10-29 联华电子股份有限公司 形成接触孔的方法
KR20090016841A (ko) * 2007-08-13 2009-02-18 주식회사 하이닉스반도체 반도체 소자 제조 방법
CN104423084A (zh) * 2013-09-09 2015-03-18 上海仪电显示材料有限公司 掩膜版及滤光板的制造方法
CN107134431A (zh) * 2016-02-25 2017-09-05 凌巨科技股份有限公司 改善光阻不均的薄膜晶体管电路结构及方法
US20180188565A1 (en) * 2017-01-03 2018-07-05 Boe Technology Group Co., Ltd. Method and device for processing photoresist component
CN114127895A (zh) * 2019-06-12 2022-03-01 东京毅力科创株式会社 半导体器件的平坦化
CN111987037A (zh) * 2020-07-29 2020-11-24 南京中电熊猫液晶显示科技有限公司 一种微型器件转移头及其制造方法
WO2022028112A1 (zh) * 2020-08-05 2022-02-10 长鑫存储技术有限公司 半导体结构的制作方法及半导体结构
CN111883477A (zh) * 2020-09-28 2020-11-03 晶芯成(北京)科技有限公司 一种半导体结构及其制造方法
CN112992660A (zh) * 2021-05-10 2021-06-18 度亘激光技术(苏州)有限公司 半导体结构形成方法

Similar Documents

Publication Publication Date Title
TW497138B (en) Method for improving consistency of critical dimension
Delgadillo et al. All track directed self-assembly of block copolymers: process flow and origin of defects
US8318607B2 (en) Immersion lithography wafer edge bead removal for wafer and scanner defect prevention
WO2014108039A1 (zh) 一种用于减少晶片边缘区域曝光散焦的曝光方法及光刻工艺
JPH0425126A (ja) 半導体装置の製造方法
CN104009021A (zh) 一种用于光刻胶厚度摆动曲线测试的硅片及制作方法
US8409456B2 (en) Planarization method for high wafer topography
CN114609868A (zh) 一种光阻缺陷的验证方法
US20060003591A1 (en) Multi-step EBR process for photoresist removal
CN110568726A (zh) 一种曝光聚焦补偿方法
JP2011061169A (ja) 半導体製造プロセス及びその装置
JP2004134749A (ja) 半導体ウェーハの表面を平坦化する方法
CN106683986A (zh) 一种改善晶片边缘缺陷的方法
CN114078991A (zh) 一种图形化衬底的制备方法和匀胶系统
US6998351B2 (en) Method for forming a micro pattern
CN104779178A (zh) 底部防反射层形成方法
TWI407271B (zh) The method of pattern transfer of deep microns
JPS594019A (ja) パタ−ン比較検査方法
JPS61184824A (ja) レジスト塗布方法およびレジスト塗布装置
CN113391520A (zh) 光刻胶的涂布方法及其光刻方法
US9256703B1 (en) Method of detecting a scattering bar by simulation
JPS6219049B2 (zh)
CN116430677A (zh) 光刻胶关键尺寸摆线的制作方法
Boon et al. Impact of different developer concentrations for advanced packaging photolithography
CN116931390A (zh) 一种剥离方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20220610

RJ01 Rejection of invention patent application after publication