CN106683986A - 一种改善晶片边缘缺陷的方法 - Google Patents
一种改善晶片边缘缺陷的方法 Download PDFInfo
- Publication number
- CN106683986A CN106683986A CN201610703068.5A CN201610703068A CN106683986A CN 106683986 A CN106683986 A CN 106683986A CN 201610703068 A CN201610703068 A CN 201610703068A CN 106683986 A CN106683986 A CN 106683986A
- Authority
- CN
- China
- Prior art keywords
- photoresist layer
- width
- photoresist
- chip
- waffer edge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Abstract
本发明公开了一种改善晶片边缘缺陷的方法,包括提供晶片并在所述晶片上涂覆负性的第一光刻胶层;对第一光刻胶层进行第一次晶片边缘曝光工艺以在晶片上形成仅覆盖晶片边缘第一宽度的环形的第一光刻胶层;在晶片及环形的第一光刻胶层上涂覆第二光刻胶层;对第二光刻胶层进行曝光宽度为第二宽度的第二次晶片边缘曝光工艺。本发明能够解决晶片边缘曝光工艺后光刻胶的光刻胶形貌在过渡性斜坡位置厚度均匀性不一导致刻蚀缺陷的问题。
Description
技术领域
本发明涉及半导体集成电路制造技术,特别涉及一种改善晶片边缘缺陷的方法。
背景技术
在摩尔定律下集成电路的线宽越来越小,目前已经到达22nm量产的阶段,而光刻工艺作为推动集成电路制造技术的关键工艺一直以来备受业界的关注。光刻工艺包含三个步骤:光刻胶旋涂、曝光、显影。作为光刻工艺的第一步骤,光刻胶涂覆的好坏直接影响了后续工艺的成品率。现有的光刻胶涂覆一般采用旋涂的方式,旋涂是指将晶片固定于旋涂机台上的旋转轴上,在晶片处于旋转的状态下进行光刻胶的涂覆,利用离心力使光刻胶分布于晶片的表面。利用旋涂的方式形成在晶片的中心位置的光刻胶厚度标胶均匀,但是在晶片边缘的堆积的光刻胶在后续的工艺中容易发生剥离或者在晶片上产生颗粒,进而影响中央区的图形区转移,使得无法得到良好的图形。此外,光刻胶的堆积还会造成机台污染等问题。因此,在光刻胶的旋涂后,一般会进行去除晶片边缘的光刻胶。
常见的晶片边缘光刻胶去除工艺有两种:一种是化学方法(EBR),在旋涂光刻胶后,喷出少量溶剂在晶片上的正反面边缘,并控制溶剂不要到达晶片的中心区域。但是利用该化学方法去除晶片比较粗糙,空间分辨率比较低,为大约0.5~1mm。另一种方法是光学方法,即晶片边缘曝光方法(WEE),在旋涂光刻胶之后,通过图形定义元件在晶片边缘的投影来将图形边缘的光刻胶去除。虽然与化学方法相比,利用该光学方法能较为精确地控制要去除的晶片边缘的宽度和位置,提高了空间分辨率。但是,由于图形定义元件的投影将导致大约50um的模糊边缘,因此利用该光学方法去除晶片的边缘后,仍存在相当宽的光刻胶仅被部分去除的过渡区域。这样的过渡区域的光刻胶阻挡性不足,很容易在后续刻蚀过程中引起缺陷及硅尖刺,降低工艺的成品率。为改善该缺陷,常用的方法是在刻蚀期间采用铁环,但对于深度刻蚀的情况下(如:50um深沟槽刻蚀),在铁环与空气的交界部分可能会导致刻蚀不均匀的现象或者刻蚀不到位的情况。
发明内容
本发明的主要目的在于克服现有技术的缺陷,提供一种改善晶片边缘缺陷的方法。
为达成上述目的,本发明提供一种改善晶片边缘缺陷的方法,包括以下步骤:
S1:提供晶片并在所述晶片上涂覆第一光刻胶层,所述第一光刻胶层为负性光刻胶层;
S2:对所述第一光刻胶层进行晶片边缘曝光工艺以在所述晶片上形成仅覆盖晶片边缘第一宽度的环形的第一光刻胶层;
S3:在所述晶片及环形的第一光刻胶层上涂覆第二光刻胶层,所述第二光刻胶层为正性光刻胶层;
S4:对所述第二光刻胶层进行晶片边缘曝光工艺以去除所述晶片边缘第二宽度的第二刻胶层。
优选地,在步骤S2之后、步骤S3之前,还包括在所述晶片及第一光刻胶层上涂覆一层增粘材料层。
优选地,所述第一宽度大于所述第二宽度至少0.5mm。
优选地,所述第一宽度小于等于5mm且大于0.5mm。
优选地,所述第二宽度小于等于5mm且大于0.5mm。
优选地,所述所用的光刻胶类型为G-line,I-line,KRF或ARF类型。
本发明的有益效果在于利用负性光刻胶经过边缘曝光工艺曝光会被保留下来,同时有倒梯形的光刻胶形貌的特点,改善了晶片边缘曝光工艺后正性光刻胶的光刻胶形貌在过渡性斜坡位置因厚度均匀性不一而导致的刻蚀后缺陷的产生,在WEE交界位置都会有非常明显的改善,且本发明能够和现有工艺兼容,还具有工艺成本低的优点。
附图说明
图1所示为本发明的改善晶片边缘缺陷的方法的流程图;
图2至图5所示为本发明一实施例的改善晶片边缘缺陷的方法各步骤后晶片结构的剖视图;
图6所示为本发明一实施例的晶片显影烘烤后的俯视图;
图7所示为本发明另一实施例涂覆第二光刻胶层后晶片结构的剖视图;
图8所示为本发明另一实施例的对第二光刻胶层进行第二次晶片边缘曝光工艺后晶片结构的剖视图。
具体实施方式
为使本发明的内容更加清楚易懂,以下结合说明书附图,对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例,本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
实施例1
图1至图6显示了本发明第一实施例的改善晶片边缘缺陷的方法的流程图,以下将结合图1至图6对本实施例的改善方法进行详细说明。
请参考图1,改善晶片边缘缺陷的方法包括以下步骤:
步骤S1:提供晶片并在晶片上涂覆第一光刻胶层。
该晶片100可以为原始或外延的半导体材料晶片,如单晶硅/锗硅/锗或其他公知的III-V族半导体材料晶片、带有绝缘埋层的单晶硅/锗硅/应变硅/锗/或其他公知的III-V族半导体材料晶片(SOI/SGOI/sSOI/GOI晶圆)等,且晶片100可以是已经完成部分工艺的,即其可包括形成于表面的各种半导体结构。请参见图2,本步骤中在晶片整个表面上形成一层第一光刻胶层101,第一光刻胶层101为负性光刻胶层,其形成方法例如是旋涂法。需要注意的是,旋涂负性光刻胶层101后,不进行晶片边缘的EBR去胶工艺,此时晶片边缘会产生负性光刻胶堆积。
S2:对第一光刻胶层进行曝光宽度为第一宽度的第一次晶片边缘曝光工艺,以在晶片上形成仅覆盖晶片边缘第一宽度的环形的第一光刻胶层。
本步骤中,对负性光刻胶层101进行晶片边缘曝光工艺(WEE),使得仅在晶片边缘第一宽度d1的环形的负性光刻胶层101被保留。晶片边缘曝光工艺的具体方法例如以强光照射到晶片的边缘区,对晶片边缘区的负性光刻胶层进行曝光,之后对整个晶片进行显影烘烤工艺。曝光工艺的光源波长为G-line,I-line,KRF或ARF,所用的光刻胶为G-line,I-line,KRF或ARF类型。由于负性光刻胶层的特性经曝光后晶片边缘的负性光刻胶层得以保留,从而形成了环形的第一光刻胶层102,且环形的第一光刻胶层102具有倒梯形的横截面形貌,如图3所示。较佳的,环形的第一光刻胶层102的第一宽度小于等于5mm且大于0.5mm。
S3:在晶片及环形的第一光刻胶层上涂覆第二光刻胶层;
本步骤中,第二光刻胶层103为正性,其也是在晶片整个表面以旋涂法形成,并且之后对第二光刻胶层103也没有进行晶片边缘的EBR去胶工艺,如图4所示。较佳的,在形成第二光刻胶层103之前还可现在晶片及环形的第一光刻胶层102形成一层增粘材料层,如HMDS,以提高第二光刻胶层103与晶片的粘附性。
S4:对第二光刻胶层进行曝光宽度为第二宽度的第二次晶片边缘曝光工艺。
本步骤中,对正性光刻胶层103进行晶片边缘曝光工艺(WEE),使得晶片边缘第二宽度d2的环形的正性光刻胶层被去除,如图5和图6所示。需要注意的是,第二宽度d2和第一宽度d1满足d1-d2>0.5mm,以确保正性光刻胶103和环形负性光刻胶102的重叠部分要大于0.5mm。第二宽度d2的范围为小于等于5mm且大于0.5mm。
虽然经晶片边缘曝光工艺后所形成的正性光刻胶层103的外侧壁也具有过渡性斜坡形貌,但由于该过渡区域下方以及在晶片边缘5mm处都有环形负性光刻胶层102的保护,而环形负性光刻胶层102本身具有倒梯形的形貌,不会产生斜坡过渡区,因此能够弥补正性光刻胶层104在斜坡位置光刻胶厚度的不均匀性,提高光刻胶的阻挡性,从而改善刻蚀后硅尖刺缺陷,缺陷的个数可以从上万颗直接降低到100颗以内。
实施例2
以下将结合图1-4以及图7对本发明第二实施例的的改善方法进行详细说明。
请参考图1,改善晶片边缘缺陷的方法包括以下步骤:
步骤S1:提供晶片并在晶片上涂覆第一光刻胶层。
该晶片100可以为原始或外延的半导体材料晶片,如单晶硅/锗硅/锗或其他公知的III-V族半导体材料晶片、带有绝缘埋层的单晶硅/锗硅/应变硅/锗/或其他公知的III-V族半导体材料晶片(SOI/SGOI/sSOI/GOI晶圆)等,且晶片100可以是已经完成部分工艺的,即其可包括形成于表面的各种半导体结构。请参见图2,本步骤中在晶片整个表面上形成一层第一光刻胶层101,第一光刻胶层101为负性光刻胶层,其形成方法例如是旋涂法。需要注意的是,旋涂负性光刻胶层101后,不进行晶片边缘的EBR去胶工艺,此时晶片边缘会产生负性光刻胶堆积。
S2:对第一光刻胶层进行曝光宽度为第一宽度的第一次晶片边缘曝光工艺,以在晶片上形成仅覆盖晶片边缘第一宽度的环形的第一光刻胶层。
本步骤中,对负性光刻胶层101进行晶片边缘曝光工艺(WEE),使得仅在晶片边缘第一宽度d1的环形的负性光刻胶层101被保留。晶片边缘曝光工艺的具体方法例如以强光照射到晶片的边缘区,对晶片边缘区的负性光刻胶层进行曝光,之后对整个晶片进行显影烘烤工艺。曝光工艺的光源波长为G-line,I-line,KRF或ARF,所用的光刻胶为G-line,I-line,KRF或ARF类型。由于负性光刻胶层的特性经曝光后晶片边缘的负性光刻胶层得以保留,从而形成了环形的第一光刻胶层102,且环形的第一光刻胶层102具有倒梯形的横截面形貌,如图3所示。较佳的,环形的第一光刻胶层102的第一宽度小于等于5mm且大于0.5mm。
S3:在晶片及环形的第一光刻胶层上涂覆负性的第二光刻胶层;
本步骤中,如图7所示,第二光刻胶层103’为负性光刻胶,其也是在晶片整个表面以旋涂法形成,并且之后对第二光刻胶层103’也没有进行晶片边缘的EBR去胶工艺。较佳的,在形成第二光刻胶层103’之前还可先在晶片及环形的第一光刻胶层102形成一层增粘材料层,如HMDS,以提高第二光刻胶层103’与晶片的粘附性。本实施例1的第二光刻胶层是正性光刻胶层。
S4:对第二光刻胶层进行曝光宽度为第二宽度的第二次晶片边缘曝光工艺。
本步骤中,对负性光刻胶层103’进行晶片边缘曝光工艺(WEE),从而晶片边缘形成第二宽度d2的环形的负性光刻胶层,如图8所示。需要注意的是,第二宽度d2和第一宽度d1满足d1-d2>0.5mm,以确保第一环形光刻胶102要超出第二光刻胶的环形部分0.5mm以上。第二宽度d2的范围为小于等于5mm且大于0.5mm。
虽然经晶片边缘曝光工艺后所形成的负性光刻胶层103’的内侧壁也具有过渡性斜坡形貌,但由于该过渡区域下方有环形负性光刻胶层102的保护,能起到一定的阻挡作用,当对第二光刻胶层进行全面图形曝光、进行后续刻蚀工艺时,比单纯的一次负胶工艺能够在一定程度上改善刻蚀后硅尖刺缺陷。
虽然本发明已以较佳实施例揭示如上,然所述诸多实施例仅为了便于说明而举例而已,并非用以限定本发明,本领域的技术人员在不脱离本发明精神和范围的前提下可作若干的更动与润饰,本发明所主张的保护范围应以权利要求书所述为准。
Claims (7)
1.一种改善晶片边缘缺陷的方法,其特征在于,包括以下步骤:
S1:提供晶片并在所述晶片上涂覆第一光刻胶层,所述第一光刻胶层为负性光刻胶层;
S2:对所述第一光刻胶层进行第一次晶片边缘曝光工艺,所述第一次晶片边缘曝光工艺的曝光宽度为第一宽度以在所述晶片上形成仅覆盖晶片边缘第一宽度的环形的第一光刻胶层;
S3:在所述晶片及环形的第一光刻胶层上涂覆第二光刻胶层;
S4:对所述第二光刻胶层进行第二次晶片边缘曝光工艺,所述第二次晶片边缘曝光工艺的曝光宽度为第二宽度。
2.根据权利要求1所述的方法,其特征在于,所述第二光刻胶层为正性光刻胶。
3.根据权利要求1所述的方法,其特征在于,所述第二光刻胶层为负性光刻胶。
4.根据权利要求2或3所述的方法,其特征在于,所述第一宽度大于所述第二宽度至少0.5mm。
5.根据权利要求4所述的方法,其特征在于,所述第一宽度小于等于5mm且大于0.5mm,所述第二宽度小于等于5mm且大于0.5mm。
6.根据权利要求1所述的方法,其特征在于,在步骤S2之后、步骤S3之前,还包括在所述晶片及第一光刻胶层上形成一层增粘材料层或者是隔离材料。
7.根据权利要求1所述的方法,其特征在于,所述的第一次边缘曝光工艺中所用的光刻胶为G-line,I-line,KRF或ARF类型;所述第二次边缘曝光工艺中所用的光刻胶为G-line,I-line,KRF或ARF类型。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610703068.5A CN106683986A (zh) | 2016-08-22 | 2016-08-22 | 一种改善晶片边缘缺陷的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610703068.5A CN106683986A (zh) | 2016-08-22 | 2016-08-22 | 一种改善晶片边缘缺陷的方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN106683986A true CN106683986A (zh) | 2017-05-17 |
Family
ID=58839976
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610703068.5A Pending CN106683986A (zh) | 2016-08-22 | 2016-08-22 | 一种改善晶片边缘缺陷的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106683986A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108417476A (zh) * | 2018-02-07 | 2018-08-17 | 上海华虹宏力半导体制造有限公司 | 晶圆顶层氧化层处理方法 |
CN108646516A (zh) * | 2017-08-28 | 2018-10-12 | 睿力集成电路有限公司 | 光刻胶涂覆设备 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040166677A1 (en) * | 2003-02-24 | 2004-08-26 | International Business Machines Corporation | Process to suppress lithography at a wafer edge |
CN101916722A (zh) * | 2010-07-23 | 2010-12-15 | 上海宏力半导体制造有限公司 | 防止晶圆边缘产生镀金属剥离的方法 |
CN102569073A (zh) * | 2010-12-07 | 2012-07-11 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制作方法 |
CN103091995A (zh) * | 2011-11-04 | 2013-05-08 | 上海华虹Nec电子有限公司 | 减少芯片边缘光阻斜坡区域的方法 |
-
2016
- 2016-08-22 CN CN201610703068.5A patent/CN106683986A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040166677A1 (en) * | 2003-02-24 | 2004-08-26 | International Business Machines Corporation | Process to suppress lithography at a wafer edge |
CN101916722A (zh) * | 2010-07-23 | 2010-12-15 | 上海宏力半导体制造有限公司 | 防止晶圆边缘产生镀金属剥离的方法 |
CN102569073A (zh) * | 2010-12-07 | 2012-07-11 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制作方法 |
CN103091995A (zh) * | 2011-11-04 | 2013-05-08 | 上海华虹Nec电子有限公司 | 减少芯片边缘光阻斜坡区域的方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108646516A (zh) * | 2017-08-28 | 2018-10-12 | 睿力集成电路有限公司 | 光刻胶涂覆设备 |
CN108417476A (zh) * | 2018-02-07 | 2018-08-17 | 上海华虹宏力半导体制造有限公司 | 晶圆顶层氧化层处理方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103943513B (zh) | 一种柔性衬底上制备石墨烯器件的方法 | |
CN103151245B (zh) | 薄膜图形化方法 | |
CN102709175B (zh) | 深沟槽工艺中光刻胶层的形成方法 | |
CN102122113A (zh) | 光刻方法 | |
CN106683986A (zh) | 一种改善晶片边缘缺陷的方法 | |
CN101625968A (zh) | 提高湿法刻蚀性能的方法 | |
CN104810259B (zh) | 晶圆及其处理方法和半导体结构的形成方法 | |
CN100498544C (zh) | 缩小光刻胶接触孔图案的临界尺寸的方法 | |
US8268086B2 (en) | Method for processing a photomask for semiconductor devices | |
CN116088274A (zh) | 半导体结构及其制造方法 | |
JP2616091B2 (ja) | 半導体装置の製造方法 | |
US20100304311A1 (en) | Method of producing resist pattern | |
CN104425216A (zh) | 具有沟槽的半导体衬底的光刻方法 | |
US20190279871A1 (en) | Method of enhancing generation efficiency of patterned optical coating | |
CN104779178B (zh) | 底部防反射层形成方法 | |
KR20130060999A (ko) | 패턴 형성 방법 | |
US7368229B2 (en) | Composite layer method for minimizing PED effect | |
CN104407503B (zh) | 曝光方法和半导体器件的制造方法 | |
TWI574344B (zh) | 支承板及其製造方法、基板處理方法 | |
JP2007214232A (ja) | パターン形成方法 | |
CN103928299B (zh) | 一种沟槽内薄膜的制备方法 | |
CN102163547B (zh) | 一种在微电子或光电子芯片上的光刻胶沉积的方法 | |
TW201417163A (zh) | 晶圓邊緣修整方法 | |
CN101770185A (zh) | 一种可减少缺陷的显影方法 | |
La Grappe et al. | A novel integration scheme for wafer singulation and selective processing using temporary dry film resist |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170517 |