CN104425216A - 具有沟槽的半导体衬底的光刻方法 - Google Patents

具有沟槽的半导体衬底的光刻方法 Download PDF

Info

Publication number
CN104425216A
CN104425216A CN201310365546.2A CN201310365546A CN104425216A CN 104425216 A CN104425216 A CN 104425216A CN 201310365546 A CN201310365546 A CN 201310365546A CN 104425216 A CN104425216 A CN 104425216A
Authority
CN
China
Prior art keywords
semiconductor substrate
photoresist
tool
fluted
protective material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310365546.2A
Other languages
English (en)
Inventor
朱岩岩
王刚宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310365546.2A priority Critical patent/CN104425216A/zh
Publication of CN104425216A publication Critical patent/CN104425216A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes

Abstract

本发明提供了一种具有沟槽的半导体衬底的光刻方法，包括：提供具有沟槽的半导体衬底；在所述沟槽中填充保护材料；在所述半导体衬底及保护材料上涂覆光刻胶；对所述光刻胶进行曝光与显影工艺形成图形化的光刻胶；刻蚀掉所述沟槽中未被图形化的光刻胶覆盖的保护材料。本发明通过在涂覆光刻胶之前先采用保护材料填充沟槽，使得半导体衬底表面平整，避免了因沟槽与半导体衬底表面的高度差引起的沟槽中的光刻胶无法完全曝光的问题。

Description

具有沟槽的半导体衬底的光刻方法
技术领域
本发明涉及集成电路制造领域，特别涉及一种具有沟槽的半导体衬底的光刻方法。
背景技术
在半导体制作工艺中，光刻是其中一个非常重要的步骤。光刻工艺是将掩膜版上的图案复制到晶圆表面，其具体过程为：采用旋涂工艺在晶圆上形成光刻胶；对光刻胶进行热处理后置于曝光设备中，通过曝光工艺对所述光刻胶层进行曝光，将掩膜版上的图案转移到光刻胶层中；接着对曝光后的光刻胶层进行曝光后热处理，并通过显影工艺进行显影，在光刻胶中形成光刻图案。
在进行离子注入等工艺之前，需要先利用光刻工艺在半导体表面形成所需图形，然后再根据形成的图形进行离子注入等工艺。若需要将离子通过沟槽注入到沟槽底部的时候，需要在填平所述沟槽之前对半导体进行光刻工艺形成所需图形，然后进行离子注入。图1a～1c为现有技术中具有沟槽的半导体衬底光刻工艺的各步骤结构示意图。如图1a～1c所示，包括以下步骤：
步骤01：提供形成有沟槽101的半导体衬底100，如图1a所示。
步骤02：在半导体衬底100表面涂覆一层光刻胶102，如图1b所示，光刻胶102填满所述沟槽101。
通常，还需要对涂覆到半导体衬底100表面的光刻胶102进行前烘处理，以去除光刻胶102中的溶剂，从而提高光刻胶102对半导体衬底100表面的黏附性以及光刻胶102的均匀性。
步骤03：对光刻胶102依次进行对准、曝光和显影，如图1c所示。
将掩膜版与半导体衬底100表面的正确位置对准，对准之后，将掩膜版和半导体衬底100曝光，把掩膜版图形以亮暗的特征转移到涂有光刻胶102的半导体衬底100上。显影是在光刻工艺中的一种重要处理方式，可利用显影剂将光刻胶100上的可溶解区域溶解，将可见的图形留在半导体衬底100表面。
后续，还需要进行后烘，即显影后的热烘处理，以去除光刻胶102中残留的溶剂，进一步提高光刻胶102对半导体衬底100表面的黏附性。
但是由于沟槽101与半导体衬底100表面存在高度差，沟槽101处的光刻胶102厚度大，沟槽底部的光刻胶102不能被完全曝光，则显影无法去除光刻胶102，如图1c所示，会对后续的工艺造成影响，若曝光时间过长，则会延长生产时间，增加工艺成本。并且随着沟槽深度的变大，这一问题将变得显著。
发明内容
本发明提供了一种具有沟槽的半导体衬底的光刻方法，以解决现有技术中沟槽与半导体衬底表面存在高度差，使得沟槽中的光刻胶无法完全曝光的问题。
本发明提供的具有沟槽的半导体衬底的光刻方法，包括：
提供具有沟槽的半导体衬底；
在所述沟槽中填充保护材料；
在所述半导体衬底及保护材料上涂覆光刻胶；
对所述光刻胶进行曝光与显影，形成图形化的光刻胶；
刻蚀掉所述沟槽中未被图形化的光刻胶覆盖的保护材料。
进一步的，所述保护材料为底部抗反射薄膜。
进一步的，所述底部抗反射薄膜采用旋涂的方式填充所述沟槽。
进一步的，采用干法刻蚀去除沟槽中未被图形化的光刻胶覆盖的保护材料。
进一步的，采用CF4/O2、HBr、Cl2或CHF3等离子进行刻蚀。
进一步的，采用旋涂方式涂覆所述光刻胶。
进一步的，涂覆光刻胶之后还包括对所述光刻胶进行前烘。
进一步的，对所述光刻胶显影之后还包括对所述光刻胶进行后烘。
进一步的，所述保护材料填满所述沟槽。
进一步的，所述半导体衬底是硅衬底、锗硅衬底或绝缘体上硅衬底。
与现有技术相比，本发明具有以下优点：
1、本发明通过在涂覆光刻胶之前先采用保护材料填充沟槽，使得半导体衬底表面平整，避免因沟槽与半导体衬底表面的高度差引起的沟槽中的光刻胶无法完全曝光的问题，从而在一定范围内提高光刻水平；
2、形成光刻图形之后再刻蚀掉沟槽中没有被图形所覆盖的保护材料，不会对后续的工艺制程造成影响。
附图说明
图1a～1c是现有技术中具有沟槽的半导体衬底光刻方法各步骤结构示意图。
图2为本发明一实施例所提供的具有沟槽的半导体衬底的光刻方法流程图。
图3a～3e为本发明一实施例所提供的具有沟槽的半导体衬底光刻方法各步骤结构示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的具有沟槽的半导体衬底的光刻方法做进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚，需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用于方便、明晰地辅助说明本发明实施例的目的。
图2为本发明一实施例所提供的具有沟槽的半导体衬底的光刻方法流程图，如图2所示，本发明提出的一种具有沟槽的半导体衬底的光刻方法，包括以下步骤：
步骤S01：提供具有沟槽的半导体衬底；
步骤S02：在所述沟槽中填充保护材料；
步骤S03：在所述半导体衬底及保护材料上涂覆光刻胶；
步骤S04：对所述光刻胶进行曝光与显影，形成图形化的光刻胶；
步骤S05：刻蚀掉所述沟槽中未被图形化的光刻胶覆盖的保护材料。
图3a～3e为本发明一实施例提供的具有沟槽的半导体衬底的光刻方法各步骤结构示意图，请参考图2所示，并结合图3a～图3e，详细说明本发明提出的具有沟槽的半导体衬底的光刻方法：
步骤S01：提供具有沟槽201的半导体衬底200，如图3a所示。
在本实施例中所述半导体衬底200可以是硅衬底、锗硅衬底或绝缘体上硅（SOI），或本领域技术人员公知的其他半导体衬底。
该步骤还可包括对半导体衬底200表面进行清洗及干燥。清洗包括湿法清洗和去离子水冲洗，以去除半导体衬底表面的污染物、如颗粒、有机物以及工艺残余等；脱水至干烘焙在一个封闭腔内完成，以去除半导体衬底表面的大部分水汽。
步骤S02：在所述沟槽201中填充保护材料202，如图3b所示。所述保护材料202填满所述沟槽201为最佳状态，可以使得沟槽201与半导体衬底200表面的高度差降到最低，半导体衬底200的表面变得平整，便于后续光刻胶的涂覆。
在本实施例中，所述保护材料202为底部抗反射薄膜（BARC），在其他实施例中，可以使用其它具有流动性的保护材料。
所述BARC采用旋涂的方式填充所述沟槽201，通过调整旋转速度、时间等工艺参数使得BARC只填充沟槽201，在半导体衬底200的其他地方无残留，并且所述沟槽201被BARC填平至半导体衬底200表面。
步骤S03：在所述半导体衬底200及保护材料202上涂覆光刻胶203，如图3c所示。
涂覆光刻胶203之前，本实施例还可以包括对填充保护材料202的半导体衬底200进行清洗的步骤，该清洗的步骤是为了去除涂覆保护材料202的过程中残余的杂质；然后进行干燥，避免光刻胶涂覆前水分附着带来的影响；经过加热干燥的半导体衬底，根据表面膜层的要求有选择地进行六甲基二硅胺烷（HMDS）涂覆，以增加光刻胶与半导体衬底的密着性。
采用旋涂的方式涂覆所述光刻胶203，通过控制旋转速度与时间控制光刻胶203膜厚的均一性。然后进行减压干燥使光刻胶203中的部分溶剂挥发出来降低后续前烘处理带来的不良以及进行端面清洗，防止污染后面的工序。
在曝光工程前需要对光刻胶203进行前烘，去除光刻胶203中的大部分溶剂并使光刻胶203的曝光特性固定，提高光刻胶203对半导体衬底200表面的黏附性以及光刻胶203的均匀性。并且，光刻胶203在显影剂中溶解速率将极大地依赖于最终光刻胶203中的溶剂浓度。根据具体工艺要求与光刻胶203自身性质的不同，其前烘温度也不尽相同。
步骤S04：对所述光刻胶203进行曝光与显影，形成图形化的光刻胶，如图3d所示。
根据掩膜版对涂有光刻胶203的半导体衬底200进行曝光，并利用显影液将光刻胶203上未被掩膜版保护的可溶解区域溶解，在半导体衬底上形成图形化的光刻胶。本实施例中所述图形化的光刻胶仅覆盖部分半导体衬底和部分的保护材料，而暴露出另一部分半导体衬底和另一部分保护材料。可知，本发明由于在涂覆光刻胶之前先采用保护材料填充沟槽，使得半导体衬底表面平整，因此可避免因沟槽与半导体衬底表面的高度差引起的沟槽中的光刻胶无法完全曝光的问题，从而在一定范围内提高光刻水平。
本实施例还包括显影后的后烘处理，以去除光刻胶203中残留的溶剂，进一步提高光刻胶203对半导体衬底200表面的黏附性。
步骤S05：刻蚀掉所述沟槽201中未被图形化的光刻胶覆盖的保护材料202，如图3e所示。
本实施例中，采用干法刻蚀去除所述沟槽201中未被图形化的光刻胶覆盖的BARC材料，所述干法刻蚀采用现有的等离子体，例如采用CF4/O2、HBr、Cl2或CHF3的等离子，或本领域技术人员公知的其它等离子体。
接着，对暴露出的沟槽进行下一步的工艺处理，最后去除光刻胶并刻蚀掉沟槽中保留的保护材料。
综上所述，本发明通过在涂覆光刻胶之前先采用保护材料填满沟槽，使得半导体衬底表面平整，避免因沟槽与半导体衬底表面的高度差引起的沟槽中的光刻胶无法完全曝光的问题，从而在一定范围内提高了光刻水平；形成光刻图形之后再刻蚀掉沟槽中没有被图形所覆盖的保护材料，不会对后续的工艺制程造成影响。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (10)

1.一种具有沟槽的半导体衬底的光刻方法，其特征在于，包括：
提供具有沟槽的半导体衬底；
在所述沟槽中填充保护材料；
在所述半导体衬底及保护材料上涂覆光刻胶；
对所述光刻胶进行曝光与显影，形成图形化的光刻胶；
刻蚀掉所述沟槽中未被图形化的光刻胶覆盖的保护材料。
2.如权利要求1所述的具有沟槽的半导体衬底的光刻方法，其特征在于，所述保护材料为底部抗反射薄膜。
3.如权利要求2所述的具有沟槽的半导体衬底的光刻方法，其特征在于，所述底部抗反射薄膜采用旋涂的方式填充所述沟槽。
4.如权利要求3所述的具有沟槽的半导体衬底的光刻方法，其特征在于，采用干法刻蚀去除沟槽中未被图形化的光刻胶覆盖的保护材料。
5.如权利要求4所述的具有沟槽的半导体衬底的光刻方法，其特征在于，采用CF4/O2、HBr、Cl2或CHF3的等离子进行刻蚀。
6.如权利要求1所述的具有沟槽的半导体衬底的光刻方法，其特征在于，采用旋涂方式涂覆所述光刻胶。
7.如权利要求1～6中任意一项所述的具有沟槽的半导体衬底的光刻方法，其特征在于，涂覆光刻胶之后还包括对所述光刻胶进行前烘。
8.如权利要求1～6中任意一项所述的具有沟槽的半导体衬底的光刻方法，其特征在于，对所述光刻胶显影之后还包括对所述光刻胶进行后烘。
9.如权利要求1～6中任意一项所述的具有沟槽的半导体衬底的光刻方法，其特征在于，所述保护材料填满所述沟槽。
10.如权利要求1～6中任意一项所述的具有沟槽的半导体衬底的光刻方法，其特征在于，所述半导体衬底是硅衬底、锗硅衬底或绝缘体上硅衬底。
CN201310365546.2A 2013-08-20 2013-08-20 具有沟槽的半导体衬底的光刻方法 Pending CN104425216A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310365546.2A CN104425216A (zh) 2013-08-20 2013-08-20 具有沟槽的半导体衬底的光刻方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310365546.2A CN104425216A (zh) 2013-08-20 2013-08-20 具有沟槽的半导体衬底的光刻方法

Publications (1)

Publication Number Publication Date
CN104425216A true CN104425216A (zh) 2015-03-18

Family

ID=52973905

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310365546.2A Pending CN104425216A (zh) 2013-08-20 2013-08-20 具有沟槽的半导体衬底的光刻方法

Country Status (1)

Country Link
CN (1) CN104425216A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113782418A (zh) * 2021-08-27 2021-12-10 华虹半导体(无锡)有限公司 半导体器件的制作方法
CN114613668A (zh) * 2022-05-16 2022-06-10 广州粤芯半导体技术有限公司 一种半导体结构的制备方法
CN114744065A (zh) * 2022-03-23 2022-07-12 中国电子科技集团公司第十一研究所 台面结构芯片的非接触式光刻方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11233617A (ja) * 1998-02-18 1999-08-27 Hitachi Ltd 半導体装置の製造方法及び半導体装置
TW200503159A (en) * 2003-07-03 2005-01-16 Nanya Technology Corp Method for improving photoresist layer uniformity and fabricating trench capacitor
CN101196691A (zh) * 2006-12-05 2008-06-11 中芯国际集成电路制造(上海)有限公司 改善通孔金属连接缺陷的方法
CN101349860A (zh) * 2007-07-17 2009-01-21 上海华虹Nec电子有限公司 用于大马士革工艺的光刻掩膜板
CN101996925A (zh) * 2009-08-14 2011-03-30 中芯国际集成电路制造(上海)有限公司 在沟槽底部形成通孔的方法
CN102087471A (zh) * 2009-12-08 2011-06-08 上海华虹Nec电子有限公司 用于沟槽工艺改善光刻关键尺寸的方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11233617A (ja) * 1998-02-18 1999-08-27 Hitachi Ltd 半導体装置の製造方法及び半導体装置
TW200503159A (en) * 2003-07-03 2005-01-16 Nanya Technology Corp Method for improving photoresist layer uniformity and fabricating trench capacitor
CN101196691A (zh) * 2006-12-05 2008-06-11 中芯国际集成电路制造(上海)有限公司 改善通孔金属连接缺陷的方法
CN101349860A (zh) * 2007-07-17 2009-01-21 上海华虹Nec电子有限公司 用于大马士革工艺的光刻掩膜板
CN101996925A (zh) * 2009-08-14 2011-03-30 中芯国际集成电路制造(上海)有限公司 在沟槽底部形成通孔的方法
CN102087471A (zh) * 2009-12-08 2011-06-08 上海华虹Nec电子有限公司 用于沟槽工艺改善光刻关键尺寸的方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113782418A (zh) * 2021-08-27 2021-12-10 华虹半导体(无锡)有限公司 半导体器件的制作方法
CN114744065A (zh) * 2022-03-23 2022-07-12 中国电子科技集团公司第十一研究所 台面结构芯片的非接触式光刻方法
CN114613668A (zh) * 2022-05-16 2022-06-10 广州粤芯半导体技术有限公司 一种半导体结构的制备方法
CN114613668B (zh) * 2022-05-16 2022-08-26 广州粤芯半导体技术有限公司 一种半导体结构的制备方法

Similar Documents

Publication Publication Date Title
US8822347B2 (en) Wet soluble lithography
CN104124137B (zh) 半导体器件的形成方法
CN107168010B (zh) 光刻掩膜版的制造方法
CN104425216A (zh) 具有沟槽的半导体衬底的光刻方法
US6627388B2 (en) Method for reducing roughness of photoresist through cross-linking reaction of deposit and photoresist
CN108962726A (zh) 半导体器件的形成方法
KR20090103520A (ko) 노광마스크 및 이를 이용한 반도체 소자의 형성 방법
CN104779178B (zh) 底部防反射层形成方法
CN103247549B (zh) 一种台阶高度实时监控的碳化硅光敏掩膜刻蚀方法
CN105070683A (zh) 一种硅穿孔结构的绝缘层底部开窗制造方法和硅穿孔结构
JP2007214232A (ja) パターン形成方法
KR100866681B1 (ko) 반도체 소자의 패턴 형성방법
CN112147848A (zh) 一种小尺寸沟槽的制备方法
CN111696862A (zh) 半导体结构及其形成方法
KR100472733B1 (ko) 반도체장치의포토레지스트패턴형성방법
KR101834241B1 (ko) 반도체 소자의 제조 방법
KR100300073B1 (ko) 반도체 장치의 포토레지스트 패턴 형성방법
CN108074806A (zh) 在基体的表面形成凸起结构的方法
CN105261558A (zh) 一种半导体器件的制作方法
KR100925223B1 (ko) Ｕｖ 나노임프린트 리소그라피용 몰드 및 ｕｖ나노임프린트 리소그라피용 몰드 제조를 위한 적층구조물
KR20090105020A (ko) 노광마스크 및 이를 이용한 반도체 소자의 형성 방법
KR100731069B1 (ko) 플래시 메모리 소자의 플로팅 게이트 및 그 형성방법
CN113759664A (zh) 一种适用于半导体分立器件的光刻方法
KR101004530B1 (ko) 필라 패턴 형성 방법
KR100372815B1 (ko) 반도체 소자의 미세 콘택홀 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20150318