CN105070683A - 一种硅穿孔结构的绝缘层底部开窗制造方法和硅穿孔结构 - Google Patents

一种硅穿孔结构的绝缘层底部开窗制造方法和硅穿孔结构 Download PDF

Info

Publication number
CN105070683A
CN105070683A CN201510481215.4A CN201510481215A CN105070683A CN 105070683 A CN105070683 A CN 105070683A CN 201510481215 A CN201510481215 A CN 201510481215A CN 105070683 A CN105070683 A CN 105070683A
Authority
CN
China
Prior art keywords
perforation structure
silicon perforation
insulating barrier
silicon
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510481215.4A
Other languages
English (en)
Other versions
CN105070683B (zh
Inventor
孙蓉
张国平
刘强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen chemical semiconductor material Co., Ltd.
Original Assignee
Shenzhen Institute of Advanced Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Institute of Advanced Technology of CAS filed Critical Shenzhen Institute of Advanced Technology of CAS
Priority to CN201510481215.4A priority Critical patent/CN105070683B/zh
Priority to PCT/CN2015/092701 priority patent/WO2017024675A1/zh
Publication of CN105070683A publication Critical patent/CN105070683A/zh
Application granted granted Critical
Publication of CN105070683B publication Critical patent/CN105070683B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及一种硅穿孔结构的绝缘层底部开窗制造方法和硅穿孔结构，包括：提供一晶圆，该晶圆具备正面和背面，在所述正面形成硅穿孔结构，若干个硅穿孔结构组成硅穿孔结构阵列；在所述硅穿孔结构的表面涂布封装光刻胶；对所述硅穿孔结构的孔底的光刻胶部分进行曝光并显影，形成图形漏出孔底；固化剩余的光刻胶部分，以便在所述硅穿孔结构的孔底形成具备开窗结构的绝缘层。可见，该硅穿孔结构的绝缘层底部开窗制造方法和硅穿孔结构，采用半导体光刻工艺进行绝缘层底部开窗，提高了传统的等离子体刻蚀氧化硅绝缘层开窗的效率，同时也克服了因激光烧蚀非光敏聚合物绝缘层产生的高温而带来的器件受损，稳定性高、可实施性强且成本低廉。

Description

一种硅穿孔结构的绝缘层底部开窗制造方法和硅穿孔结构
技术领域
本发明涉及半导体集成电路制造工艺技术领域，尤其涉及一种硅穿孔结构的绝缘层底部开窗制造方法和硅穿孔结构。
背景技术
硅穿孔技术是实现芯片三维堆叠互联的先进封装技术，其具备封装尺寸小、高频特性出色、降低芯片功耗以及可靠性高等特点，被称作是推进摩尔定律甚至超越摩尔定律的先进封装技术解决方案。利用硅通孔技术工艺制得的低深宽比(1:1)的硅穿孔结构目前在CMOS图像传感器领域已经获得量产应用。硅穿孔技术工艺主要包括刻蚀、绝缘、沉积铜种子层、电镀和填孔等关键制程。其中，绝缘层的制备主要包括化学气相沉积氧化硅和旋涂制备聚合物绝缘层。在进行铜种子层沉积之前通常需要对孔底部的绝缘层进行蚀刻以漏出孔背面的金属焊盘(即开窗)，然后通过铜种子层沉积和电镀实现信号互联导通。现有的底部绝缘层蚀刻开窗主要包括等离子体和激光烧蚀两种方法。因此，针对底部氧化硅绝缘层的蚀刻开窗主要采用等离子体的方法，针对聚合物绝缘层的底部蚀刻开窗主要采用激光烧蚀的方法。等离子体蚀刻主要针对氧化硅绝缘层，氧化硅绝缘层的沉积设备昂贵、低温沉积粘结性差、可靠性低、氧化硅绝缘层介电常数高容易导致RC延迟且等离子体蚀刻速率较慢。激光烧蚀主要针对聚合物绝缘层，一般精度较低，不适宜较小直径的硅穿孔工艺，同时激光烧蚀会局部产生大量的热量而有损器件。可见，针对以上材料和配套开窗工艺均存在一定的局限性。
发明内容
本发明的目的在于提出一种硅穿孔结构的绝缘层底部开窗制造方法和硅穿孔结构，采用半导体光刻工艺进行绝缘层底部开窗，提高了传统的等离子体刻蚀氧化硅绝缘层开窗的效率，同时也克服了因激光烧蚀非光敏聚合物绝缘层产生的高温而带来的器件受损。
为达此目的，本发明采用以下技术方案：
第一方面，提供一种硅穿孔结构的绝缘层底部开窗制造方法，包括：
提供一晶圆，该晶圆具备正面和背面，在所述正面形成硅穿孔结构，若干个硅穿孔结构组成硅穿孔结构阵列；
在所述硅穿孔结构的表面涂布封装光刻胶；
对所述硅穿孔结构的孔底的光刻胶部分进行曝光并显影，形成图形漏出孔底；
固化剩余的光刻胶部分，以便在所述硅穿孔结构的孔底形成具备开窗结构的绝缘层。
其中，所述硅穿孔结构通过非等向性硅蚀刻工艺进行刻蚀而制成，刻蚀过程中CF4气体和SF6气体的流量比为2：1。
其中，所述晶圆的直径为8英寸或12英寸，所述硅穿孔结构的孔径为60um，孔深为120um。
其中，所述硅穿孔结构的表面通过旋涂工艺涂布封装光刻胶,光刻胶的粘度小于100mPa*s；
所述硅穿孔结构的上表面涂布的光刻胶厚度为8-10um，所述硅穿孔结构的上拐角涂布的光刻胶厚度为3-4um，所述硅穿孔结构的侧壁涂布的光刻胶厚度为7-9um，所述硅穿孔结构的孔底涂布的光刻胶部分的厚度为6-8um。
其中，所述旋涂工艺包括：
第一步，以200rpm-400rpm的转速旋涂，持续时间为20s-180s；
第二步，以700rpm-1000rpm的转速旋涂，持续时间为30s-180s。
其中，所述在所述正面形成硅穿孔结构之后，在所述硅穿孔结构的表面涂布封装光刻胶之前，还包括：对形成硅穿孔结构的晶圆进行SC1清洗和氮气吹干。
其中，所述SC1清洗的清洗时间为5分钟，氮气吹干的吹干时间为2分钟。
其中，所述曝光的曝光时间为60秒，所述显影的显影时间为60-120秒。
其中，通过升温过程固化所述剩余的光刻胶部分，所述升温过程为：
从25摄氏度起，按每分钟升高5摄氏度的升温速度将温度升至120摄氏度，在120摄氏度保持恒温60分钟；
接着以所述升温速度将温度升至150摄氏度，在150摄氏度保持恒温30分钟；
再以所述升温速度将温度升至200摄氏度，在200摄氏度保持恒温60分钟。
第二方面，提供一种硅穿孔结构，所述硅穿孔结构的绝缘层应用如第一方面所述的硅穿孔结构的绝缘层底部开窗制造方法进行制造。
本发明的有益效果在于：一种硅穿孔结构的绝缘层底部开窗制造方法和硅穿孔结构，包括：提供一晶圆，该晶圆具备正面和背面，在所述正面形成硅穿孔结构，若干个硅穿孔结构组成硅穿孔结构阵列；在所述硅穿孔结构的表面涂布封装光刻胶；对所述硅穿孔结构的孔底的光刻胶部分进行曝光并显影，形成图形漏出孔底；固化剩余的光刻胶部分，以便在所述硅穿孔结构的孔底形成具备开窗结构的绝缘层。可见，该硅穿孔结构的绝缘层底部开窗制造方法和硅穿孔结构，采用半导体光刻工艺进行绝缘层底部开窗，提高了传统的等离子体刻蚀氧化硅绝缘层开窗的效率，同时也克服了因激光烧蚀非光敏聚合物绝缘层产生的高温而带来的器件受损，稳定性高、可实施性强且成本低廉。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对本发明实施例描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据本发明实施例的内容和这些附图获得其他的附图。
图1是应用本发明提供的硅穿孔结构的绝缘层底部开窗制造方法的形成了硅穿孔晶圆的结构截面图。
图2是应用本发明提供的硅穿孔结构的绝缘层底部开窗制造方法的在硅穿孔结构表面涂布光刻胶的结构截面图。
图3是应用本发明提供的硅穿孔结构的绝缘层底部开窗制造方法的对硅穿孔结构表面的光刻胶进行曝光并显影的结构截面图。
图4是应用本发明提供的硅穿孔结构的绝缘层底部开窗制造方法的对硅穿孔结构表面的光刻胶进行固化的结构截面图。
附图标记说明：1-晶圆；2-光刻胶。
具体实施方式
为使本发明解决的技术问题、采用的技术方案和达到的技术效果更加清楚，下面将结合附图对本发明实施例的技术方案作进一步的详细描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请分别参考：图1，其是应用本发明提供的硅穿孔结构的绝缘层底部开窗制造方法的形成了硅穿孔晶圆的结构截面图；图2，其是应用本发明提供的硅穿孔结构的绝缘层底部开窗制造方法的在硅穿孔结构表面涂布光刻胶的结构截面图；图3，其是应用本发明提供的硅穿孔结构的绝缘层底部开窗制造方法的对硅穿孔结构表面的光刻胶进行曝光并显影的结构截面图；图4，其是应用本发明提供的硅穿孔结构的绝缘层底部开窗制造方法的对硅穿孔结构表面的光刻胶进行固化的结构截面图。图中，斜线填充区域代表晶圆1，空白区域代表涂布的光刻胶，叉形填充区域代表固化的光刻胶。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图1至附图4对本发明的具体实施例做详细的说明。
一种硅穿孔结构的绝缘层底部开窗制造方法，包括：
提供一晶圆1，该晶圆1具备正面和背面，在所述正面形成硅穿孔结构，若干个硅穿孔结构组成硅穿孔结构阵列；
在所述硅穿孔结构的表面涂布封装光刻胶2；
对所述硅穿孔结构的孔底的光刻胶部分进行曝光并显影，形成图形漏出孔底；
固化剩余的光刻胶部分，以便在所述硅穿孔结构的孔底形成具备开窗结构的绝缘层。
本发明实施例提供的硅穿孔结构的绝缘层底部开窗制造方法，选择可光刻和固化成膜的光刻胶材料，采用旋转涂布的工艺，在硅穿孔结构内制备具备保形特点的光刻胶膜，然后采用掩膜进行曝光并显影实现硅穿孔结构的孔底的开窗，最后固化成膜完成绝缘层的制备。该制造方法实现了本技术领域首次采用光刻胶2制备硅穿孔结构的绝缘层和首次采用光刻工艺对硅穿孔结构的孔底绝缘层进行低成本、高可靠的开窗。
本发明实施例提供的硅穿孔结构的绝缘层底部开窗制造方法，采用半导体光刻工艺进行绝缘层底部开窗，提高了传统的等离子体刻蚀氧化硅绝缘层开窗的效率，同时也克服了因激光烧蚀非光敏聚合物绝缘层产生的高温而带来的器件受损，稳定性高、可实施性强且成本低廉。
优选地，所述硅穿孔结构通过非等向性硅蚀刻工艺进行刻蚀而制成，刻蚀过程中CF4气体和SF6气体的流量比为2：1。
非等向性硅蚀刻工艺为广泛应用的硅蚀刻工艺方法，起源于德国RobertBosch公司，被称为Bosch气体交替技术(Boschgas-switchingtechnique)或Bosch工艺。非等向性硅蚀刻工艺利用具有非等向性蚀刻反应的等离子源，与通过反应形成高分子蔽覆层(polymericpassivationlayer)的另一种等离子源，两者反复交替进行的方法，以达到硅蚀刻的工艺要求。常用的在硅蚀刻生产过程中的气体选择，多是采用SF6(六氟化硫)，因其可在能量只有20eV的条件下分解出6个氟原子，而这些氟原子会继续与Si反应形成挥发性SiF4(四氟化硅)。
优选地，所述晶圆1的直径为8英寸或12英寸，所述硅穿孔结构的孔径为60um，孔深为120um。
特别地，所述晶圆1和硅穿孔结构的不限于上述结构参数，一般孔径大于50um，深宽比小于5:1的硅穿孔结构都可采用该技术方法。
8”或者12”是目前市场上较为常见的晶圆1规格，选择8”或者12”的晶圆1，大大提高了本发明实施例提供的硅穿孔结构的绝缘层底部开窗制造方法的可实施性，且成本低廉。
优选地，所述硅穿孔结构的表面通过旋涂工艺涂布封装光刻胶2,光刻胶2的粘度小于100mPa*s；
所述硅穿孔结构的上表面涂布的光刻胶厚度为8-10um，所述硅穿孔结构的上拐角涂布的光刻胶厚度为3-4um，所述硅穿孔结构的侧壁涂布的光刻胶厚度为7-9um，所述硅穿孔结构的孔底涂布的光刻胶部分的厚度为6-8um。
其中，100mPa*s＝1gm/(cm*sec)。
优选地，所述旋涂工艺包括：
第一步，以200rpm-400rpm的转速旋涂，持续时间为20s-180s；
第二步，以700rpm-1000rpm的转速旋涂，持续时间为30s-180s。
一般情况下，旋涂工艺包括三个步骤，分别为：配料、高速旋转和挥发成膜，通过控制匀胶机匀胶的时间、转速、滴液量、所用溶液的浓度以及粘度，可以控制光刻胶2成膜的厚度。
光刻胶2，又称光致抗蚀剂，是由感光树脂、增感剂和溶剂三种主要成分组成的对光敏感的混合液体。感光树脂经光照后，在曝光区能很快地发生光固化反应，使得这种材料的物理性能，特别是溶解性、亲合性等发生明显变化。而且经适当的溶剂处理，溶去可溶性部分，可得到所需图像。且本发明实施例中用的封装光刻胶相比于传统的光刻胶而言，组成中至少还应该含有固化剂，在完成图形化后，采用程序升温可对剩余的光刻胶材料进行固化成膜，完成绝缘层的制备。
优选地，所述在所述正面形成硅穿孔结构之后，在所述硅穿孔结构的表面涂布封装光刻胶2之前，还包括：对形成硅穿孔结构的晶圆1进行SC1清洗和氮气吹干。
SC1清洗采用SC1清洗液，SC1清洗液即APM(Ammoniumhydroxide/hydrogenperoxide/DIwatermixture、NH4OH/H2O2/H2Oat65～80℃)，其配方为：NH4OH:H2O2：H2O＝1:1:5～1:2:7。SC1清洗以氧化和微蚀刻来底切和去除表面颗粒，也可去除轻微有机污染物及部分金属化污染物，提高晶圆1表面的亲水性。
优选地，所述SC1清洗的清洗时间为5分钟，氮气吹干的吹干时间为2分钟。
SC1清洗和氮气吹干的过程，可以使得应用本发明实施例提供的硅穿孔结构的绝缘层底部开窗制造方法制备出的硅穿孔结构的绝缘层的良品率更高，精度更细。
优选地，所述曝光的曝光时间为60秒，所述显影的显影时间为60-120秒。
曝光过程为经光源作用将原始底片上的图像转移到感光底板(即晶圆1)上。显影过程为通过碱液作用，将未发生光聚合反应之感光材料部分(即光刻胶2)冲掉。
本发明实施例提供的硅穿孔结构的绝缘层底部开窗制造方法，主要发展光敏性的聚合物绝缘层，其首先保持聚合物绝缘层的诸多优势，同时可以采用半导体的标准光刻工艺，对孔底进行曝光显影实现开窗，最后采用固化完成绝缘层的制备。
本发明实施例提供的硅穿孔结构的绝缘层底部开窗制造方法，采用旋涂工艺制备光刻胶2的硅穿孔绝缘层，克服了气相沉积无机氧化硅绝缘层的高昂设备成本，同时采用标准半导体光刻工艺进行绝缘层底部开窗，提高了传统的等离子体刻蚀氧化硅绝缘层开窗的效率，也克服了激光烧蚀非光敏聚合物绝缘层开窗的高温带来的器件受损。
本发明实施例提供的硅穿孔结构的绝缘层底部开窗制造方法，为三维微纳结构的绝缘层保形制备提供一种新的解决方案，同时为三维微纳结构的底部图形化二次加工提供解决方案。
优选地，通过升温过程固化所述剩余的光刻胶部分，所述升温过程为：
从25摄氏度起，按每分钟升高5摄氏度的升温速度将温度升至120摄氏度，在120摄氏度保持恒温60分钟；
接着以所述升温速度将温度升至150摄氏度，在150摄氏度保持恒温30分钟；
再以所述升温速度将温度升至200摄氏度，在200摄氏度保持恒温60分钟。
通过实验，该升温过程固化光刻胶2可以获得良好的效果，在后续的封装工艺中，该图形的性质稳定持久。
本发明实施例提供的硅穿孔结构的绝缘层底部开窗制造方法，在8”或者12”的晶圆1上，采用Bosch工艺刻蚀Ar＝2:1，制得孔径60um,孔深120um的硅穿孔结构。在进行光刻胶2的涂布之前，晶圆1经过标准的SC1清洗、氮气吹干。然后采用旋涂的工艺制备具备保形特点的光刻胶绝缘层。接着采用Stepper的曝光机对孔底的光刻胶部分材料进行曝光显影以实现底部开窗。最后，采用程序控制升温的方法对完成底部开窗的光刻胶2进行固化成膜，以实现绝缘层的制备和底部开窗工艺。
本发明实施例提供的硅穿孔结构的绝缘层底部开窗制造方法，是一种硅穿孔封装工艺制程中的绝缘层的制备以及底部开窗的新方法，达到了漏出焊盘以实现信号从穿孔的正面导通到背面的目的。
以下为本发明实施例提供的硅穿孔结构的实施例。硅穿孔结构的实施例与上述的硅穿孔结构的绝缘层底部开窗制造方法的实施例属于同一构思，硅穿孔结构的实施例中未详尽描述的细节内容，可以参考上述硅穿孔结构的绝缘层底部开窗制造方法的实施例。
一种硅穿孔结构，该硅穿孔结构的绝缘层应用上述的硅穿孔结构的绝缘层底部开窗制造方法进行制造。
本发明实施例提供的硅穿孔结构，采用半导体光刻工艺进行绝缘层底部开窗，提高了传统的等离子体刻蚀氧化硅绝缘层开窗的效率，同时也克服了因激光烧蚀非光敏聚合物绝缘层产生的高温而带来的器件受损，稳定性高、可实施性强且成本低廉。
一种硅穿孔结构的绝缘层底部开窗制造方法和硅穿孔结构，采用半导体光刻工艺进行绝缘层底部开窗，提高了传统的等离子体刻蚀氧化硅绝缘层开窗的效率，同时也克服了因激光烧蚀非光敏聚合物绝缘层产生的高温而带来的器件受损。
以上内容仅为本发明的较佳实施例，对于本领域的普通技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种硅穿孔结构的绝缘层底部开窗制造方法，其特征在于，包括：
提供一晶圆，该晶圆具备正面和背面，在所述正面形成硅穿孔结构，若干个硅穿孔结构组成硅穿孔结构阵列；
在所述硅穿孔结构的表面涂布封装光刻胶；
对所述硅穿孔结构的孔底的光刻胶部分进行曝光并显影，形成图形漏出孔底；
固化剩余的光刻胶部分，以便在所述硅穿孔结构的孔底形成具备开窗结构的绝缘层。
2.根据权利要求1所述的硅穿孔结构的绝缘层底部开窗制造方法，其特征在于，所述硅穿孔结构通过非等向性硅蚀刻工艺进行刻蚀而制成，刻蚀过程中CF4气体和SF6气体的流量比为2：1。
3.根据权利要求1所述的硅穿孔结构的绝缘层底部开窗制造方法，其特征在于，所述晶圆的直径为8英寸或12英寸，所述硅穿孔结构的孔径为60um，孔深为120um。
4.根据权利要求1所述的硅穿孔结构的绝缘层底部开窗制造方法，其特征在于，所述硅穿孔结构的表面通过旋涂工艺涂布封装光刻胶,光刻胶的粘度小于100mPa*s；
所述硅穿孔结构的上表面涂布的光刻胶厚度为8-10um，所述硅穿孔结构的上拐角涂布的光刻胶厚度为3-4um，所述硅穿孔结构的侧壁涂布的光刻胶厚度为7-9um，所述硅穿孔结构的孔底涂布的光刻胶部分的厚度为6-8um。
5.根据权利要求4所述的硅穿孔结构的绝缘层底部开窗制造方法，其特征在于，所述旋涂工艺包括：
第一步，以200rpm-400rpm的转速旋涂，持续时间为20s-180s；
第二步，以700rpm-1000rpm的转速旋涂，持续时间为30s-180s。
6.根据权利要求1所述的硅穿孔结构的绝缘层底部开窗制造方法，其特征在于，所述在所述正面形成硅穿孔结构之后，在所述硅穿孔结构的表面涂布封装光刻胶之前，还包括：对形成硅穿孔结构的晶圆进行SC1清洗和氮气吹干。
7.根据权利要求6所述的硅穿孔结构的绝缘层底部开窗制造方法，其特征在于，所述SC1清洗的清洗时间为5分钟，氮气吹干的吹干时间为2分钟。
8.根据权利要求1所述的硅穿孔结构的绝缘层底部开窗制造方法，其特征在于，所述曝光的曝光时间为60秒，所述显影的显影时间为60-120秒。
9.根据权利要求1所述的硅穿孔结构的绝缘层底部开窗制造方法，其特征在于，通过升温过程固化所述剩余的光刻胶部分，所述升温过程为：
从25摄氏度起，按每分钟升高5摄氏度的升温速度将温度升至120摄氏度，在120摄氏度保持恒温60分钟；
接着以所述升温速度将温度升至150摄氏度，在150摄氏度保持恒温30分钟；
再以所述升温速度将温度升至200摄氏度，在200摄氏度保持恒温60分钟。
10.一种硅穿孔结构，其特征在于，所述硅穿孔结构的绝缘层应用如权利要求1至9任意一项所述的硅穿孔结构的绝缘层底部开窗制造方法进行制造。
CN201510481215.4A 2015-08-07 2015-08-07 一种硅穿孔结构的绝缘层底部开窗制造方法和硅穿孔结构 Active CN105070683B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510481215.4A CN105070683B (zh) 2015-08-07 2015-08-07 一种硅穿孔结构的绝缘层底部开窗制造方法和硅穿孔结构
PCT/CN2015/092701 WO2017024675A1 (zh) 2015-08-07 2015-10-23 一种硅穿孔结构的绝缘层底部开窗制造方法和硅穿孔结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510481215.4A CN105070683B (zh) 2015-08-07 2015-08-07 一种硅穿孔结构的绝缘层底部开窗制造方法和硅穿孔结构

Publications (2)

Publication Number Publication Date
CN105070683A true CN105070683A (zh) 2015-11-18
CN105070683B CN105070683B (zh) 2018-02-27

Family

ID=54500019

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510481215.4A Active CN105070683B (zh) 2015-08-07 2015-08-07 一种硅穿孔结构的绝缘层底部开窗制造方法和硅穿孔结构

Country Status (2)

Country Link
CN (1) CN105070683B (zh)
WO (1) WO2017024675A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108206244A (zh) * 2017-12-28 2018-06-26 信利（惠州）智能显示有限公司 有机发光显示装置及其制备方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017160521A1 (en) 2016-03-18 2017-09-21 Exxonmobil Upstream Research Company Apparatus and system for swing adsorption processes related thereto

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102832168A (zh) * 2012-09-11 2012-12-19 上海华力微电子有限公司 一种沟槽优先铜互连制作方法
CN102903670A (zh) * 2012-09-29 2013-01-30 中国航天科技集团公司第九研究院第七七一研究所 低成本tsv立体集成工艺方法
EP2886185A1 (en) * 2013-12-20 2015-06-24 Activaero GmbH Perforated membrane and process for its preparation

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101728283A (zh) * 2008-10-16 2010-06-09 上海华虹Nec电子有限公司 芯片互联工艺中芯片互联通孔的制备方法
CN102054752A (zh) * 2009-11-03 2011-05-11 中芯国际集成电路制造(上海)有限公司 硅通孔制作方法
CN102881642B (zh) * 2012-09-20 2018-04-06 上海集成电路研发中心有限公司 重新布线图形的形成方法
CN103700617B (zh) * 2013-11-04 2016-01-20 中国航天科技集团公司第九研究院第七七一研究所 基于soi衬底高可靠性的tsv工艺方法
CN104617036B (zh) * 2015-01-14 2018-07-27 华天科技（昆山）电子有限公司 晶圆级芯片尺寸封装中通孔互连的制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102832168A (zh) * 2012-09-11 2012-12-19 上海华力微电子有限公司 一种沟槽优先铜互连制作方法
CN102903670A (zh) * 2012-09-29 2013-01-30 中国航天科技集团公司第九研究院第七七一研究所 低成本tsv立体集成工艺方法
EP2886185A1 (en) * 2013-12-20 2015-06-24 Activaero GmbH Perforated membrane and process for its preparation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108206244A (zh) * 2017-12-28 2018-06-26 信利（惠州）智能显示有限公司 有机发光显示装置及其制备方法

Also Published As

Publication number Publication date
WO2017024675A1 (zh) 2017-02-16
CN105070683B (zh) 2018-02-27

Similar Documents

Publication Publication Date Title
CN107203099A (zh) 半导体器件及其制造方法
CN108231663A (zh) 制作半导体装置的方法
TW201515063A (zh) 非微影圖案化導引自我組合校準促進層
KR101901045B1 (ko) 박막 트랜지스터 및 그 준비 방법, 어레이 기판, 및 디스플레이 장치
CN104108679A (zh) 制造贯穿玻璃的通孔的方法
WO2009012111A1 (en) Method for fabricating dual damascene profiles using sub pixel-voting lithography and devices made by same
CN114582721B (zh) 半导体器件的制作方法
US20150037540A1 (en) Template, a method of processing a template, a method of producing a pattern, and resist
KR20100123879A (ko) Ｃ４ 패드들 사이에 라인/간격 라우팅을 제조하기 위한 방법
CN104516194A (zh) 图形化光刻胶层的形成方法、晶圆级芯片封装方法
CN105070683A (zh) 一种硅穿孔结构的绝缘层底部开窗制造方法和硅穿孔结构
TW201726256A (zh) 顯影裝置以及利用該顯影裝置對晶圓上的光阻進行顯影的方法
CN106298462B (zh) 实现再布线金属层光刻的方法
CN102760696A (zh) 通孔优先铜互连制作方法
JP2017092238A (ja) 半導体基板の製造方法
KR20090093788A (ko) 패턴 형성 방법 및 반도체 장치의 제조 방법
CN104505339B (zh) 一种igbt深沟槽光刻工艺
CN104425216A (zh) 具有沟槽的半导体衬底的光刻方法
WO2019129104A1 (zh) 一种膜层套孔及阵列基板制备方法
JPWO2004114388A1 (ja) 半導体装置の製造方法
CN110491787B (zh) 湿法干法叠加套刻加工不同深度芯片槽的方法及装置
CN104600027B (zh) 一种tsv通孔的制备工艺
KR100685679B1 (ko) 스핀 코팅 방법
CN207517687U (zh) 芯片的封装结构
US7579283B2 (en) Insulating layer patterning method, insulating layer formed by the insulating layer patterning method, display device having the insulating layer

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20161209

Address after: 518101 Baoan District, Shenzhen, Xin'an, the streets of the District of the left side of the road on the road No. 68 convergence Innovation Park, building, room 511, room 2, A

Applicant after: Shenzhen chemical semiconductor material Co., Ltd.

Address before: 1068 No. 518055 Guangdong city in Shenzhen Province, Nanshan District City Xili University School Avenue

Applicant before: Shenzhen Advanced Technology Research Inst.

GR01 Patent grant
GR01 Patent grant