KR100472733B1 - 반도체장치의포토레지스트패턴형성방법 - Google Patents

반도체장치의포토레지스트패턴형성방법 Download PDF

Info

Publication number
KR100472733B1
KR100472733B1 KR1019970027837A KR19970027837A KR100472733B1 KR 100472733 B1 KR100472733 B1 KR 100472733B1 KR 1019970027837 A KR1019970027837 A KR 1019970027837A KR 19970027837 A KR19970027837 A KR 19970027837A KR 100472733 B1 KR100472733 B1 KR 100472733B1
Authority
KR
South Korea
Prior art keywords
photoresist
pattern
exposure
baking
wafer
Prior art date
Application number
KR1019970027837A
Other languages
English (en)
Other versions
KR19990003874A (ko
Inventor
고차원
복철규
임창문
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019970027837A priority Critical patent/KR100472733B1/ko
Publication of KR19990003874A publication Critical patent/KR19990003874A/ko
Application granted granted Critical
Publication of KR100472733B1 publication Critical patent/KR100472733B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

본 발명은 포토레지스트를 얇게 형성하여 해상도 및 패턴 무너짐을 방지하는 동시에, 이 얇은 포토레지스트가 하부층과의 식각선택비를 크게 갖도록하여, 마스크로서의 기능을 충실히 수행할 수 있는, 그런 포토레지스트 패턴 형성 방법을 제공하고자 하는 것으로, 이를 위해 본 발명은 웨이퍼 상에 포토레지스트를 0.2～1.0㎛ 두께로 얇게 도포한 다음, 제1노광과 제1베이크, 및 현상에 의해 상기 포토레지스트를 패터닝한 후, 상기 패터닝된 포토레지스트를 더욱 단단히 경화시켜 식각 마스크 효과를 극대화시키기 위해 플러드(Flood) 제2노광하고 제2베이크하는 단계를 포함하여 이루어진다.

Description

반도체 장치의 포토레지스트 패턴 형성 방법
본 발명은 반도체 장치 제조 방법에 관한 것으로, 특히 리소그라피(lithography) 공정에서 미세한 사이즈를 갖는 포토레지스터 패턴(photoresist pattern)을 형성하는 방법에 관한 것이다.
포토리소그라피 공정에서, 포토레지스트의 두께를 낮추면 노광에서의 초점심도가 증가하여 해상도가 증가함으로써, 공정 마진(process margin)이 크게 증대된다. 그러나, 포토레지스트의 두께를 낮추는 데에는 한계가 있다. 즉, 너무 낮은 포토레지스트를 사용할 때에는 이 포토레지스트가 식각 마스크로써의 충분한 역할을 할수 없기 때문이다.
또한, 포토레지스트의 두께를 두껍게 가져갈 경우, 스토리지 노드(storage node) 패턴이나 소자분리 패턴과 같은 아일랜드 패턴(island pattern)의 마스크로 이용될 때, 패턴이 무너지는(pattern collapse) 현상이 발생하게 된다. 즉, 소자가 집적화됨에 따라 패턴의 에스펙트 비(aspect ratio)는 증가하게 되고, 에스펙트 비가 커지면 라인(line), 스페이스(space), 및 아일랜드(island) 형상의 포토레지스트 패턴은 현상 공정시 패턴이 휘거나 꺽어 쓰러지거나 또는 기판으로부터 탈리되는 등의 패턴 무너짐(pattern collapse)이 발생하게 된다. 패턴이 휘거나 꺽어지는 것도 문제지만, 특히 탈락되어 다른 지역으로 이동하는 것은 패턴의 페일(fail)과 브리지(bridge)를 유발시킴으로써 수율저하의 요인이 된다.
그리고, 포토레지스트 패턴의 무너짐은 현상(develop) 공정 중에 발생한다. 현상 공정은 먼저 현상액으로 처리하고, 초순수로 세척한 다음, 웨이퍼를 고속으로 회전하여 건조시키는 단계를 진행되는데, 초순수 세척이 끝나고 스핀 드라이 공정이 시작되는 순간에 포토레지스트 패턴이 쓰러진다. 포토레지스트 패턴이 쓰러지는 원인은 패턴간에 채워져 있던 초순수가 스핀 드라이 공정이 시작되면서 갑자기 증발하는 순간에 패턴과 패턴 사이의 간격의 중앙쪽으로 압력이 작용하기 때문이며, 그 결과 포토레지스트 패턴은 압력을 견디지 못할 경우 쓰러지게 된다.
포토레지스트 패턴이 무너지는 현상(pattern collapse)은, 세정 용액의 표면장력이 클수록 크고, 패턴의 선폭(CD: critical dimension)이 좁고 두께가 두꺼울수록, 즉 에스펙트 비(aspect ratio)가 클수록 심해진다. 반복되는 패턴이 있을 경우 웨이퍼 최 가장자리 패턴은 중앙부 보다 잘 쓰러지는데, 이것은 노광 작업시의 근접 효과(proximity effect)로 인해 가장자리 패턴의 선폭이 작아 에스펙트 비가 상대적으로 크기 때문이다. 그리고, 가장자리 패턴 좌우의 공간이 달라 표면장력이 가장자리 보다는 중앙부쪽이 크기 때문에 가장자리 패턴은 웨이퍼 중앙부를 향해 쓰러지게 된다.
포토레지스트 패턴이 무너지는 현상(pattern collapse)을 도 1를 참조하여 표현하면 아래 식 1과 같다. 아래 식 1에서 "S" 는 표면장력, "R" 은 탈이온수의 표면 반경, "T" 는 포토레지스트 두께, "W" 는 패턴 선폭을 각각 나타낸다.
[식 1]
무너지는 힘(collapse force) (dyne/cm2) = S / R ×T / W
상기 식 1에서 곡면 반지름이 작다는 것은 패턴간 간격이 좁다는 것이며, 패턴 넓이가 작다는 것은 반도체 소자의 최소 선폭이 작음을 뜻한다.
특히, 반도체 장치 중에서도 DRAM(dyndmic random access memory)소자의 캐패시터 제조를 위한 마스크 공정에서, 포토레지스트 패턴의 무너짐 현상은 큰 문제이다. 왜냐하면, 캐패시터를 제조하기 위한 마스크상의 패턴 모양이 아일랜드 형상이고, 그 패턴의 크기도 가장 작아서 웨이퍼 기판과의 접촉 면적이 작기 때문이다.
이상에서 설명한 바와같이, 웨이퍼 상에 형성되는 포토레지스트의 역할이 식각 마스크 이므로 충분한 마스킹 작용을 위해 두껍게 증착하여야 하나, 두껍게 증착하면 해상도 문제와 더불어 패턴 무너짐 문제가 발생하게 된다.
본 발명은 포토레지스트를 얇게 형성하여 해상도 및 패턴 무너짐을 방지하는 동시에, 이 얇은 포토레지스트가 하부층과의 식각선택비를 크게 갖도록하여, 마스크로서의 기능을 충실히 수행할 수 있는, 그런 포토레지스트 패턴을 제공하고자 하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 포토레지스트 패턴 형성 방법은, 웨이퍼 상에 포토레지스트를 0.2～1.0㎛ 두께로 얇게 도포한 다음, 제1노광과 제1베이크, 및 현상에 의해 상기 포토레지스트를 패터닝한 후, 상기 패터닝된 포토레지스트를 더욱 단단히 경화시켜 식각 마스크 효과를 극대화시키기 위해 플러드(Flood) 제2노광하고 제2베이크하는 단계를 포함하여 이루어진다.
이하, 첨부된 도면을 참조하여 본 발명의 일실시예를 상세히 설명하고자 한다.
도 2A 내지 도 2D는 본 발명에 따른 포토레지스트 패턴 형성 과정을 나타내는 개념도로서, 먼저, 도 2A는 웨이퍼(1) 상에 포토레지스트의 접착력 향상을 위한 HMDS(hexanethl disilazane)를 도포하고, 네가티브 포토레지스트(2)를 0.2～1.0㎛ 두께로 도포한 다음, 소프트 베이킹에 의해 솔벤트(solvent)를 증발시킨 다음, 마스크(레티클, 3)를 씌워서 광(4)을 조사시키는 상태의 단면도이다. 여기서 포토레지스트(2)의 0.2～1.0㎛ 두께는 기존의 노광장비로서 충분한 해상도를 가져올 수 있는 두께이며, 이후의 현상(develop)시에 패턴 무너짐을 극복할 수 있는 두께이다.
이어서, 도 2B는 포토레지스트를 경화시키기 위하여, 노광후 베이크(POE: post exposure bake)를 실시하는 상태의 단면도로서, 광을 조사받아 포토레지스트(2)에서 교차결합(cross-linking)이 일어나서 이후에 패턴이 형성될 부위는 다수의 산(H+)이 형성되게 된다.
이어서, 도 2C는 포토레지스트(2)를 TMAH(tetramethyl ammonium hydroxide)로 현상시키고, 탈이온수(DIW: deionized water)로 세척한 다음 웨이퍼를 스핀드라이 시킴으로써, 교차결합이 발생된 부위를 제외한 부분의 포토레지스트를 제거함으로써, 포토레지스트 패턴(2a)이 형성된 상태를 나타낸다. 이때, 앞에서도 설명하였듯이, 포토레지스트 패턴의 두께는 적으므로, 즉 에스펙트비가 적으므로 무너지지 않는다.
이어서, 도 2D는 포토레지스트 패턴(2a)를 더욱 단단하게 경화시키기 위하여, 마스크 없이 웨이퍼 전면에 플러드(Flood) 노광(exposure), (5)을 실시한 상태이다. 이때, 플러드(Flood) 노광 에너지는 10mJ/cm2～1000mJ/cm2 정도로 실시하고, 광원은 수은램프(g-line 또는 i-line)나 Kif혹은 Ar 엑시머 레이저(excimer laser)를 사용한다.
이어서, 도 2E는 50℃～200℃에서 다시 베이킹을 실시한 상태로서, 플러드(Flood) 노광에 의해 생긴 산(H+)에 의해서 교차결합이 더 진행되어 패턴이 더욱 단단히 경화된 상태(2b)로서, 포토레지스트 패턴이 더욱 단단히 경화되면 포토레지스트 하부층과의 식각선택비는 더욱 커지게됨으로, 얇은 두께로서도 충분한 식각 마스킹 효과를 낼수 있다.
이상에서 설명한 바와같이, 포토레지스트의 교차결합율이 높을수록 경화 정도를 커지는데, 플러드 노광후의 베이킹에 의해 포토레지스트가 경화되는 것에 대한 설명을 도 3A 내지 도 3D를 참조하여 설명한다.
먼저, 도 3A와 같이 매트릭스 수지(matrix)의 포토레지스트는 가교제(Binder) 및 광산발산제(PAG: Photo Acid Generator)가를 함유하고 있는데, 도 3B와 같이 포토레지스트가 광(hν)을 받게되면 광산발산제(PAG*)가 산(H+)을 발생시키고, 도 3C 와 같이 발생된 산(H+)은 베이킹에 의해 열을 받게되면 가교제(B)에 결합되어, 도 3D와 같이 교차결합이 일어난다.
교차결합율은 노광된 광의 양이 많을수록 산(H+)이 많이 생성되므로, 노광량에 비레하며, 노광후 베이킹 시간이 길어질수록 매트릭스 수지(matrix resin)간의 결합이 늘어나므로 베이킹 시간에 비례하게 된다.
종래의 공정에서는 포토레지스트를 충분히 경화시키기 위해, 노광량을 증가시키거나 베이킹 시간을 길게 해 줄 수는 없다. 왜냐하면, 그렇게 해주면 포토레지스트는 단단하게 경화는 되나, 패턴 선폭(CD: critical dimension)을 제어할 수 없게 되기 때문이다.
따라서, 본 발명은 패턴닝 후에 충분한 양의 노광량과 베이킹 시간을 해줌으로써 패터닝시에 미처 일어나지 않았던 교차결합을 유발시키어, 매트릭스 수지간의 결합으로 포토레지스트 패턴이 더욱 단단해지게 하였다.
본 발명은 포토레지스트 패턴의 두께를 낮출 수 있음으로, 패턴 형상의 해상도 및 초점심도(D.O.F)를 향상시킬 수 있고 패턴 무너짐을 방지할 수 있다. 또한, 습식 식각 또는 건식 식각 공정시 포토레지스트의 식각 마스크로서 역할을 충분히 수행할수 있도록, 포토레지스트를 교차결합에 의해 더욱 경화시킴으로써 과도식각의 패턴 브리지 현상을 막을 수 있다. 그리고, 소자분리나 스토리지 노드 패턴의 경우에 습식 현상(wet develop) 방식의 한계를 넓혀주어 신규 공정에 대한 장비투자 비용을 절감할 수 있다.
도 1은 패턴 무너짐 현상을 설명하기 위한 개념도.
도 2A 내지 도 2E는 본 발명에 따른 포토레지스트 패턴 형성 과정을 나타내는 개념도.
도 3A 내지 도 3D는 플러드 노광후의 베이킹에 의해 포토레지스트가 경화되는 현상을 나타내는 개념도.
* 도면의 주요부분에 대한 부호의 설명
1: 웨이퍼 2: 포토레지스트
2a: 포토레지스트 패턴 2b: 더욱 경화된 포토레지스트 패턴
3: 마스크 4,5: 광

Claims (5)

  1. 웨이퍼 상에 네가티브 포토레지스트를 도포하는 단계;
    상기 포토레지스트의 소정부분을 선택적으로 제1노광하고 제1베이크하는 단계;
    현상에 의해 상기 포토레지스트를 패터닝하는 단계; 및
    상기 패터닝된 포토레지스트를 제2노광하고 제2베이크하는 단계를 포함하며,
    상기 포토레지스트는 고해상도와 상기 현상시의 패턴 무너짐을 방지하기 위하여 0.2～1.0㎛ 두께로 도포하는 것을 특징으로 하는 반도체 장치의 포토레지스트 패턴 형성 방법.
  2. 제1항에 있어서,
    상기 포토레지스트 도포 이전에 웨이퍼와의 계면에 접착력 향상을 위한 HMDS를 도포하는 단계; 및
    상기 제1노광을 실시하기 이전에 상기 도포된 포토레지스트를 소프트 베이킹하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 포토레지스트 패턴 형성 방법.
  3. 제1항에 있어서,
    상기 제2노광은 마스크 없이 웨이퍼 전면에 플러드(Flood) 노광하는 것을 특지응로 하는 반도체 장치의 포토레지스트 패턴 형성 방법.
  4. 제3항에 있어서,
    상기 제2노광은 10mJ～1000mJ 에너지로 실시하는 것을 특징으로 하는 반도체 장치의 포토레지스트 패턴 형성 방법.
  5. 제1항에 있어서,
    상기 제2베이크는 50℃～200℃의 온도하에서 수행하는 것을 특징으로 하는 반도체 장치의 포토레지스트 패턴 형성 방법.
KR1019970027837A 1997-06-26 1997-06-26 반도체장치의포토레지스트패턴형성방법 KR100472733B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970027837A KR100472733B1 (ko) 1997-06-26 1997-06-26 반도체장치의포토레지스트패턴형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970027837A KR100472733B1 (ko) 1997-06-26 1997-06-26 반도체장치의포토레지스트패턴형성방법

Publications (2)

Publication Number Publication Date
KR19990003874A KR19990003874A (ko) 1999-01-15
KR100472733B1 true KR100472733B1 (ko) 2005-05-19

Family

ID=37302679

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970027837A KR100472733B1 (ko) 1997-06-26 1997-06-26 반도체장치의포토레지스트패턴형성방법

Country Status (1)

Country Link
KR (1) KR100472733B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100755563B1 (ko) * 2000-12-01 2007-09-06 비오이 하이디스 테크놀로지 주식회사 프린지 필드 구동 액정표시장치의 화소 전극 형성 방법
KR100744266B1 (ko) * 2005-12-28 2007-07-30 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH052274A (ja) * 1991-06-21 1993-01-08 Nec Corp 半導体装置の製造方法
KR940015687A (ko) * 1992-12-31 1994-07-21 김주용 실리레이션 공정으로 포지티브형 패턴 형성방법
KR940015668A (ko) * 1992-12-24 1994-07-21 김광호 미세패턴의 형성방법
JPH07201722A (ja) * 1993-12-28 1995-08-04 Mitsubishi Electric Corp レジストパターン形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH052274A (ja) * 1991-06-21 1993-01-08 Nec Corp 半導体装置の製造方法
KR940015668A (ko) * 1992-12-24 1994-07-21 김광호 미세패턴의 형성방법
KR940015687A (ko) * 1992-12-31 1994-07-21 김주용 실리레이션 공정으로 포지티브형 패턴 형성방법
JPH07201722A (ja) * 1993-12-28 1995-08-04 Mitsubishi Electric Corp レジストパターン形成方法

Also Published As

Publication number Publication date
KR19990003874A (ko) 1999-01-15

Similar Documents

Publication Publication Date Title
US7119025B2 (en) Methods of eliminating pattern collapse on photoresist patterns
KR101800996B1 (ko) 기판 상의 콘택 개구 패터닝 방법
JP6022469B2 (ja) 基板のダブルパターニング方法
US9646845B2 (en) Method of forming a mask for substrate patterning
JP2009534870A (ja) パターン内の最小ピッチを短縮させる方法
KR0171943B1 (ko) 반도체 소자의 미세패턴 형성방법
KR100472733B1 (ko) 반도체장치의포토레지스트패턴형성방법
JP2000031025A (ja) レジストパターンの形成方法
JPH07335519A (ja) パタン形成方法
JP2012109322A (ja) パターン形成方法
JP2001326153A (ja) レジストパターンの形成方法
KR101159689B1 (ko) 반도체 소자의 오버레이 버니어 형성 방법
KR101168393B1 (ko) 이중 노광 공정을 이용한 미세 패턴 형성 방법
JP2001194768A (ja) レジストパターンの形成方法
KR100516747B1 (ko) 반도체소자의 미세패턴 형성방법
KR0172549B1 (ko) 반도체소자의 포토레지스트 패턴 형성방법
KR100464654B1 (ko) 반도체소자의 콘택홀 형성방법
KR920003811B1 (ko) 레지스트의 이중 도포에 의한 이중 노광방법
KR100741912B1 (ko) 이중 노광을 이용한 반도체 소자의 미세 포토레지스트 패턴형성 방법
JPH0562894A (ja) 微細パターン形成方法
WO2021252107A1 (en) Method to form narrow slot contacts
KR20030032179A (ko) 레지스트 패턴의 형성방법
KR970002430B1 (ko) 반도체 소자의 감광막패턴 제조방법
KR100702114B1 (ko) 노광공정에 의한 포토레지스트의 단차 해결방법
JPH03136233A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee