KR100755563B1 - 프린지 필드 구동 액정표시장치의 화소 전극 형성 방법 - Google Patents

프린지 필드 구동 액정표시장치의 화소 전극 형성 방법 Download PDF

Info

Publication number
KR100755563B1
KR100755563B1 KR1020000072282A KR20000072282A KR100755563B1 KR 100755563 B1 KR100755563 B1 KR 100755563B1 KR 1020000072282 A KR1020000072282 A KR 1020000072282A KR 20000072282 A KR20000072282 A KR 20000072282A KR 100755563 B1 KR100755563 B1 KR 100755563B1
Authority
KR
South Korea
Prior art keywords
thin film
photoresist
ito thin
baking
liquid crystal
Prior art date
Application number
KR1020000072282A
Other languages
English (en)
Other versions
KR20020042923A (ko
Inventor
조진희
이교웅
임승무
Original Assignee
비오이 하이디스 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비오이 하이디스 테크놀로지 주식회사 filed Critical 비오이 하이디스 테크놀로지 주식회사
Priority to KR1020000072282A priority Critical patent/KR100755563B1/ko
Publication of KR20020042923A publication Critical patent/KR20020042923A/ko
Application granted granted Critical
Publication of KR100755563B1 publication Critical patent/KR100755563B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 프린지 필드 구동 액정표시장치의 화소 전극 형성 방법을 개시하며, 개시된 본 발명의 프린지 필드 구동 액정표시장치의 화소 전극 형성 방법은, 130℃에서 결정화되는 비정질 산화 주석 인듐(Indium Tin Oxide, ITO) 박막 상에 포토레지스트를 도포하는 단계와, 상기 포토레지스트의 응착 고정이 일어나는 50~90℃에서 상기 포토레지스트를 1차 베이킹하는 단계와, 상기 1차 베이킹된 포토레지스트를 노광하는 단계와, 상기 노광된 포토레지스트를 현상하는 단계와, 상기 현상된 포토레지스트를 90~120℃에서 2차 베이킹하는 단계를 포함한다. 본 발명에 따르면, ITO박막 증착 후, 120℃ 이하의 열에 의하여 1차 및 2차 베이킹만 두 번하여 비정질 ITO박막이 포토(Photo)공정 중에서 결정화되는 것을 방지함으로써, ITO박막층의 에칭율을 증가 및 균일한 에칭을 가능하게 하여 액정표시장치 어레이 기판의 생상율 증가와 ITO박막 하부층의 어택(attack)을 방지할 수 있으며, 그래서, 보다 우수한 박막 트랜지스터 액정표시장치 제조가 가능하도록 할 수 있다.

Description

프린지 필드 구동 액정표시장치의 화소 전극 형성 방법{METHOD FOR MANUFACTURING PIXEL ELECTRODE OF FRINGE FIELD SWITCHING LCD}
도 1은 종래의 일반적인 포토(Photo) 공정을 나타낸 흐름도.
도 2는 본 발명에 따른 비정질 ITO박막을 위한 포토(Photo) 공정을 나타낸 흐름도.
도 3은 본 발명에 따른 비정질 ITO박막이 온도에 따라 결정화되는 경향을 나타낸 그래프.
본 발명은 프린지 필드 구동 액정표시장치의 제조 방법에 관한 것으로, 보다 상세하게는, 비정질 ITO박막 상에 식각 베리어를 형성하기 위한 포토 공정에서 베이킹을 결정화이하 온도에서 진행하는 프린지 필드 구동 액정표시장치의 화소 전극 형성 방법에 관한 것이다.
일반적으로, 액정표시장치의 어레이(array) 기판의 형성과정은 투명한 절연 기판 상에 금속막, 절연막, 비정질 실리콘 막, ITO막, 보호 막 등을 증착 하고, 각각에 포토 공정을 수행한 다음 노광 및 현상하고, 식각 하여 기판을 형성한다. 그 중 ITO박막은 어레이 기판 상에 화소 전극이 되는데, 보통 결정질 ITO박막을 사용하여 증착 및 식각을 하였다.
그러나, 이러한 결정질 ITO박막은 강산으로 습식 식각을 하는데, 식각 속도가 매우 느려 식각 시간을 많이 소요하게 된다. 또한, 강산과 장시간 접촉하게 되므로 하부층에 어택이 발생하고, 식각도 불균일하게 되어 기판 전영역상에 균일한 식각을 하기 위해서는 에칭이 안된 부분을(이하, 잔사라 한다) 일정 시간이상의 오버에칭을 해주어야 하며, 이럴 경우, 하부 층의 어택은 더욱 심하게 발생하게 된다.
따라서, 이러한 문제점을 해소하기 위하여 식각이 균일하게 되는 비정질 ITO박막을 사용하게 되었다.
상기 ITO박막의 생성법은 크게 두 가지 방법이 있는데, 첫번째는 기존의 결정질 ITO박막의 형성조건에서 증착 온도를 결정화 온도 이하(130℃이하)에서 증착하는 방법이고, 두 번째는 H2 또는 H2O 를 비정질 ITO박막 증착시 첨가하여 결정화를 방지 하는 방법이 있다.
그러나, 첫번째 방법은 비정질 기판 상에서 약간의 층은 비정질을 나타내지만 어느 두께 이상에서는 결정화가 되는 경향이 있으며, 원하는 두께만큼의 비정질ITO를 얻는 기술에 관해서는 몇 가지방법이 제시된바 있고, 두 번째 방법도, 장비의 유지에 어려움은 있으나 양질의 비정질 박막을 얻을 수 있다.
이러한, 비정질 ITO박막이 기판 상에 증착 되고, 식각 베리어를 형성하기 위 한 포토 공정에서 결정화되는 문제가 있는데, 도 1은 비정질 ITO박막을 증착한 후 일반적인 포토 공정을 나타낸 흐름도 이지만, 여기서는 ITO박막 증착 단계를 적용할 때의 포토 공정을 나타낸 것이다. 도1에 도시된바와 같이, 비정질 ITO박막을 증착 한 후, 상기 ITO박막을 깨끗이 세정하는 단계를 거치고, 상기 ITO박막 상에 있는 수소를 제거하기 위한 베이킹을 해준다. 상기 베이킹된 ITO박막을 식혀주기 위해 제 1차 쿨링 단계를 실시하고, 상기 ITO박막 위에 포토레지스트(Photo Resist)를 도포 하는데, 상기 포토레지스트가 ITO 박막 상에 접착이 잘되게 하기 위하여 응착 고정과정을 거친다, 이러한 과정에서 ITO박막 상에 열이 가해지는데 이를 식히기 위해 제 2차 쿨링 단계를 친다. 상기 ITO박막 상에 포토레지스트를 스핀 도포하고, 가장자리의 비드(Bead)를 제거해주며, 상기 ITO박막의 포토 레지스트의 남은 용제를 제거함으로써 끈적거림이 없어지고, 포토 레지스트가 굳어지게 하여 광 반응이 잘되게 하기 위해 열에 의해 소프트 베이킹 과정에 들어간다. 상기 소프트 베이킹을 거친 ITO 박막을 식혀주기 위해 제 3차 쿨링을 해주고, 상기 ITO박막에 마스크를 대고 노광 하여 현상 및 세정을 한다. 다시 상기 포토레지스트가 도포된 ITO박막을 열에 의해 하드 베이킹 해주어 미미하게 남아 있는 포토레지스트 내부의 솔벤트를 제거하고, 수분을 제거시킨다. 상기 제 4차 쿨링에 의해 ITO 박막을 마지막으로 식혀주는 단계로 되어있다.
그러나, 이러한 비정질 ITO박막이 증착 되고, 상기와 같은 그 후속의 포토 공정에서 가해지면, 결정화가 되는데, 상기 소프트 베이킹은 일반적으로 100℃에서 진행되지만, 상기 하드 베이킹은 130℃에서 진행되므로, 상기 ITO가 결정화되는 온도인 130℃의 열공정을 갖게된다. 상기 하드 베이킹의 시간이 짧더라도 국부적으로는 ITO박막을 결정화시키고, 이러한 ITO의 결정화는 에칭시 불균일한 에칭속도를 낳는다. 즉 열에 의해 결정화된 부분은 에칭시 잔사로 남게되고, 이를 없애기 위하여 오버에칭을 하게 되는데, 이 경우 ITO 박막 층의 하부층을 어택(attack)하게 되어 상당한 손상을 가져오는 문제가 있다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 균일한 비정질 ITO박막이 국부적으로 결정화되는 것을 방지하고자, 포토(Photo)공정 중 ITO박막을 결정화시키는 열 공정인 하드 베이킹 과정을 없애며, 이 보다 낮은 온도의 베이킹 공정을 두어 에칭이 균일하게 될 수 있도록 하는 프린지 필드 구동 액정표시장치의 화소 전극 형성 방법을 제공하는데, 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 프린지 필드 구동 액정표시장치의 화소 전극 형성 방법은, 130℃에서 결정화되는 비정질 산화 주석 인듐(Indium Tin Oxide, ITO) 박막 상에 포토레지스트를 도포하는 단계; 상기 포토레지스트의 응착 고정이 일어나는 50~90℃에서 상기 포토레지스트를 1차 베이킹하는 단계; 상기 1차 베이킹된 포토레지스트를 노광하는 단계; 상기 노광된 포토레지스트를 현상하는 단계; 및 상기 현상된 포토레지스트를 90~120℃에서 2차 베이킹하는 단계;를 포함한다.
본 발명은 ITO박막 증착 후, 120℃ 이하의 열에 의하여 1차 및 2차 베이킹만 두 번하여 비정질 ITO박막이 포토(Photo)공정 중에서 결정화되는 것을 방지함으로써, 균일한 에칭율을 도모할 수 있고, 결정화 ITO박막에 비하여 적은 에칭시간을 갖게 하여 하부 기판의 어택(attack)을 방지할 수 있다.
삭제
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
도 2는 본 발명에 따른 비정질 ITO박막을 증착 하기 위한 포토(Photo) 공정을 나타낸 흐름도로서, 상기 도 1에서 설명한 공정중 소프트 베이킹 전까지는 동일하고, 소프트 베이킹을 제 1차 베이킹으로, 하드 베이킹 과정을 제 2차 베이킹 공정으로 대체하였다.
도 2에 도시된 바와 같이, 상기 제 1차 베이킹과 상기 제 2차 베이킹의 차이는 단순한 온도와 공정의 위치에 따른 차이이며, 상기 제 1차 베이킹의 온도는 50~90℃이며, 바람직하게는 90℃이다. 상기 제 2차 베이킹의 온도는 90~120℃이며, 바람직하게는 100℃이다. 그러므로, 실제 공정시 온도 셋팅의 변경만으로 상기 하드 베이킹의 공정 대신에 제 2차 베이킹 공정을 적용하는 것이 가능하다.
현재 사용되는 증착 공정에서는 모든 막에 대해서 동일한 소프트 베이킹을 행하고 있다. 그러나, 현재 공정에서 사용하고 있는 박막의 증착 온도 중 가장 낮은 것은 소오스와 드레인(S/D)으로 사용중인 Mo와 Al이며, 이들의 증착 온도는 130℃이다. 따라서, 종래 하드 베이킹을 모든 막에 적용하는 것이 가능하였지만, 비정 질 ITO박막의 경우, 130℃ 온도는 결정화 온도이기 때문에 하드 베이킹 온도를 본 발명의 소프트 베이킹 온도만큼 낮출 필요가 있는 것이다.
따라서, 본 발명은 동일한 소프트 베이킹을 제 1차, 제 2차로 두 번 행하지만, 실제적으로는 각각의 베이킹에 온도 차이를 두기 때문에 종래의 공정에서 소프트 베이킹과 하드 베이킹이 갖는 효과를 얻을 수 있고, 비정질 ITO박막이 결정화되는 것을 방지 할 수 있다.
소프트 베이킹과 하드 베이킹을 하는 목적은 다음과 같다.
상기 소프트 베이킹은 ITO박막 상에 포토레지스트를 도포한 후 남아 있는 용제를 모두 제거함으로써 끈적거림이 없어지고, 상기 포토레지스트가 잘 굳어지게 하여 광 반응이 잘 되도록 하는 공정이다. 상기 하드 베이킹은 포토레지스트 내부에 남아 있는 솔벤트를 제거하고, 린스 후 수분제거를 하여 상기 포토레지스트막이 에칭 공정중에서 충분한 저항성을 가질 수 있도록 하고, 투명 절연 기판과 포토레지스트와의 접착력을 증가시키기 위함이다.
상기 제 2차 베이킹과 상기 하드 베이킹의 차이점은 온도의 차이 외에도 상기 하드 베이킹은 잔류 솔벤트를 제거하는 과정에서 포토레지스트의 형상을 평면에서 곡면으로 바꾸는(Taper Angle) 부수적인 역할을 수행하지만, 비정질 ITO박막의 경우에는 이러한 Taper Angle을 행할 필요가 없으므로, 이러한 역할의 하드 베이킹은 필요없게 되어 소프트 베이킹을 한번 더 둔 것이다.
따라서, 상기 제 2차 베이킹의 온도인 100℃만으로도 포토레지스트에 남아있는 솔벤트와 수분을 제거할 수 있고, 온도가 낮아져도, 비정질 ITO에 필요한 포토 레지스트(PR)의 두께를 현재 사용중인 두께보다 작은 0.5 ~1μm로 형성하기 때문에 상기 하드 베이킹의 목적인 포토레지스트 막이 에칭 공정에서 충분한 저항성을 갖고, 투명 절연 기판과 포토레지스트와의 접착력을 증가시킬 수 있는 역할을 할 수 있다.
또한, 비정질 ITO박막의 두께는 200~2000Å이며, 이러한 ITO박막을 포토 공정에 의하여 에칭을 할 경우 에칭율은 500~2000Å/분이고, 생산 공정에서의 오버 에칭율은 50%이하로 낮출 수 있다.
도 3은 본 발명에 따른 비정질 ITO박막이 온도에 따라 결정화되는 경향을 나타낸 그래프로써, 각각의 온도에서 증착된 상기 비정질 ITO박막에 X-ray를 상이한 각도로 조사하여 반사되는 X-ray의 강도를 측정하면, 도시된 바와같이, 160℃, 140℃,120℃로 증착된 상기 비정질 ITO박막에서 반사되어 나오는 X-ray강도에 차이가 있는데, 상기 그래프는 결정화 경향이 클수록 상대적으로 강한 강도의 빛이 반사되고, 결정화 경향이 적을 수록 약한 강도의 빛이 반사되는 것을 보이고 있다.
이와같은 실험 그래프를 통하여 상기 비정질 ITO박막의 결정화 경향을 알 수 있는데, 상기 비정질 ITO박막의 결정화 온도는 130℃이지만, 120℃에서 증착된 상기 비정질 ITO박막도 국부적으로 결정화 경향을 나타내고 있는데, 이러한 결정화는 증착시 사용한 기판에 온도 편차가 있기 때문이다. 이와 같은점을 감안하면, 상기 비정질 ITO박막의 증착 온도는 이보다 낮게 가져야 할 것이다. 따라서, 상기 비정질 ITO박막의 증착은 90~120℃ 범위에서 증착하여야 하고, 바람직하게는 100℃에서 하여야 한다.
따라서, 포토(Photo)공정 중에서 하드 베이킹 단계를 제 2차 베이킹 단계로 바꾸어 비정질 ITO박막이 결정화되는 것을 방지하였고, 하드 베이킹 보다 온도가 낮지만 포토레지스트의 두께를 얇게 하고, 제 2차 베이킹의 시간을 늘려 하드 베이킹이 하던 역할을 수행하는데는 문제가 없도록 하는 비정질 ITO박막을 제공할 수 있다.
이상에서와 같이, 본 발명은 증착 된 비정질 ITO박막이 하드 베이킹에 의하여 결정화 ITO박막이 되는 것을 방지함으로써 일반적인 ITO박막에 비해 에칭율을 증가시킬 수 있고, 이러한 에칭율 증가는 에칭 장비에 의한 기판의 생산율을 증가시킬 뿐만 아니라 ITO기판의 하부층의 어택(attack)을 방지하여 불량 발생율을 줄일 수 있다.
또한 증착 공정의 체제와 비교해서도 별도의 장비가 필요 없고, 오히려, ITO 증착시 필요한 히트 챔버가 필요 없으며, 하드 베이킹의 온도를 낮춤으로써 에너지가 절약되는 잇점과 결정질 ITO박막에 비해 비정질 ITO박막이 균일한 증착 특성과 에칭특성을 가지고 있기 때문에 보다 우수한 TFT LCD의 제조가 가능해지며, 향후 고품질의 패널에 적용이 가능하다.
본 발명은 상기 한 실시 예에 한정되지 않고 이하 청구 범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능 할 것이다.

Claims (6)

130℃에서 결정화되는 비정질 산화 주석 인듐(Indium Tin Oxide, ITO) 박막 상에 포토레지스트를 도포하는 단계;
상기 포토레지스트의 응착 고정이 일어나는 50~90℃에서 상기 포토레지스트를 1차 베이킹하는 단계;
상기 1차 베이킹된 포토레지스트를 노광하는 단계;
상기 노광된 포토레지스트를 현상하는 단계; 및
상기 현상된 포토레지스트를 90~120℃에서 2차 베이킹하는 단계;
를 포함하는 것을 특징으로 하는 프린지 필드 구동 액정표시장치의 화소 전극 형성 방법.
제1항에 있어서,
상기 포토레지스트는 0.5 ~1μm두께로 도포 하는 것을 특징으로 하는 프린지 필드 구동 액정표시장치의 화소 전극 형성 방법.
삭제
삭제
제 1항에 있어서,
상기 비정질 ITO박막의 두께는 200Å ~ 2000Å인 것을 특징으로 하는 프린지 필드 구동 액정표시장치의 화소 전극 형성 방법.
제 1항에 있어서,
상기 비정질 ITO박막의 에칭율은 분당 500Å ~2000Å인 것을 특징으로 하는프린지 필드 구동 액정표시장치의 화소 전극 형성 방법.
KR1020000072282A 2000-12-01 2000-12-01 프린지 필드 구동 액정표시장치의 화소 전극 형성 방법 KR100755563B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000072282A KR100755563B1 (ko) 2000-12-01 2000-12-01 프린지 필드 구동 액정표시장치의 화소 전극 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000072282A KR100755563B1 (ko) 2000-12-01 2000-12-01 프린지 필드 구동 액정표시장치의 화소 전극 형성 방법

Publications (2)

Publication Number Publication Date
KR20020042923A KR20020042923A (ko) 2002-06-08
KR100755563B1 true KR100755563B1 (ko) 2007-09-06

Family

ID=27678893

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000072282A KR100755563B1 (ko) 2000-12-01 2000-12-01 프린지 필드 구동 액정표시장치의 화소 전극 형성 방법

Country Status (1)

Country Link
KR (1) KR100755563B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100492727B1 (ko) * 2001-11-15 2005-06-07 엘지.필립스 엘시디 주식회사 포토레지스트의 잔사불량이 방지된 반도체 도핑방법 및이를 이용한 액정표시소자 제조방법
KR101010476B1 (ko) * 2003-12-27 2011-01-21 엘지디스플레이 주식회사 평판표시소자의 제조방법 및 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990003874A (ko) * 1997-06-26 1999-01-15 김영환 반도체 장치의 포토레지스트 패턴 형성 방법
KR20000034859A (ko) * 1998-11-24 2000-06-26 구본준, 론 위라하디락사 액정표시장치 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990003874A (ko) * 1997-06-26 1999-01-15 김영환 반도체 장치의 포토레지스트 패턴 형성 방법
KR20000034859A (ko) * 1998-11-24 2000-06-26 구본준, 론 위라하디락사 액정표시장치 및 그 제조방법

Also Published As

Publication number Publication date
KR20020042923A (ko) 2002-06-08

Similar Documents

Publication Publication Date Title
US8119469B2 (en) Method of fabricating polycrystalline silicon thin film for improving crystallization characteristics and method of fabricating liquid crystal display device using the same
KR20000011242A (ko) 식각방법,박막트랜지스터매트릭스기판및그제조방법
WO2020224095A1 (zh) 阵列基板及制备方法、显示装置
KR100459219B1 (ko) 절연막 형성방법 및 이를 이용한 폴리실리콘박막트랜지스터의 형성방법
KR100755563B1 (ko) 프린지 필드 구동 액정표시장치의 화소 전극 형성 방법
US6979632B1 (en) Fabrication method for thin-film semiconductor
KR100752381B1 (ko) 결정화방법 및 이를 이용한 박막 트랜지스터의 제조방법
KR100238211B1 (ko) 실리콘박막의 결정화 방법
JP2002110631A (ja) 多層薄膜パターンの製造方法
KR100596468B1 (ko) 박막트랜지스터의 게이트전극 및 그 제조방법
KR20020076859A (ko) 폴리실리콘 박막트랜지스터와 이를 포함하는 어레이기판제조방법
KR100476050B1 (ko) 반사형 액정표시장치 및 그의 제조방법
JPH05315361A (ja) 半導体薄膜の製造方法及び半導体素子
JPH10301127A (ja) 透明導電膜のパターニング方法
JPH10135135A (ja) 半導体装置の作製方法
JP3216173B2 (ja) 薄膜トランジスタ回路の製造方法
KR19980060717A (ko) 실리콘박막의 결정화방법
JPH05247658A (ja) 金属酸化物薄膜の形成方法
KR100223900B1 (ko) 액정표시장치의 제조방법
JPH08172079A (ja) 薄膜半導体の作製方法
US5523187A (en) Method for the fabrication of liquid crystal display device
JP3413098B2 (ja) ドライエッチ基板の表面処理方法および装置
JPH05315329A (ja) アルミニウム配線または電極の形成方法および薄膜トランジスタマトリックスの製造方法
KR100258413B1 (ko) 비정질 실리콘 박막 트랜지스터 제조방법
KR100190044B1 (ko) 박막트랜지스터의 게이트절연막 식각방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120709

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130711

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160718

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170719

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180724

Year of fee payment: 12