KR100223900B1 - 액정표시장치의 제조방법 - Google Patents

액정표시장치의 제조방법 Download PDF

Info

Publication number
KR100223900B1
KR100223900B1 KR1019960000373A KR19960000373A KR100223900B1 KR 100223900 B1 KR100223900 B1 KR 100223900B1 KR 1019960000373 A KR1019960000373 A KR 1019960000373A KR 19960000373 A KR19960000373 A KR 19960000373A KR 100223900 B1 KR100223900 B1 KR 100223900B1
Authority
KR
South Korea
Prior art keywords
forming
film
substrate
electrode
drain electrode
Prior art date
Application number
KR1019960000373A
Other languages
English (en)
Other versions
KR970059796A (ko
Inventor
박성일
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1019960000373A priority Critical patent/KR100223900B1/ko
Publication of KR970059796A publication Critical patent/KR970059796A/ko
Application granted granted Critical
Publication of KR100223900B1 publication Critical patent/KR100223900B1/ko

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1337Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133711Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers by organic films, e.g. polymeric films
    • G02F1/133723Polyimide, polyamide-imide

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 액정표시장치의 제조방법에 관한 것으로서, 감광성 폴리이미드막을 보호막 및 배향막으로 사용하여 공정을 단순화하고 공정시간을 단축시키고자 한 것이다.
본 발명에 따른 액정표시장치의 제조방법은 기판을 준비하는 단계; 상기 기판상에 게이트 전극을 형성하는 단계; 상기 게이트를 포함한 기판 전면에 게이트 절연막을 형성하는 단계; 상기 게이트 전극 상측 활성영역의 상기 게이트 절연막위에 진성 반도체층과 불순물층을 형성하는 단계; 상기 불순물 반도체층 양측상에 소오스/드레인 전극을 형성하고 노출된 불순물 반도체층을 제거하는 단계; 상기 소오스/드레인 전극 및 노출된 반도체층이 보호되고, 상기 드레인 전극에 콘택홀을 가지는 감광성 폴리이니드막을 형성하는 단계; 상기 콘택홀을 통해 드레인 전극과 연결되도록 화소영역에 화소전극을 형성하는 단계를 포함하여 이루어진다.

Description

액정표시장치의 제조방법
제 1a∼1f 도는 종래의 액정표시장치의 제조공정 단면도.
제 2a∼2d 도는 본 발명의 제1실시예에 따른 액정표시장치의 제조공정 단면도.
제 3a∼3d 도는 본 발명의 제2실시예에 따른 액정표시장치의 제조공정 단면도.
도면의 주요부분에 대한 부호의 설명
11 : 유리기판 12 : 게이트 전극
13 : 양극 산화막 14 : 게이트 절연막
15 : 비정질 실리콘층 16 : n+비정질 실리콘층
17 : 소오스/드레인 전극 18 : 보호막
18a : 콘택홀 19 : 화소전극
본 발명은 반도체장치의 제조방법에 관한 것으로, 특히 액정표시장치의 제조시에 폴리이미드막을 보호막으로 사용하여 공정을 단순화 하고, 공정시간을 단축시킬 수 있도록 한 액정표시장치의 제조방법에 관한 것이다.
일반적으로 반도체장치를 제조함에 있어서, 제조공정 시간을 줄인다는 것은 제작 수율이나 코스트 측면에서 볼때 매우 중요하다.
그래서 최근에는 이러한 제조공정 시간을 줄이기 위한 방법으로서 가장 시간이 많이 소요되는 마스크 공정 수를 줄인다거나 불필요한 층을 형성하지 않는 방법등이 있다.
이러한 관점에서 제조공정 시간을 줄이기 위한 종래의 액정표시장치의 제조방법을 제1a∼1d도를 참조하여 설명하면 다음과 같다.
제 1a∼1f 도는 종래의 액정표시장치의 제조공정 단면도이다.
먼저 제 1a 도에 도시된 바와 같이, 유리기판(1)상에 금속층을 증착하고, 사진석판술(Photo Lithography) 및 식각(Etch)공정으로 상기 금속물질을 선택적으로 제거하여 게이트 전극(2)을 형성한다.
이어서 상기 게이트 전극(2)을 양극산화시켜 상기 게이트 전극(2) 표면에 양극 산화막(3)을 소정두께로 형성한다.
그다음 상기 양극 산화막(3)을 포함한 유리기판(1) 전면에 질화막 또는 산화막을 증착하여 게이트 절연막(4)을 형성한다.
이어서 제 1b 도에 도시된 바와 같이, 상기 게이트 절연막(4) 위에 비정질 실리콘층(5)과 n+비정질 실리콘층(6)을 차례로 증착하고, 사진석판술로 활성영역을 정의하여 상기 n+비정질 실리콘층(6) 및 비정질 실리콘층(5)을 선택적으로 제거한다.
그다음 기판 전면에 금속물질을 증착하고 이를 사진식각공정에 의해 선택적으로 제거하여 소오스/드레인 전극(7)을 형성한다.
그리고, 상기 소오스/드레인 전극(7)을 마스크로 이용하여 채널영역위에 노출된 n+비정질 실리콘층(6)을 제거한다.
이어서 제 1c 도에 도시된 바와 같이, Si3N4등을 화학기상 증착법으로 고진공 상태에서 기판전면에 증착하여 보호막(8)을 형성하고, 그 위에 다시 감광막(9)을 도포한다.
그다음 제 1d 도에 도시된 바와 같이, 노광 및 현상공정에 의해 콘택형성영역을 정의한 다음 상기 보호막(8)을 선택적으로 제거하여 콘택홀(8a)을 형성한다.
이어서 제 1e 도에 도시된 바와 같이, 상기 보호막(8) 상부에 남아 있는 감광막(9)을 고진공 상태에서 건식식각(dry etching)하여 제거한다.
이어서 제 1f 도에 도시된 바와 같이, 기판전면에 ITO를 증착하고, ITO를 선택적으로 제거하여 콘택홀(8a)을 통해 상기 드레인 전극과 전기적으로 연결되도록 화소전극(10)을 형성한다.
그리고 도면에는 도시되지 않았지만 전면에 배향막을 형성하고, 러빙(Rubbing)을 한다.
그러나 이와 같은 종래의 액정표시장치의 제조방법에 있어서는 다음과 같은 문제점이 있다.
첫째, 종래에는 보호막으로 질화막을 사용하였다.
그런데, 상기 질화막은 성장시에 고진공 상태가 유지되어야 하고, 성장속도가 느리므로 공정시간이 길어진다.
둘째, 보호막을 증착하고 콘택홀을 형성하기 위해 감광막 도포 및 노광/현상공정이 필요하게 되고, 콘택홀 형성후 다시 감광막을 제거해야 하므로 마스크 수가 증가하여 공정이 복잡하고 더블어 공정시간이 길어진다.
이에 본 발명은 상기의 종래 문제점을 해결하기 위해 안출된 것으로, 본 발명은 폴리이미드막을 보호막으로 사용하여 공정을 단순화하고, 공정시간을 단축시킬수 있는 액정표시장치의 제조방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명은 기판을 준비하는 단계; 상기 기판상에 게이트 전극을 형성하는 단계; 상기 게이트를 포함한 기판 전면에 게이트 절연막을 형성하는 단계; 상기 게이트 전극 상측 활성영역의 상기 게이트 절연막위에 진성 반도체층과 불순물층을 형성하는 단계; 상기 불순물 반도체층 양측상에 소오스/드레인 전극을 형성하고 노출된 불순물 반도체층을 제거하는 단계; 상기 소오스/드레인 전극 및 노출된 반도체층이 보호되고, 상기 드레인 전극에 콘택홀을 가지는 감광성 폴리이니드막을 형성하는 단계; 상기 콘택홀을 통해 드레인 전극과 연결되도록 화소영역에 화소전극을 형성하는 단계를 포함하여 이루어짐에 그 특징이 있다.
이하, 본 발명에 따른 액정표시장치의 제조방법을 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.
제 2a∼2d 도는 본 발명의 제1실시예에 따른 액정표시장치의 제조공정 단면도이다.
먼저 제 2a 도에 도시된 바와 같이, 유리기판(11)을 준비하고, 이 유리기판(11) 전면에 금속물질을 증착하고, 사진석판술 및 식각공정으로 상기 금속물질을 선택적으로 제거하여 게이트 전극(12)을 형성한다.
이어서 상기 게이트 전극(12)을 양극 산화시켜 상기 게이트 전극(12) 표면에 양극 산화막(13)을 소정두께로 형성한다.
그다음 상기 양극산화막(13)을 포함한 유리기판(11) 전면에 질화막을 증착하여 게이트 절연막(14)을 형성한다.
이어서 제 2b 도에 도시된 바와 같이, 상기 게이트 절연막(14)위에 비정질 실리콘층(15)과 n+비정질 실리콘층(16)을 증착하고, 사진석판술로 활성영역을 정의하여 상기 n+비정질 실리콘층(16) 및 비정질 실리콘층(15)을 선택적으로 제거한다.
그다음 제 2c 도에 도시된 바와 같이, 기판 전면에 금속물질을 증착하고, 이를 선택적으로 제거하여 소오스/드레인 전극(17)을 형성한다.
그리고, 상기 소오스/드레인 전극(17)을 마스크로 이용하여 채널영역상에 노출된 n+비정질 실리콘층(16)을 제거한다.
이어서 기판 전면에 감광성 폴리이미드막(photosensitive polyimide film)을 약 2000Å이상 형성하고 이를 선택적으로 제거하여 폴리이미드막을 이용하여 보호막(18)을 형성한다.
이때 상기 감광성 폴리이미드막은 솔벤트(solvent)(NMP)를 더 많이 첨가할수록 점도가 높아진다.
또한 두께조절은 NMP의 양과 스핀코더(spin coater)의 rpm으로 약 2000Å이상 조절 가능하다.
이때 상기 감광성 폴리이미드막은 그 자체가 감광성을 띄고 있기 때문에 콘택부분과 화소전극 영역을 정의하기 위해 종래와 같이 별도의 감광성 수지를 도포할 필요가 없게 된다.
그다음 노광 및 현상공정에 의해 드레인전극과의 콘택형성영역을 정의하고, 상기 보호막(18)을 선택적으로 제거하여 콘택홀(18a)을 형성한다.
이때 화소부위의 보호막(18)을 제거하지 않으므로써 평탄성이 확보되어 개구율 향상을 기대할 수 있다.
그다음 제 2d 도에 도시된 바와 같이, 상기 콘택홀(18a)을 통해 상기 드레인전극(17)과 전기적으로 연결되도록 기판전면에 ITO를 증착하고, 상기 ITO를 사진식각공정에 의해 선택적으로 제거하여 화소전극(19)을 형성한다.
그리고 도면에는 도시되지 않았지만 전면에 배향막을 형성하고 곧바로 러빙(Rubbing)을 한다.
한편, 본 발명의 제 2 실시예에 따른 액정표시장치의 제조방법을 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.
제 3a∼3d도는 본 발명의 제 2 실시예에 따른 액정표시장치의 제조공정 단면도이다.
먼저 제 3a 도에 도시된 바와 같이, 유리기판(21)을 준비하고, 이 유리기판(21) 전면에 금속물질을 증착하고, 사진석판술 및 식각공정으로 상기 금속물질을 선택적으로 제거하여 게이트 전극(22)을 형성한다.
이어서 상기 게이트 전극(22)을 양극 산화시켜 상기 게이트 전극(22) 표면에 양극 산화막(23)을 소정두께로 형성한다.
그다음 상기 양극산화막(23)을 포함한 유리기판(21) 전면에 질화막을 증착하여 게이트 절연막(24)을 형성한다.
이어서 제 3b 도에 도시된 바와 같이, 상기 게이트 절연막(24)위에 비정질 실리콘층(25)과 n+비정질 실리콘층(26)을 증착하고, 사진석판술로 활성영역을 정의하여 상기 n+비정질 실리콘층(26) 및 비정질 실리콘층(25)을 선택적으로 제거한다.
그다음 제 3c 도에 도시된 바와 같이, 기판 전면에 금속물질을 증착하고, 이를 선택적으로 제거하여 소오스/드레인 전극(27)을 형성한다.
그리고, 상기 소오스/드레인 전극(27)을 마스크로 이용하여 채널영역상에 노출된 n+비정질 실리콘층(26)을 제거한다.
이어서 기판 전면에 감광성 폴리이미드막(photosensitive polyimide film)을 약 2000Å이상 형성하고 이를 선택적으로 제거하여 폴리이미드막을 이용하여 보호막(28)을 형성한다.
이때 상기 감광성 폴리이미드막은 솔벤트(solvent)(NMP)를 더 많이 첨가할수록 점도가 높아진다.
또한 두께조절은 NMP의 양과 스핀코더(spin coater)의 rpm으로 약 200Å이상 조절 가능하다.
이때 상기 감광성 폴리이미드막은 그 자체가 감광성을 띄고 있기 때문에 콘택부분과 화소전극 영역을 정의하기 위해 종래와 같이 별도의 감광성 수지를 도포할 필요가 없게 된다.
그다음 노광 및 현상공정에 의해 드레인전극과의 콘택형성영역을 정의하고, 상기 보호막(28)을 선택적으로 제거한다.
이때 상기 보호막(28)중 화소부위의 보호막 부분을 완전하게 제거하므로써 투과율을 높일 수 있다.
그다음 제 2d 도에 도시된 바와 같이, 상기 드레인전극(27)과 전기적으로 연결되도록 기판전면에 ITO를 증착하고, 상기 ITO를 사진식각공정에 의해 선택적으로 제거하여 화소전극(29)을 형성한다.
그리고 도면에는 도시되지 않았지만 전면에 배향막을 형성하고 곧바로 러빙(Rubbing)을 한다.
이상에서 설명한 바와 같이, 본 발명에 따른 액정표시장치의 제조방법에 있어서는 다음과 같은 효과들이 있다.
첫째, 보호막으로 질화막 대신에 감광성 폴리이미드막을 사용한다.
그런데, 상기 감광성 폴리이미드막은 형성시에 고진공 상태를 유지하지 않아도 되고 형성속도가 빠르므로 공정시간이 단축된다.
둘째, 상기 감광성 폴리이미드막은 그 자체가 감광성을 띄고 있기 때문에 화소전극 형성용 콘택홀을 형성하기 위해 감광막 도포와 노광/현상공정 및 콘택홀 형성후 다시 감광막을 제거할 필요가 없으므로 마스크 수가 감소하여 공정이 단순화되고 더불어 공정시간이 단축된다.
셋째, 제 1 실시예와 같이 화소부위의 보호막을 제거하지 않을 경우에는 평탄성이 확보되므로 개구율을 향상시킬 수 있다.
또한 제 2 실시예와 같이 화소부위의 보호막을 제거하는 경우에는 투과율을 높일수 있다.

Claims (6)

  1. 기판을 준비하는 단계; 상기 기판상에 게이트 전극을 형성하는 단계; 상기 게이트를 포함한 기판 전면에 게이트 절연막을 형성하는 단계; 상기 게이트 전극 상측 활성영역의 상기 게이트 절연막위에 진성 반도체층과 불순물층을 형성하는 단계; 상기 불순물 반도체층 양측상에 소오스/드레인 전극을 형성하고 노출된 불순물 반도체층을 제거하는 단계; 상기 소오스/드레인 전극 및 노출된 반도체층이 보호되고, 상기 드레인 전극에 콘택홀을 가지는 감광성 폴리이미드막을 형성하는 단계; 상기 콘택홀을 통해 드레인 전극과 연결되도록 화소영역에 화소전극을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 액정표시장치의 제조방법.
  2. 제1항에 있어서, 상기 감광성 폴리이미드막을 형성하는 방법은 별도의 감광막수지 없이 노광 및 현상공정에 의해 패터닝함을 특징으로 하는 액정표시장치의 제조방법.
  3. 기판을 준비하는 단계, 상기 기판상에 감광성 보호막을 형성하는 단계, 상기 감광성 보호막상에 화소전극을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 액정표시장치의 제조방법.
  4. 제3항에 있어서, 상기 감광성 보호막은 감광성 폴리이미드막으로 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  5. 제1항에 있어서, 상기 감광성 폴리이미드막중 화소영역상에 있는 부분을 제거하는 단계를 더 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  6. 제1항에 있어서, 게이트 절연막을 형성하기 전에 게이트 전극 표면을 양극산화하는 공정을 더 포함함을 특징으로 하는 액정표시장치의 제조방법.
KR1019960000373A 1996-01-10 1996-01-10 액정표시장치의 제조방법 KR100223900B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960000373A KR100223900B1 (ko) 1996-01-10 1996-01-10 액정표시장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960000373A KR100223900B1 (ko) 1996-01-10 1996-01-10 액정표시장치의 제조방법

Publications (2)

Publication Number Publication Date
KR970059796A KR970059796A (ko) 1997-08-12
KR100223900B1 true KR100223900B1 (ko) 1999-10-15

Family

ID=19449227

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960000373A KR100223900B1 (ko) 1996-01-10 1996-01-10 액정표시장치의 제조방법

Country Status (1)

Country Link
KR (1) KR100223900B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100576113B1 (ko) * 1999-01-22 2006-05-03 삼성전자주식회사 반사형 액정표시기용 박막 트랜지스터 기판의 제조방법
KR100857719B1 (ko) * 2001-03-26 2008-09-08 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법

Also Published As

Publication number Publication date
KR970059796A (ko) 1997-08-12

Similar Documents

Publication Publication Date Title
US6537843B2 (en) Thin film transistor and method of manufacturing the same
US6337284B1 (en) Liquid crystal display device and method of manufacturing the same
KR100192347B1 (ko) 액정표시장치의 구조 및 제조방법
US4684435A (en) Method of manufacturing thin film transistor
JPH01124824A (ja) 薄膜トランジスタの製造方法
JPH0311744A (ja) 薄膜トランジスタの製造方法
WO2015043008A1 (zh) 薄膜晶体管阵列基板的制造方法
JP3975014B2 (ja) 液晶表示装置の製造方法
US7125756B2 (en) Method for fabricating liquid crystal display device
GB2312073A (en) Method for manufacturing a liquid crystal display
US6335781B2 (en) Method for manufacturing an LCD in which a photoresist layer is at least 1.2 times thicker than the passivation layer
KR100223900B1 (ko) 액정표시장치의 제조방법
CN115547927A (zh) 阵列基板的制备方法、阵列基板及显示面板
KR100277184B1 (ko) 액정 표시 장치의 제조방법
KR20020037417A (ko) 수직형 박막 트랜지스터의 액정표시소자 제조방법
KR100648214B1 (ko) 박막 트랜지스터 액정표시장치의 제조방법
KR100705616B1 (ko) 박막트랜지스터 액정표시장치의 제조방법
KR100205867B1 (ko) 액티브매트릭스기판의 제조방법 및 그 방법에 의해제조되는액티브매트릭스기판
JPH0562996A (ja) 薄膜トランジスタの製造方法
JP3216173B2 (ja) 薄膜トランジスタ回路の製造方法
KR100200706B1 (ko) 폴리실리콘 박막트랜지스터 액정표시소자의 제조방법
US6150215A (en) Avoiding abnormal capacitor formation by an offline edge-bead rinsing (EBR)
JPH09129590A (ja) 薄膜トランジスタの製造方法
US5523187A (en) Method for the fabrication of liquid crystal display device
KR100559218B1 (ko) 박막 트랜지스터 어레이 기판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070629

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee