KR100277184B1 - 액정 표시 장치의 제조방법 - Google Patents

액정 표시 장치의 제조방법 Download PDF

Info

Publication number
KR100277184B1
KR100277184B1 KR1019980025768A KR19980025768A KR100277184B1 KR 100277184 B1 KR100277184 B1 KR 100277184B1 KR 1019980025768 A KR1019980025768 A KR 1019980025768A KR 19980025768 A KR19980025768 A KR 19980025768A KR 100277184 B1 KR100277184 B1 KR 100277184B1
Authority
KR
South Korea
Prior art keywords
forming
film
gate electrode
layer
electrode
Prior art date
Application number
KR1019980025768A
Other languages
English (en)
Other versions
KR20000004336A (ko
Inventor
황정태
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019980025768A priority Critical patent/KR100277184B1/ko
Priority to US09/342,610 priority patent/US6204082B1/en
Publication of KR20000004336A publication Critical patent/KR20000004336A/ko
Application granted granted Critical
Publication of KR100277184B1 publication Critical patent/KR100277184B1/ko

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/015Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 레진막을 사용하지 않고도 고개구율 액정 표시 장치를 형성할 수 있는 액정 표시 장치의 제조방법을 개시한다. 개시된 본 발명은, 유리 기판상에 게이트 전극용 금속막을 증착하는 단계와, 상기 금속막 상에 게이트 전극 한정용 포토레지스트 패턴을 형성한다음 노출된 금속막을 양극 산화하여, 게이트 전극 및 게이트 전극 양측에 평탄화용 양극 산화막을 형성하는 단계와, 상기 게이트 전극 및 양극 산화막 상부에 게이트 절연막을 형성하는 단계와, 상기 게이트 전극 및 게이트 전극 양측 양극 산화막 상부에 비정질 실리콘층을 형성하고, 게이트 전극 부분을 포함하도록 채널층을 형성하는 단계와, 상기 채널층 양측에 오믹 콘택층을 형성하는 단계와, 상기 오믹 콘택층이 형성된 게이트 절연막 상에 소오스, 드레인 전극용 금속막을 증착하는 단계와, 상기 금속막 상부에 소오스, 드레인 전극용 포토레지스트 패턴을 형성한다음, 노출된 금속막을 양극 산화하여, 소오스, 드레인 전극 및 소오스, 드레인 전극 양측에 평탄화용 양극 산화막을 형성하는 단계와, 상기 소오스, 드레인 전극 및 그 양측 양극 산화막 상부에 상기 드레인이 노출되도록 콘택홀이 구비된 보호막을 증착하는 단계, 및 상기 보호막 상부에 콘택홀에 의하여 노출된 드레인 전극과 콘택되도록 화소 전극을 형성하는 단계를 포함한다.

Description

액정 표시 장치의 제조방법
본 발명은 액정 표시 장치의 제조방법에 관한 것으로서, 특히 저 비용으로 고 개구율을 확보할 수 있는 액정 표시 장치의 제조방법에 관한 것이다.
현재에는 액정 표시 장치의 높은 개구율을 확보하기 위하여, 화소 전극을 데이터 버스 라인 또는 게이트 버스 라인과 오버랩되도록 설치하는 고개구율 액정 표시 장치가 제안되었다.
이러한 고개구율 액정 표시 장치는 도 1에 도시된 바와 같이, 유리 기판(1) 상부에 불투명 금속막으로 게이트 전극(2)을 형성한다음, 게이트 전극(2)이 형성된 유리 기판(1) 상부에 게이트 절연막(3)을 증착한다.
이어서, 게이트 절연막(3) 상부에 비정질 실리콘층을 증착하고, 비정질 실리콘층(4) 상부에 실리콘 질화막을 형성한다. 이어, 게이트 전극(2)을 마스크로 하는 후면 노광 방식을 이용하여 실리콘 질화막을 패터닝하므로써, 비정질 실리콘층(4) 상부에 에치 스톱퍼(5)를 형성한다.
그다음으로, 불순물이 도핑된 비정질 실리콘층(6)을 증착한다음, 불순물이 도핑된 비정질 실리콘층과 비정질 실리콘층을 소정 부분 패터닝하여, 오믹 콘택층과 채널층을 형성한다.
그리고나서, 결과물 상부에 데이터 버스 라인용 금속막을 증착한다음, 에치 스톱퍼(5) 양측의 오믹 콘택층(6)과 콘택되도록 패터닝하여, 소오스, 드레인 전극(6a,6b)을 형성하여, 박막 트랜지스터(TFT1)가 완성된다.
이어서, 박막 트랜지스터(TFT1)가 형성된 유리 기판(1) 상부에 저유전 상수를 갖는 레진막(8)을 비교적 두껍게 예를들어, 2 내지 4㎛ 두께로 도포한다. 이는 공지된 바와 같이, 이후 형성될 화소 전극과 데이터 버스 라인(또는 게이트 버스 라인)과 오버랩되는 부분에서의 기생 캐패시턴스를 최소화하기 위함이다. 그런다음, 박막 트랜지스터(TFT1)의 드레인 전극(6b)이 노출되도록 레진막(8)을 소정 부분 식각하여 콘택홀(H1)을 형성한다. 이어서, 노출된 드레인 전극(6b)과 콘택되면서, 데이터 버스 라인(도시되지 않음)과 오버랩되도록 레진막(8) 상부에 ITO(indium tin oxide)로 된 화소 전극(9)을 형성한다.
상기한 고개구율 액정 표시 장치는 기생 캐패시턴스를 줄이기 위하여 저유전 상수인 레진막(8)이 이용된다.
그러나, 상기 레진막(8)은 고가이므로, 액정 표시 장치의 제조 비용을 상승시키는 원인이 된다.
또한, 상기한 레진막(8)은 화소 전극(9)으로 이용되는 ITO물질과 계면 특성이 좋지 않으므로, 액정 표시 장치에 결함을 유발한다.
더욱이, 레진막(8)은 기판(1)의 온도에 따라, 투과율의 영향을 받기 때문에, 공정 조건에 제한을 받는다.
또한, 레진막(8)을 형성하기 위한 별도의 코팅기가 요구되므로, 제조 비용이 상승된다.
따라서, 본 발명의 목적은 상술한 종래의 문제점을 해결하기 위하여 안출된 것으로, 레진막을 사용하지 않고도, 고개구율을 실현할 수 있는 고개구율 액정 표시 장치의 제조방법을 제공하는 것을 목적으로 한다.
도 1은 종래의 액정 표시 장치의 단면도.
도 2a 내지 도 2e는 본 발명에 따른 액정 표시 장치의 제조방법을 설명하기 위한 각 공정별 단면도.
(도면의 주요 부분에 대한 부호의 설명)
11 : 유리 기판 12 : 게이트 전극
13,18 : 양극 산화막 14 : 게이트 절연막
15 : 채널층 16 : 오믹 콘택층
17 : 소오스, 드레인 전극 19 : 보호막
20 : 화소 전극
상기한 본 발명의 목적을 달성하기 위한 것으로, 본 발명은 유리 기판상에 게이트 전극용 금속막을 증착하는 단계와, 상기 금속막 상에 게이트 전극 한정용 포토레지스트 패턴을 형성한다음 노출된 금속막을 양극 산화하여, 게이트 전극 및 게이트 전극 양측에 평탄화용 양극 산화막을 형성하는 단계와, 상기 게이트 전극 및 양극 산화막 상부에 게이트 절연막을 형성하는 단계와, 상기 게이트 전극 및 게이트 전극 양측 양극 산화막 상부에 비정질 실리콘층을 형성하고, 게이트 전극 부분을 포함하도록 채널층을 형성하는 단계와, 상기 채널층 양측에 오믹 콘택층을 형성하는 단계와, 상기 오믹 콘택층이 형성된 게이트 절연막 상에 소오스, 드레인 전극용 금속막을 증착하는 단계와, 상기 금속막 상부에 소오스, 드레인 전극용 포토레지스트 패턴을 형성한다음, 노출된 금속막을 양극 산화하여, 소오스, 드레인 전극 및 소오스, 드레인 전극 양측에 평탄화용 양극 산화막을 형성하는 단계와, 상기 소오스, 드레인 전극 및 그 양측 양극 산화막 상부에 상기 드레인이 노출되도록 콘택홀이 구비된 보호막을 증착하는 단계, 및 상기 보호막 상부에 콘택홀에 의하여 노출된 드레인 전극과 콘택되도록 화소 전극을 형성하는 단계를 포함한다.
본 발명에 의하면, 게이트 전극 및 소오스 드레인 전극을 패터닝하지 않고, 제거하여야 할 부분을 양극산화한다, 이에따라, 전극들 높이만큼의 단차가 제거되므로, 레진을 사용하지 않고도,평탄화를 이룰수 있다. 이에따라, 제조비용의 상승없이 고개구율 액정 표시 장치를 형성할 수 있다.
(실시예)
첨부한 도면 도 2a 내지 도 2e는 본 발명에 따른 일실시예를 설명하기 위한 각 공정별 단면도이다.
먼저, 도 2a를 참조하여, 유리 기판(11) 상부에 게이트 전극용 금속막(12) 예를들어, 알루미늄 금속막을 소정 두께로 증착한다. 이어서, 게이트 전극을 한정하기 위하여, 금속막(12)의 소정 부분 상부에 공지의 포토리소그라피 공정을 이용하여 포토레지스트 패턴(도시되지 않음)을 형성한다. 포토레지스트 패턴에 의하여 노출된 부분을 양극 산화하여, 노출된 금속막이 양극 산화막(13:Al2O3)으로 전환된다. 이때, 양극 산화막(13)의 두께는 기 증착된 금속막(12)의 두께보다 20% 정도 더 크다. 그후, 공지의 방식으로 포토레지스트 패턴을 제거한다. 이에따라, 양극 산화막(13)에 의하여 게이트 전극(12)의 높이만큼의 단차가 제거된다.
이어, 도 2b에 도시된 바와 같이, 게이트 전극(12) 및 양극 산화막(13) 상부에 게이트 절연막(14) 예를들어, 실리콘 질화막을 증착한다음, 게이트 절연막(14) 상부에 채널용 비정질 실리콘층을 증착한다. 그런다음, 비정질 실리콘층 상부에 포토레지스트막을 피복하고, 게이트 전극(12)을 마스크로 하여, 후면 노광하여, 별도의 마스크 없이 채널 한정용 포토레지스트 패턴을 형성한다. 이어서, 이 포토레지스트 패턴을 마스크로 하여, 비정질 실리콘층을 패터닝하여, 채널층(15)을 형성한다. 그후, 포토레지스트 패턴을 제거한다.
그리고나서, 도 2c에 도시된 바와 같이, 결과물 상부에 불순물이 도핑된 비정질 실리콘층을 형성한다음, 상기 비정질 실리콘층을 소정 부분 패터닝하여, 소오스, 드레인 전극용 오믹 콘택층(16)을 형성한다.
그후, 도 2d에 도시된 바와 같이, 오믹 콘택층(16)이 형성된 게이트 절연막 상부에 데이터 버스 라인용 금속막을 증착한다. 이어, 소오스, 드레인 전극 및 데이터 버스 라인을 한정하기 위하여, 공지의 포토리소그라피 방식을 이용하여, 포토레지스트 패턴(도시되지 않음)을 형성한다. 이때, 소오스 드레인 전극을 한정하기 위한 레지스트 패턴은 오믹 콘택층(16)을 포함하게 된다. 이어, 포토레지스트 패턴(도시되지 않음)에 의하여 노출된 부분을 양극 산화하여, 소오스, 드레인 전극(17a,17b)을 형성하면서, 소오스 드레인 전극 양측 부분의 금속막이 양극 산화막(18)로 바뀌어 진다. 이에따라, 결과물 표면은 단차부가 존재하지 않고, 평탄한 상태가 된다.
이어서, 도 2e에 도시된 바와 같이, 소오스, 드레인 전극(17a,17b) 및 양극 산화막(18) 상부에 보호막(19)이 증착된다음, 드레인 전극(17b)의 소정 부분이 노출되도록 보호막(19)을 식각하여 콘택홀을 형성한다. 그후, 콘택홀에 의하여 노출된 드레인 전극(17b)과 콘택되면서, 보호막(19) 상부에 화소 전극(20)을 형성한다. 이때, 화소 전극(20)은 데이터 버스 라인과 오버랩되도록 설치됨이 바람직하다. 또한, 상기 보호막은 화소 전극(20)을 구성하는 ITO물질과 양극 산화막간에는 접촉 특성이 우수한 물질로 형성하므로써, 화소 전극(20)과 보호막(19)간의 박리 현상이 발생되지 않는다.
이상에서 자세히 설명된 바와 같이, 본 발명에 의하면, 게이트 전극 및 소오스 드레인 전극을 패터닝하지 않고, 제거하여야 할 부분을 양극산화한다, 이에따라, 전극들 높이만큼의 단차가 제거되므로, 레진을 사용하지 않고도,평탄화를 이룰수 있다. 이에따라, 제조비용의 상승없이 고개구율 액정 표시 장치를 형성할 수 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (3)

  1. 유리 기판상에 게이트 전극용 금속막을 증착하는 단계;
    상기 금속막 상에 게이트 전극 한정용 포토레지스트 패턴을 형성한다음 노출된 금속막을 양극 산화하여, 게이트 전극 및 게이트 전극 양측에 평탄화용 양극 산화막을 형성하는 단계;
    상기 게이트 전극 및 양극 산화막 상부에 게이트 절연막을 형성하는 단계;
    상기 게이트 전극 및 게이트 전극 양측 양극 산화막 상부에 비정질 실리콘층을 형성하고, 게이트 전극 부분을 포함하도록 채널층을 형성하는 단계;
    상기 채널층 양측에 오믹 콘택층을 형성하는 단계;
    상기 오믹 콘택층이 형성된 게이트 절연막 상에 소오스, 드레인 전극용 금속막을 증착하는 단계;
    상기 금속막 상부에 소오스, 드레인 전극용 포토레지스트 패턴을 형성한다음, 노출된 금속막을 양극 산화하여, 소오스, 드레인 전극 및 소오스, 드레인 전극 양측에 평탄화용 양극 산화막을 형성하는 단계;
    상기 소오스, 드레인 전극 및 그 양측 양극 산화막 상부에 상기 드레인이 노출되도록 콘택홀이 구비된 보호막을 증착하는 단계; 및
    상기 보호막 상부에 콘택홀에 의하여 노출된 드레인 전극과 콘택되도록 화소 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정 표시 장치의 제조방법.
  2. 제 1 항에 있어서, 상기 게이트 전극용 금속막과 상기 소오스, 드레인 전극용 금속막은 알루미늄 금속막인 것을 특징으로 하는 액정 표시 장치의 제조방법.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 채널층을 형성하는 단계는, 상기 게이트 절연막 상부에 비정질 실리콘층을 형성하는 단계; 상기 비정질 실리콘층 상부에 포토레지스트막을 도포한다음, 게이트 전극을 마스크로 하여 후면 노광하여 포토레지스트 패턴을 형성하는 단계; 및 상기 포토레지스트 패턴을 마스크로 하여 비정질 실리콘층을 패터닝하여 채널층을 형성하는 단계를 포함하는 것을 특징으로 하는 액정 표시 장치의 제조방법.
KR1019980025768A 1998-06-30 1998-06-30 액정 표시 장치의 제조방법 KR100277184B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019980025768A KR100277184B1 (ko) 1998-06-30 1998-06-30 액정 표시 장치의 제조방법
US09/342,610 US6204082B1 (en) 1998-06-30 1999-06-29 Method of manufacturing liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980025768A KR100277184B1 (ko) 1998-06-30 1998-06-30 액정 표시 장치의 제조방법

Publications (2)

Publication Number Publication Date
KR20000004336A KR20000004336A (ko) 2000-01-25
KR100277184B1 true KR100277184B1 (ko) 2001-01-15

Family

ID=19542156

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980025768A KR100277184B1 (ko) 1998-06-30 1998-06-30 액정 표시 장치의 제조방법

Country Status (2)

Country Link
US (1) US6204082B1 (ko)
KR (1) KR100277184B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100850585B1 (ko) * 2002-04-11 2008-08-05 비오이 하이디스 테크놀로지 주식회사 액정표시장치의 제조방법
JP4491375B2 (ja) * 2005-04-26 2010-06-30 日本電気株式会社 液晶表示装置の製造方法
CN102253521B (zh) * 2011-08-08 2013-11-06 信利半导体有限公司 一种液晶显示装置及制造方法
CN103456745B (zh) * 2013-09-10 2016-09-07 北京京东方光电科技有限公司 一种阵列基板及其制备方法、显示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0563196A (ja) 1991-09-04 1993-03-12 Hitachi Ltd 薄膜半導体装置及びその製造方法並び液晶表示装置
US5466618A (en) * 1993-12-29 1995-11-14 Goldstar Co., Ltd. Method for fabricating a thin film transistor for a liquid crystal display
JPH08139328A (ja) 1994-11-11 1996-05-31 Casio Comput Co Ltd 半導体装置の製造方法
US5923050A (en) * 1995-02-08 1999-07-13 Samsung Electronics Co., Ltd. Amorphous silicon TFT
KR100193348B1 (ko) * 1996-02-12 1999-07-01 구자홍 액정표시장치의 박막트랜지스터 제조방법
JPH09266315A (ja) 1996-03-29 1997-10-07 Toshiba Corp 薄膜トランジスタ及び液晶表示装置
JPH1011029A (ja) 1996-06-26 1998-01-16 Nec Yonezawa Ltd 階調制御用lcdコントローラのフレームメモリ制御方 法及びその装置
JPH1020337A (ja) 1996-07-02 1998-01-23 Hitachi Ltd 半導体装置の製造方法
US6025605A (en) * 1996-07-26 2000-02-15 Lg Electronics Inc. Aligned semiconductor structure
JP3284899B2 (ja) 1996-10-17 2002-05-20 松下電器産業株式会社 半導体素子及びその製造方法
US5913113A (en) * 1997-02-24 1999-06-15 Lg Electronics Inc. Method for fabricating a thin film transistor of a liquid crystal display device
US6011274A (en) * 1997-10-20 2000-01-04 Ois Optical Imaging Systems, Inc. X-ray imager or LCD with bus lines overlapped by pixel electrodes and dual insulating layers therebetween

Also Published As

Publication number Publication date
US6204082B1 (en) 2001-03-20
KR20000004336A (ko) 2000-01-25

Similar Documents

Publication Publication Date Title
KR100699208B1 (ko) 박막 트랜지스터 어레이 및 그 제조방법 그리고 이를이용한 액정표시장치
KR100759627B1 (ko) 박막의 패턴닝 방법 및 그것을 이용한 tft 어레이 기판 및그 제조 방법
US20020017665A1 (en) Thin film transistor and method of manufacturing the same
EP3544050A1 (en) Array substrate and preparation method therefor, and display device
US8178374B2 (en) Thin film patterning method and method for manufacturing a liquid crystal display device
KR100653467B1 (ko) 박막 트랜지스터-액정표시소자의 제조방법
US6411356B1 (en) Liquid crystal display device with an organic insulating layer having a uniform undamaged surface
JP2002237594A (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法および薄膜トランジスタを含むディスプレイ・デバイス
KR100277184B1 (ko) 액정 표시 장치의 제조방법
US20050148123A1 (en) Method for fabricating self-aligned thin-film transistor
KR100336881B1 (ko) 박막트랜지스터액정표시소자의제조방법
KR100590925B1 (ko) 박막트랜지스터-액정표시장치의 제조방법
KR20040012200A (ko) 프린지 필드 스위칭 모드 액정표시장치의 제조방법
US20070264597A1 (en) Method for manufacturing transflective liquid crystal display
KR100850379B1 (ko) 고개구율 액정표시장치의 제조방법
KR100219500B1 (ko) 박막트랜지스터-액정표시장치의 제조방법
KR100223900B1 (ko) 액정표시장치의 제조방법
KR100619160B1 (ko) 박막 트랜지스터 액정표시장치의 제조방법
KR100341129B1 (ko) 박막 트랜지스터-액정 표시 장치의 제조방법
KR100527079B1 (ko) 박막 트랜지스터 어레이 기판의 제조방법
KR940006706B1 (ko) 액정표시 장치의 금속배선 방법과 그를 이용한 박막트랜지스터
KR100258413B1 (ko) 비정질 실리콘 박막 트랜지스터 제조방법
KR19990048093A (ko) 박막 트랜지스터의 제조방법
KR100336893B1 (ko) 박막트랜지스터-액정표시소자의제조방법
KR100336894B1 (ko) 박막트랜지스터-액정표시소자의제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120906

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20130911

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20140919

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20150918

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20160920

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20170921

Year of fee payment: 18

EXPY Expiration of term