KR100193348B1 - 액정표시장치의 박막트랜지스터 제조방법 - Google Patents
액정표시장치의 박막트랜지스터 제조방법 Download PDFInfo
- Publication number
- KR100193348B1 KR100193348B1 KR1019960003288A KR19960003288A KR100193348B1 KR 100193348 B1 KR100193348 B1 KR 100193348B1 KR 1019960003288 A KR1019960003288 A KR 1019960003288A KR 19960003288 A KR19960003288 A KR 19960003288A KR 100193348 B1 KR100193348 B1 KR 100193348B1
- Authority
- KR
- South Korea
- Prior art keywords
- dopant
- gate electrode
- forming
- thin film
- ito
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 238000000034 method Methods 0.000 title claims description 13
- 239000002019 doping agent Substances 0.000 claims abstract description 34
- 239000010408 film Substances 0.000 claims abstract description 34
- 239000004065 semiconductor Substances 0.000 claims abstract description 31
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 16
- 229910052751 metal Inorganic materials 0.000 claims abstract description 15
- 239000002184 metal Substances 0.000 claims abstract description 15
- 238000000151 deposition Methods 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims description 19
- 239000004973 liquid crystal related substance Substances 0.000 claims description 15
- 229920002120 photoresistant polymer Polymers 0.000 claims description 14
- 238000000059 patterning Methods 0.000 claims description 12
- 230000001681 protective effect Effects 0.000 claims description 7
- 230000001678 irradiating effect Effects 0.000 claims 2
- 230000000903 blocking effect Effects 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 17
- 150000002500 ions Chemical class 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- -1 phosphorus ion Chemical class 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
Abstract
본 발명의 박막트랜지스터는 ITO나 게이트절연막 위에 이온샤우워도핑에 의해 도판트를 도핑한 후, 비정질실리콘으로 이루어진 반도체층을 성막하여 레이저를 1회 조사함으로써 형성된다. 레이저의 조사에 의해 ITO나 게이트절연막 위에 도핑된 도판트가 반도체층으로 확산되어 활성화됨과 동시에 결정화되어, 반도체층이 N형 또는 P형 다결정실리콘으로 이루어진 오우믹층과 진성 다결정실리콘으로 이루어진 채널층으로 구성된다. 게이트전극 측면에 투명한 금속막과 ITO를 차례로 성막한 후, 이온샤우워도핑과 레이저의 조사에 의해 박막트랜지스터를 형성하면, 금속막이 리던던시의 작용을 하여 신호선의 단선을 방지할 수 있게 된다.
Description
제1도는 일반적인 액티브매트릭스 액정디스플레이의 평면도.
제2도는 스태거형 박막트랜지스터의 종래 제조방법을 나타내는 도면.
제3도는 본 발명의 일실시예에 따른 박막트랜지스터 제조방법을 나태내는 도면.
제4도는 본 발명의 다른 실시예에 따른 박막트랜지스터 제조방법을 나태내는 도면.
* 도면의 주요부분에 대한 부호의 설명
1 : 기판 2 : ITO
3 : 채널층 4 : 오우믹층
5 : 게이트전극 6 : 게이트절연막
7 : 보호막 8 : 포토레지스트
9 : 금속막 10 : 반도체층
본 발명은 박막트랜지스터에 관한 것으로, 특히 화소전극 또는 절연막에 도판트를 도핑한 후, 비정질실리콘층을 형성하고 레이저를 조사하여 N형 또는 P형 다결정실리콘으로 이루어진 오우믹층과 진성 다결정실리콘으로 이루어진 채널층을 동시에 형성할 수 있는 액정표시장치의 박막트랜지스터 제조방법에 관한 것이다.
현재 대면적, 고화질의 액정디스플레이(LCD)로서 주로 사용되는 것은 액티브매트릭스 액정디스플레이(AM LCD)로서, 이 액티브매트릭스 액정디스플레이는 각화소마다 박막트랜지스터가 설치되어 박막트랜지스터의 구동에 의해 각 화소가 독립적으로 구동된다.
제1도는 상기한 액티브매트릭스 액정디스플레이의 구조를 나타내는 도면으로서, 도면부호 30과 31은 각각 게이트구동회로 및 데이터구동회로를 나타낸다.
이 게이트구동회로(30) 및 데이터구동회로(31)에는 각각 주사선(GATE BUS LINE)과 신호선(DATE BUS LINE)이 연결되며, 상기한 주사선(22)과 신호선(21)의 교차점에는 박막트랜지스터(20)가 형성된다. 또한, 상기한 박막트랜지스터(20)의 게이트전극은 주사선(22)에 접속되고, 소스/드레인전극은 신호선(21) 및 화소전극(23)에 접속된다.
상기한 박막트랜지스터(20)는 스위칭(switching)소자로서, 게이트구동회로(30)에서 주사선(22)으로 전압이 인가되면, 박막트랜지스터(20)가 턴온(torn on)되므로 데이터구동회로(31)에서 신호선(21)으로 입력되는 신호전압이 화소전극(23)에 충전되어 액정디스플레이에 주입된 액정이 상기한 화소전극(23) 영역을 투과하는 빛을 제어하게 된다.
제2도는 종래의 스태거형 박막트랜지스터를 제조하는 방법을 나타내는 도면으로, 우선 제2도(a)에 나타낸 바와 같이 기판(1) 위에 스퍼터링(suputtering)방법으로 ITO(2)를 성막한 후 패터닝하여 소스/드레인전극과 신호선을 형성한다.
그후, 제2b도 및 제2c도에 나타낸 바와 같이, PH₃이 0.5% 함유된 Ar 분위기에서 플라즈마 CVD(plasma chemical vapor deposition)방법에 의해 도판트를 증착한 후, 비정질실리콘으로 이루어진 반도체층(10)을 성막한다. 이 때, 기판(1) 위에 증착되는 도판트의 양은 무시할 수 있을 정도의 적은 양이므로, 대부분의 도판트는 실질적으로 ITO(2) 위에 증착된다. ITO(2) 위에 증착되어 있는 도판트는 반도체층(10)이 형성됨과 동시에 상기한 반도체(10)로 확산되어 오우믹층(4)을 형성한다.
이후, 제2도(d)에 나타낸 바와 같이 반도체층(10)을 패터닝하여, ITO(2) 위의 도판트가 도핑된 영역의 반도체층(10)에는 오우믹층(4)을 형성하며, 도판트가 도핑되지 않은 영역에 채널층(3)을 형성한다.
이어서, 제2e도 및 제2f도에 나타낸 바와 같이 상기한 기판(1) 전체에 걸쳐서 SiNx로 이루어진 게이트절연막(6)을 성막하고, 그 위에 Al이나 Cr 등의 금속을 성막한 후 패터닝하여 게이트전극(5)을 형성한다. 이후, 보호막(7)을 성막하여 스태거형 박막트랜지스터를 완성한다.
그러나, 상기한 방법에 의해 형성된 박막트랜지스터에 있어서, 플라즈마 CVD 방법에 의해 ITO(2) 위의 도판트는 일정량 이상 존재하지 않기 때문에 반돛층(10)으로 확산되는 도판트가 충분하지 않게 되고, 따라서 충분한 오우믹층을 형성할 수 없게 된다. 또한, 오우믹층(4)과 채널층(3)이 모두 비정질실리콘으로 구성되어 있으므로 전자의 이동도가 저하되어 박막트랜지스터의 스위칭효과가 저하되는 문제가 있었다.
본 발명은 상기한 문제를 감안하여 이루어진 것으로, 도판트를 도핑하고 비정질실리콘을 성막한 후 레이저를 1회 조사하여 N형 또는 P형 다결정실리콘으로 이루어진 오우믹층과 진성 다결정실리콘으로 이루어진 채널층을 동시에 형성할 수 있는 액정표시장치의 박막트랜지스터 제조방법을 제공하는 것을 목적으로 한다.
상기한 목적을 달성하기 위해, 본 발명에 따른 박막트랜지스터 제조방법은 기판 위에 게이트전극을 형성하는 단계와, 게이트절연막을 성막한 후 그 위에 금속막을 성막하여 신호선을 형성하는 단계와, 상기한 게이트절연막 및 신호선 위에 ITO를 성막하는 단계와, 포토레지스트를 도포한 후 게이트전극을 마스크로 하여 배면노광에 의해 포토레지스트를 패터닝하여 채널영역을 블로킹한 상태에서 이온샤우워도핑으로 도판트를 도핑하는 단계와, 기판 전체에 걸쳐서 반도체층을 성막하는 단계와, 상기한 반도체층에 레이저를 조사하여 결정화하는 동시에 도핑된 도판트를 활성화시키는 단계와, 상기한 반도체층을 패터닝하여 채널층과 오우믹층을 형성하는 단계와, 기판 전체에 걸쳐서 보호막을 형성하는 단계로 구성된다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 박막트랜지스터의 제조방법을 상세히 설명한다.
제3도는 본 발명의 일실시예에 따른 박막트랜지스터의 제조방법을 나타내는 도면으로, 본 실시예에서는 역코플래너(inverted coplannar) 박막트랜지스터에 관해 설명한다. 그리고, 종래의 도면과 동일한 부분에 대해서는 동일한 부호를 붙여 설명한다.
우선, 제3도(a)에 나타낸 바와 같이 기판(1) 위에 A1이나 Cr과 같은 금속을 스퍼터링방법에 의해 성막한 후 패터닝하여 테이퍼(taper)형상의 게이트전극(5)을 형성한다. 그후, 제3도(b)에 나타낸 바와 같이 게이트전극(5)이 형성된 상기한 기판(1) 전체에 걸쳐서 sio₂로 구성된 게이트절연막(6)을 CVD방법으로 성막한 후, 투명한 금속을 스퍼터링방법에 의해 성막하고 패터닝하여 게이트전극(5)의 좌측에 일정한 폭의 금속막(9)으로 이루어진 신호선을 형성한다.
이어서, 제3도(C)에 나타낸 바와 같이 ITO(2)를 스퍼터링방법으로 성막하고 패터닝하여 소스/드레인전극 및 신호선을 형성한다. 이때, 게이트전극(5)의 우측에 형성되는 ITO는 화소전극을 형성하며, 좌측의 ITO는 신호선을 형성한다. 또한, 게이트전극(5)의 좌측에 형성되어 있는 신호선을 형성하는 ITO는 상기한 금속막(9) 위에 금속막(9)과 동일한 폭으로 형성되어 있으므로, 금속막(9)이 리던던시로서 작용하여 ITO가 단선될 때에도 박막트랜지스터가 원활하게 작동되게 한다.
이후, 제3도(d)에 나타낸 바와 같이 음성 포토레지스트(8)를 성막한 후, 게이트전극(5)을 마스크로 사용하여 배면노광에 의해 포토레지스트(8)를 패터닝한다.
이 포토레지스트(8)로 게이트전극(5)을 블로킹한 상태에서 이온샤우워도핑에 의해 도판트, 즉 인이온(P+)이나 붕소이온(B+)을 도핑한 후, 제3도(e)에 나타낸 바와 같이 포토레지스트(8)를 제거한 상태에서 플라즈마 CVD방법에 의해 비정질실리콘으로 이루어진 반도체층(10)을 성막한다. 이 때, ITO(2)에 도핑된 이온들은 ITO(2)의 내부로도 확산되지만, 대부분의 이온들은 그 표면에 남게 되어 반도체층(10)의 성막과 동시에 상기한 반도체층(10) 내부로 확산된다. 그 후, 제3도(f)에 나타낸 바와 같이 상기한 반도체층(10)에 엑시머레이저(eximer laser)를 1회 조사하여 비정질실리콘을 결정화하여 다결정실리콘으로 이루어진 반도체층(10)으로 만듬과 동시에 반도체층(10)으로 확산된 이온을 활성화시킨다. 따라서, 도판트가 도핑된 영역의 반도체층(10)은 레이저의 조사에 의해 도판트가 활성화됨과 동시에 비정질실리콘이 다결정실리콘으로 되어 N형 또는 P형 다결정실리콘으로 이루어진 오우믹층(4)이 되며, 도판트가 도핑되지 않은 영역은 진성 다결정실리콘으로 이루어진 채널층(3)이 된다.
이후, 제3도(g) 및 제3도(h)에 나타낸 바와 같이 상기한 반도체층(10)을 패터닝하여 게이트전극(5) 위에 채널층(3)을 형성하며, 또한 상기한 채널층(3)의 양측면과 ITO(2)의 일부분 위에 오우믹층(4)을 형성한다. 이어서, 채널층(3)과 오우믹층(4)등이 형성된 상기한 기판(1) 전체에 걸쳐서 보호막(7)을 형성하여 역코플래너형 박막트랜지스터를 완성한다.
본 발명의 일실시예에 따른 역코플래너형 박막트랜지스터는 상기한 방법과 같이 도판트를 도핑하고 비정질실리콘막을 성막한 후, 1회의 레이저조사에 의해 반도체층(10)으로 확산된 도판트를 활성화시킴과 동시에 비정질실리콘을 결정화하여 다결정실리콘으로 만들기 때문에 N형 또는 P형 다결정실리콘으로 구성된 오우믹층(4)과 진성 다결정실리콘으로 구성된 채널층(3)을 동시에 형성할 수 있게 된다.
제4도는 역스태거(inverted stagger)형 박막트랜지스터의 제조방법을 나타내는 도면으로, 종래의 구성과 동일한 구성에 대해서는 역시 동일한 부호를 붙여 설명한다.
우선, 제4a도에 나타낸 바와 같이 기판(1) 위에 스퍼터링방법에 의해 A1이나 Cr 등의 금속을 성막하고 패터닝하여 테이퍼형상의 게이트전극(5)을 형성한 후, 제4도(b)에 나타낸 바와 같이 SiO₂등을 CVD방법에 의해 성막하여 게이트절연막(6)을 형성한다. 그후, 제4도(C)에 나타낸 바와 같이 음성 포토레지스트(8)를 성막한 후, 게이트전극(5)을 마스크로 하여 배면노광에 의해 상기한 포토레지스트(8)를 패터닝하여, 상기한 게이트전극(5)을 블로킹한 상태에서 이온샤우워도핑에 의해 인이온(P+)이나 붕소이온(B+)등의 도판트를 도핑한다. 이때, 도판트의 일부분은 게이트절연막(6) 내부로 확산되지만, 대부분의 도판트는 그 표면에 남게된다. 이어서, 제4도(d)에 나타낸 바와 같이 포토레지스트(8)를 제거한 후, 비정질실리콘으로 이루어진 반도체층(10)을 성막하면, 게이트절연막(10)의 표면에 남아 았는 도판트가 상기한 반도체층(10)으로 확산된다.
그후, 제4도(e)에 나타낸 바와 같이 상기한 반도체층(10)에 엑시머레이저를 1회 조사한다. 이 레이저의 조사에 의해 반도체층(10)으로 도판트가 확산됨과 동시에 활성화되어 도판트가 확산된 반도체층(10)의 일부 영역이 N형 또는 P형 오우믹층(4)이 되며, 도판트가 도핑되지 않은 영역은 채널층(3)으로 된다. 또한, 레이저어닐링(laser annealing)에 의해 비정질실리콘이 N형 또는 P형 다결정실리콘으로 이루어진 오우믹층(4)과 진성 다결정실리콘으로 이루어진 채널층(3)으로 된다.
계속해서, 제4도(f)에 나타낸 바와 같이 상기한 반도체층(10)을 패터닝하여 게이트전극(5) 위에 채널층(3)을 형성하며, 그 양 옆에 일정한 폭의 오우믹층(4)을 형성한 후, ITO(2)를 성막하고 패터닝하여 오우믹층(4) 위에 상기한 오우믹층(4)과 동일한 폭으로 ITO(2)를 형성한다. 이때, 게이트전극(5)의 우측에 형성되는 ITO(2)는 화소영역(도면표시하지 않음)의 화소전극을 형성한다. 이후, 제4도(g)에 나타낸 바와 같이 A1이나 Cr등의 금속을 스퍼터링방법으로 성막하고 패터닝하여 상기한 ITO(2) 위에 소스/드레인전극(11) 및 신호선을 형성하며, SiNx를 성막하여 보호막(7)을 형성함으로써 역스태거형 박막트랜지스터를 완성하다.
상기한 역스태거형 박막트랜지스터의 제조방법에 있어서도, 다결정실리콘층으로 이루어진 오우믹층과 채널층을 동시에 형성할 수 있으며, 또한 ITO를 소스 /드레인전극 밑에 형성하여 리던던시로서 이용한다. 상기한 바와 같이 본 발명은 1회의 레이저 조사에 의하여 N형 또는 P형 다결정 실리콘으로 이루어진 오우믹층과 진성 다결정실리콘으로 이루어진 채널층을 동시에 형성할 수 있으며, 소스/드레인전극과 신호선에 리던던시가 형성되어 있으므로 공정이 간단한 동시에 소스/드레인전극 및 신호선의 단선에 영향을 받지 않는 박막트랜지스터를 제공할 수 있게 된다. 본 발명의 상세한 설명에는 비록 바람직한 실시예만 예시하고 있지만, 본 발명이 상기한 바람직한 실시예에만 한정되는 것은 아니고 본 발명의 개념을 이용하여 본 발명이 속하는 기술분야에 종사하는 사람이면 누구나 용이하게 창안할 수 있는 모든 응용예를 포함한다. 따라서, 본 발명의 권리의 범위는 예시된 바람직한 실시예에 의해 결정될 것이 아니라 첨부하는 특허 청구의 범위에 의해 정해져야 할 것이다.
Claims (14)
- 기판 위의 게이트전극을 형성하는 단계와, 게이트 전극이 형성된 상기한 기판 전체에 걸쳐서 게이트절연막을 성막한 후 일정한 폭의 투명한 금속막을 성막하여 신호선을 형성하는 단계와, 상기한 게이트절연막 및 신호선 위에 ITO를 성막하고 패터닝 하는 단계와, 상기한 ITO에 게이트전극 위의 영역을 블로킹한 상태에서 도판트를 도핑하는 단계와, 도판트가 도핑된 상기한 기판에 비정질실리콘으로 이루어진 반도체층을 성막하는 단계와, 상기한 반도체층에 레이저를 조사하여 도판트를 활성화하는 동시에 비정질실리콘을 결정화하는 단계와, 상기한 반도체층을 패터닝하여 채널층과 오우믹층을 형성하는 단계와, 채널층과 오우믹층이 형성된 상기한 기판 전체에 걸쳐서 보호막을 성막하는 단계로 구성된 액정표시장치의 박막트랜지스터 제조방법.
- 제1항에 있어서, 상기한 게이트전극이 테이퍼형상으로 형성되는 것을 특징으로 하는 액정표시 장치의 박막트랜지스터 제조방법.
- 제1항에 있어서, 상기한 도판트의 도핑이 이온샤우워도핑에 의해 이루어지는 것을 특징으로 하는 액정표시장치의 박막트랜지스터 제조방법.
- 제1항에 있어서, 상기한 도판트의 도핑시 상기한 게이트전극을 블로킹하기 위해 포토레지스트를 성막하고 패터닝하는 단계가 추가로 구성된 것을 특징으로 하는 액정표시장치의 박막트랜지스터 제조방법.
- 제4항에 있어서, 상기한 포토레지스트의 패터닝이 게이트전극을 마스크로 사용하여 배면노광에 의해 이루어지는 것을 특징으로 하는 액정표시장치의 박막트랜지스터 제조방법.
- 제1항에 있어서, 상기한 신호선 위에 형성되는 ITO가 상기한 신호선과 동일한 폭으로 형성되는 것을 특징으로 하는 액정표시장치의 박막트랜지스터 제조 방법.
- 제1항에 있어서, 상기한 레이저의 조사가 1회 실시되는 것을 특징으로 하는 액정표시장치의 박막트랜지스터 제조방법.
- 기판 위에 게이트전극을 형성하는 단계와, 게이트전극이 형성된 상기한 기판 전체에 걸쳐서 게이트절연막을 형성하는 단계와, 상기한 게이트절연막에 게이트전극 위의 영역을 블로킹한 상태에서 도판트를 도핑하는 단계와, 도판트가 도핑된 상기한 게이트절연막 위에 비정질실리콘으로 이루어진 반도체층을 성막하는 단계와, 상기한 반도체층에 레이저를 조사하여 도판트를 활성화시킴과 동시에 비정질실리콘을 결정화하는 단계와, 상기한 반도체층을 패터닝하여 채널층과 오우믹층을 형성하는 단계와, 상기한 오우믹층 위에 ITO를 성막한 후, 금속막을 성막하고 패터닝하여 상기한 ITO 위에 소스/드레인전극 및 신호선을 형성하는 단계와, 상기한 기판 전체에 걸쳐서 보호막을 성막하는 단계로 구성된 액정표시장치의 박막트랜지스터 제조방법.
- 제8항에 있어서, 상기한 게이트전극이 테이퍼형상으로 형성되는 것을 특징으로 하는 액정표시 장치의 박막트랜지스터 제조방법.
- 제8항에 있어서, 상기한 도판트의 도핑이 이온샤우워도핑에 의해 이루어지는 것을 특징으로 하는 액정표시장치의 박막트랜지스터 제조방법.
- 제8항에 있어서, 상기한 도판트의 도핑시 상기한 게이트전극을 블로킹하기 위해 포토레지스트를 성막한 후 패터닝하는 단계가 추가로 구성된 것을 특징으로 하는 액정표시장치의 박막트랜지스터 제조방법.
- 제11항에 있어서, 상기한 포토레지스트의 패터닝이 상기한 게이트전극을 마스크로 하여 배면노광에 의해 이루어지는 것을 특징으로 하는 액정표시 장치의 박막트랜지스터 제조방법.
- 제8항에 있어서, 상기한 레이저의 조사가 1회 실시되는 것을 특징으로 하는 액정표시 장치의 박막트랜지스터 제조방법.
- 제8항에 있어서, 상기한 오우믹층과 ITO 및 소스/드레인전극이 동일한 폭으로 형성되는 것을 특징으로 하는 액정표시장치의 박막트랜지스터 제조방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960003288A KR100193348B1 (ko) | 1996-02-12 | 1996-02-12 | 액정표시장치의 박막트랜지스터 제조방법 |
| US08/798,826 US5827760A (en) | 1996-02-12 | 1997-02-12 | Method for fabricating a thin film transistor of a liquid crystal display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960003288A KR100193348B1 (ko) | 1996-02-12 | 1996-02-12 | 액정표시장치의 박막트랜지스터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970063785A KR970063785A (ko) | 1997-09-12 |
| KR100193348B1 true KR100193348B1 (ko) | 1999-07-01 |
Family
ID=19451069
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960003288A KR100193348B1 (ko) | 1996-02-12 | 1996-02-12 | 액정표시장치의 박막트랜지스터 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5827760A (ko) |
| KR (1) | KR100193348B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160008696A (ko) * | 2014-07-14 | 2016-01-25 | 삼성디스플레이 주식회사 | 박막트랜지스터 제조방법 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6069370A (en) * | 1997-03-26 | 2000-05-30 | Nec Corporation | Field-effect transistor and fabrication method thereof and image display apparatus |
| US5913113A (en) * | 1997-02-24 | 1999-06-15 | Lg Electronics Inc. | Method for fabricating a thin film transistor of a liquid crystal display device |
| KR100277184B1 (ko) * | 1998-06-30 | 2001-01-15 | 김영환 | 액정 표시 장치의 제조방법 |
| US6355543B1 (en) * | 1998-09-29 | 2002-03-12 | Advanced Micro Devices, Inc. | Laser annealing for forming shallow source/drain extension for MOS transistor |
| US6150243A (en) * | 1998-11-05 | 2000-11-21 | Advanced Micro Devices, Inc. | Shallow junction formation by out-diffusion from a doped dielectric layer through a salicide layer |
| JP2000330134A (ja) * | 1999-03-16 | 2000-11-30 | Furontekku:Kk | 薄膜トランジスタ基板および液晶表示装置 |
| US6620719B1 (en) * | 2000-03-31 | 2003-09-16 | International Business Machines Corporation | Method of forming ohmic contacts using a self doping layer for thin-film transistors |
| JP2002026326A (ja) * | 2000-06-26 | 2002-01-25 | Koninkl Philips Electronics Nv | ボトムゲート形薄膜トランジスタ及びその製造方法並びにこれを用いた液晶表示装置 |
| US6482685B1 (en) * | 2001-12-31 | 2002-11-19 | Industrial Technology Research Institute | Method for fabricating a low temperature polysilicon thin film transistor incorporating multi-layer channel passivation step |
| US7211825B2 (en) * | 2004-06-14 | 2007-05-01 | Yi-Chi Shih | Indium oxide-based thin film transistors and circuits |
| US7527994B2 (en) * | 2004-09-01 | 2009-05-05 | Honeywell International Inc. | Amorphous silicon thin-film transistors and methods of making the same |
| KR101265331B1 (ko) * | 2006-06-28 | 2013-05-23 | 엘지디스플레이 주식회사 | 박막 트랜지스터, 그 제조방법, 이를 구비한 액정표시장치제조방법 |
| US7754548B2 (en) | 2006-06-27 | 2010-07-13 | Lg Display Co., Ltd. | Thin film transistor, method of fabricating the same, and method of fabricating liquid crystal display device having the same |
| US9041202B2 (en) | 2008-05-16 | 2015-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60103676A (ja) * | 1983-11-11 | 1985-06-07 | Seiko Instr & Electronics Ltd | 薄膜トランジスタアレイの製造方法 |
| EP0196915B1 (en) * | 1985-03-29 | 1991-08-14 | Matsushita Electric Industrial Co., Ltd. | Thin film transistor array and method of manufacturing same |
| JPH0242761A (ja) * | 1988-04-20 | 1990-02-13 | Matsushita Electric Ind Co Ltd | アクティブマトリクス基板の製造方法 |
| JPH05110005A (ja) * | 1991-10-16 | 1993-04-30 | N M B Semiconductor:Kk | Ｍｏｓ型トランジスタ半導体装置およびその製造方法 |
| GB9206086D0 (en) * | 1992-03-20 | 1992-05-06 | Philips Electronics Uk Ltd | Manufacturing electronic devices comprising,e.g.tfts and mims |
| US5424244A (en) * | 1992-03-26 | 1995-06-13 | Semiconductor Energy Laboratory Co., Ltd. | Process for laser processing and apparatus for use in the same |
| JPH0621457A (ja) * | 1992-07-02 | 1994-01-28 | Seiko Epson Corp | 半導体装置の製造方法 |
| KR0149946B1 (ko) * | 1995-01-20 | 1999-05-15 | 김광호 | 전자통장시스템 및 그 거래방법 |
| US5658808A (en) * | 1996-08-14 | 1997-08-19 | Industrial Technology Research Institute | Method of fabricating polycrystalline silicon thin-film transistor having symmetrical lateral resistors |
-
1996
- 1996-02-12 KR KR1019960003288A patent/KR100193348B1/ko not_active IP Right Cessation
-
1997
- 1997-02-12 US US08/798,826 patent/US5827760A/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160008696A (ko) * | 2014-07-14 | 2016-01-25 | 삼성디스플레이 주식회사 | 박막트랜지스터 제조방법 |
| KR102216678B1 (ko) * | 2014-07-14 | 2021-02-18 | 삼성디스플레이 주식회사 | 박막트랜지스터 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970063785A (ko) | 1997-09-12 |
| US5827760A (en) | 1998-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6083779A (en) | Method for fabricating a thin film transistor of a liquid crystal device | |
| US6323068B1 (en) | Liquid crystal display device integrated with driving circuit and method for fabricating the same | |
| US5696011A (en) | Method for forming an insulated gate field effect transistor | |
| US5939731A (en) | MIS semiconductor device and method for fabricating the same | |
| US5977559A (en) | Thin-film transistor having a catalyst element in its active regions | |
| US5424230A (en) | Method of manufacturing a polysilicon thin film transistor | |
| US6211536B1 (en) | Semiconductor device having improved crystal orientation | |
| KR100193348B1 (ko) | 액정표시장치의 박막트랜지스터 제조방법 | |
| US6300174B1 (en) | Liquid crystal panel having a thin film transistor for driver circuit and a method for fabricating thereof | |
| US6838698B1 (en) | Semiconductor device having source/channel or drain/channel boundary regions | |
| KR100198728B1 (ko) | 구동회로 일체형 액정표시소자 및 제조방법 | |
| KR19980016968A (ko) | 셀프얼라인 박막트랜지스터 제조방법 | |
| US6300659B1 (en) | Thin-film transistor and fabrication method for same | |
| KR100928490B1 (ko) | 액정표시패널 및 그 제조 방법 | |
| JPH06326314A (ja) | 薄膜トランジスタおよびその製造方法 | |
| KR20000032041A (ko) | 박막 트랜지스터 액정 표시 장치의 제조 방법 | |
| JP3224215B2 (ja) | 薄膜状絶縁ゲイト型半導体装置の作製方法 | |
| JPH04362616A (ja) | アクティブマトリクスパネル | |
| JPH09260671A (ja) | 薄膜トランジスタおよびそれを用いた液晶表示装置 | |
| KR100197510B1 (ko) | 액정표시장치의 박막트랜지스터 제조방법 | |
| JP3281756B2 (ja) | 半導体装置及びそれを用いた液晶パネル | |
| JP3242867B2 (ja) | 半導体素子の製造方法、および液晶表示装置の製造方法 | |
| KR950005487B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
| KR0156180B1 (ko) | 액정표시 소자의 제조방법 | |
| JPH07193252A (ja) | 薄膜トランジスタ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121228 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20131227 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20150127 Year of fee payment: 17 |
|
| FPAY | Annual fee payment |
Payment date: 20160128 Year of fee payment: 18 |
|
| EXPY | Expiration of term |