KR102216678B1 - 박막트랜지스터 제조방법 - Google Patents

박막트랜지스터 제조방법 Download PDF

Info

Publication number
KR102216678B1
KR102216678B1 KR1020140088448A KR20140088448A KR102216678B1 KR 102216678 B1 KR102216678 B1 KR 102216678B1 KR 1020140088448 A KR1020140088448 A KR 1020140088448A KR 20140088448 A KR20140088448 A KR 20140088448A KR 102216678 B1 KR102216678 B1 KR 102216678B1
Authority
KR
South Korea
Prior art keywords
active layer
dopant
layer
gate insulating
thin film
Prior art date
Application number
KR1020140088448A
Other languages
English (en)
Other versions
KR20160008696A (ko
Inventor
박상진
김명호
문준환
이근창
조윤종
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020140088448A priority Critical patent/KR102216678B1/ko
Priority to US14/567,980 priority patent/US9691982B2/en
Publication of KR20160008696A publication Critical patent/KR20160008696A/ko
Application granted granted Critical
Publication of KR102216678B1 publication Critical patent/KR102216678B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/40—Thermal treatment, e.g. annealing in the presence of a solvent vapour
    • H10K71/421—Thermal treatment, e.g. annealing in the presence of a solvent vapour using coherent electromagnetic radiation, e.g. laser annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 일 실시예는 기판에 활성층을 형성하는 단계와, 활성층 위에 도펀트가 함유된 게이트 절연층을 형성하는 단계 및, 게이트 절연층의 도펀트가 활성층으로 확산되도록 레이저를 조사하는 단계를 포함하는 박막트랜지스터 제조방법을 개시한다.

Description

박막트랜지스터 제조방법{Thin film transistor manufacturing method}
본 발명의 실시예들은 박막트랜지스터 제조방법에 관한 것으로, 특히 활성층에 대한 도핑 과정이 개선된 박막트랜지스터 제조방법에 관한 것이다.
예컨대, 유기 발광 표시 장치나 액정 표시 장치와 같은 평판 디스플레이 장치에는 박막트랜지스터가 구비되어 있으며, 이 박막트랜지스터에는 활성층이 구비되어 있다. 이 활성층은 기판 상에 비정질 상태로 먼저 형성된 후 적절한 열처리 과정을 통해 결정화되며, 전기적 특성을 개선하기 위해 도펀트를 주입하는 도핑 과정을 거치게 된다.
본 발명의 실시예들은 박막트랜지스터의 제조방법을 제공한다.
본 발명의 실시예는 (a) 기판에 활성층을 형성하는 단계와, (b) 상기 활성층 위에 도펀트가 함유된 게이트 절연층을 형성하는 단계 및, (c) 상기 게이트 절연층의 도펀트가 상기 활성층으로 확산되도록 레이저를 조사하는 단계를 포함하는 박막트랜지스터 제조방법을 제공한다.
상기 (a)단계는 상기 기판에 비정질 상태의 활성층을 형성하는 단계와, 상기 활성층을 비정질 상태에서 결정질 상태로 결정화시키는 단계를 포함할 수 있다.
상기 (a)단계는 상기 기판에 비정질 상태의 활성층을 형성하는 단계를 포함할 수 있고, 상기 (c)단계에서 상기 레이저 조사에 의해 상기 활성층이 비정질 상태에서 결정질 상태로 결정화될 수 있다.
상기 (b)단계에서 상기 게이트 절연층과 접하는 층에 도펀트가 함유되지 않은 보조 절연층을 더 형성할 수 있다.
(d) 상기 게이트 절연층 위에 상기 활성층 중앙의 채널부와 대면하는 게이트전극을 형성하는 단계와, (e) 상기 게이트전극을 마스크 삼아 상기 채널부의 양단측에 있는 컨택부에 도펀트를 추가 도핑하는 단계를 더 포함할 수 있다.
상기 (e)단계는 상기 컨택부에 도펀트를 이온 주입하는 단계를 포함할 수 있다.
(f) 상기 컨택부에 레이저를 조사하여 상기 추가 도핑된 도펀트를 활성화시키는 단계를 더 포함할 수 있다.
상기 (e)단계는 상기 컨택부에 대해 레이저를 조사하여 상기 게이트 절연막의 도펀트가 상기 컨택부로 확산 도핑되게 하는 단계를 포함할 수 있다.
상기 게이트전극 위에 층간절연막을 형성하는 단계와, 상기 층간절연막 위에 상기 컨택부와 연결되는 소스전극 및 드레인전극을 형성하는 단계를 더 포함할 수 있다.
상기 활성층은 중앙의 채널부와 양단측의 컨택부를 구비할 수 있으며, 상기 (c)단계에서 상기 게이트 절연층의 도펀트가 상기 채널부와 상기 컨택부로 균일하게 확산될 수 있다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
본 발명의 실시예에 따른 박막트랜지스터의 제조방법에 따르면 활성층에 대한 도핑 공정을 간소화할 수 있게 되며, 따라서 제품 생산성을 향상시킬 수 있게 된다.
도 1은 박막트랜지스터를 포함한 유기 발광 표시 장치의 구조를 도시한 단면도이다.
도 2a 내지 도 2h는 본 발명의 일 실시예에 따른 박막트랜지스터의 제조 과정을 순차적으로 도시한 도면이다.
도 3a 내지 도 3g는 본 발명의 다른 실시예에 따른 박막트랜지스터의 제조 과정을 순차적으로 도시한 도면이다.
도 4a 내지 도 4e는 본 발명의 또 다른 실시예에 따른 박막트랜지스터의 제조 과정을 순차적으로 도시한 도면이다.
도 5a 및 도 5b는 본 발명의 박막트랜지스터 제조방법 중 게이트 절연막 형성 과정의 변형 가능한 예를 보인 도면이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
도 1은 박막트랜지스터가 구비된 유기 발광 표시 장치(10)의 일부를 개략적으로 도시한 단면도이다.
도시된 바와 같이 유기 발광 표시 장치(10)는, 박막트랜지스터(11)와 EL 소자(12)를 구비한다.
먼저, EL 소자(12)는 박막트랜지스터(11)에 의해 구동되어 발광하면서 화상을 구현하는 것으로, 상호 대향된 화소전극(12a)과 대향전극(12c), 그리고 그 사이에 개재된 발광동작층인 유기발광층(12b)을 구비하고 있다.
상기 대향전극(12c)에는 항상 일정 전압이 인가되고 있고, 박막트랜지스터(11)와 연결된 화소전극(12a)에는 그 박막트랜지스터(11)에 의해 전압이 선택적으로 인가된다. 따라서, 박막트랜지스터(11)의 선택적인 전압 인가에 따라 두 전극(12a)(12c) 사이에 적정 전압이 형성되면, 그 사이의 유기발광층(12b)이 발광하면서 화상을 구현하게 된다.
그리고, 상기 박막트랜지스터(11)는, 기판(13) 상에 활성층(11f)과 게이트전극(11g), 소스전극(11h) 및 드레인 전극(11i) 등이 차례로 적층된 구조로 이루어져 있다. 따라서, 게이트전극(11g)에 전기 신호가 가해지면, 활성층(11f)을 통해 소스전극(11h)에서 드레인전극(11i)으로 통전이 가능한 상태가 되며, 이에 따라 드레인전극(11i)과 연결된 화소전극(12a)으로 전압이 인가되어 상기한 바와 같은 유기발광층(12b)의 발광이 유도된다.
참조부호 11a는 기판(13)과 활성층(11f) 사이에 개재되는 버퍼층(11a)을 나타내며, 참조부호 11b는 게이트 절연막을, 참조부호 11c는 층간 절연막을, 참조부호 11d는 패시베이션막을, 참조부호 11e는 평탄화막을 각각 나타낸다.
참고로, 상기 EL 소자(12)의 발광층(12b)과 인접하여 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 더 적층될 수도 있다. 그리고, 발광층(12b)은 적색, 녹색, 청색의 빛을 방출하는 화소들이 모여서 하나의 단위 화소를 이루도록 각 화소마다 분리돼서 형성될 수 있다. 또는, 화소의 위치에 관계없이 전체 화소 영역에 걸쳐서 공통으로 발광층(12b)이 형성될 수도 있다. 이때, 발광층(12b)은 예컨대 적색, 녹색 및 청색의 빛을 방출하는 발광 물질을 포함하는 층이 수직으로 적층되거나 혼합되어 형성될 수 있다. 물론, 백색광을 방출할 수 있다면 다른 색의 조합이 가능함은 물론이다. 또한, 상기 방출된 백색광을 소정의 컬러로 변환하는 색변환층이나, 컬러 필터를 더 구비할 수 있다. 그리고, 상기 대향전극(12c) 위에는 유기막과 무기막이 교대로 적층된 박막봉지층(미도시)이 형성될 수 있다.
한편, 상기 활성층(11f)을 형성할 때에는, 상기 기판(13) 상의 버퍼층(11a) 위에 먼저 비정질 실리콘 층을 형성한 다음 그것을 열처리를 통해 결정화시킴으로써 결정질 실리콘층으로 변화시키는 과정과, 활성층(11f)의 전기적 특성을 개선하기 위해 도펀트를 주입하는 도핑 과정을 거치게 된다.
이하에는 이러한 활성층(11f)의 형성과정을 포함한 박막트랜지스터(11)와 유기 발광 표시 장치(10)의 제조과정을 도 2a 내지 도 2h를 참조하면서 설명하기로 한다.
먼저 도 2a에 도시된 바와 같이, 기판(13)에 버퍼층(11a)을 형성하고, 그 위에 실리콘 재질의 활성층(11f)을 증착한다. 이때 증착된 활성층(11f)은 아직 비정질 상태이며, 이를 결정질 상태로 만들기 위해 도면과 같이 레이저를 조사한다. 이에 따라 비정질 상태였던 활성층(11f)이 결정화 온도 이상으로 가열되면서 결정화가 진행된다. 상기 레이저로는 엑시머레이저가 사용될 수 있다.
이어서, 도 2b에 도시된 바와 같이 결정화된 활성층(11f)을 패터닝하고, 그 위에 SiOx 재질의 게이트 절연막(11b)을 증착하는데, 이 게이트 절연막(11b)의 증착 시 도펀트 가스를 함께 공급하여 게이트 절연막(11b) 안에 도펀트가 함유되게 한다. 예컨대, 붕소(B)를 도펀트로 사용하고자 할 경우에는 B2H6가스를, 인(P)을 도펀트로 사용하고자 할 경우에는 PH3 가스를 게이트 절연막(11b) 증착 시 함께 공급함으로써, 게이트 절연막(11b) 안에 B나 P와 같은 도펀트가 함유되도록 하는 것이다.
이와 같이 도펀트가 함유된 게이트 절연막(11b)이 형성된 다음에는, 도 2c와 같이 레이저를 조사하여, 게이트 절연막(11b)에 함유된 도펀트가 활성층(11f)으로 확산되면서 도핑이 이루어지게 한다. 그러면, 게이트 절연막(11b)에 함유되어 있던 도펀트가 활성층(11f)으로 확산되면서 활성층(11f)의 전 영역에 균일하게 도핑이 이루어진다. 완성된 활성층(11f)은 도 2f에 도시된 바와 같이 게이트전극(11g)과 대면하는 중앙의 채널부(11f-1)와, 소스전극(11h) 및 드레인전극(11i)이 연결되는 양단측의 컨택부(11f-2)를 구비하게 되는데, 이때에는 채널부(11f-1)와 컨택부(11f-2) 모두에 균일하게 도핑이 이루어진다. 그리고, 레이저 조사에 따라 활성층(11f)이 가열되면서 도핑이 진행되기 때문에, 도핑과 함께 도펀트의 활성화를 위한 어닐링 처리도 함께 진행되는 셈이 된다. 물론, 활성층(11f)의 채널부(11f-1)가 도체화될 정도로 많은 양의 도펀트가 도핑되면 박막트랜지스터(11)의 스위치 기능이 제대로 작동되지 않을 수 있기 때문에, 이때 도핑되는 도펀트의 양은 채널부(11f-1)의 문턱전압 특성을 개선하는 정도의 적은 양이 된다. 대신, 소스전극(11h) 및 드레인전극(11i)이 연결되는 컨택부(11f-2)는 도체화가 필요하므로, 뒤 공정에서 이 컨택부(11f-2)에 대한 도핑을 추가로 진행한다.
일단, 이렇게 게이트 절연막(11b)으로부터 활성층(11f)으로의 도펀트 확산 도핑이 완료된 다음에는, 도 2d와 같이 상기 게이트전극(11g)을 형성한다.
그리고는, 전술한 바대로 상기 활성층(11f)의 컨택부(11f-2)에 도 2e와 같이 도펀트를 이온 주입한다. 이때, 채널부(11f-1)와 대면하고 있는 상기 게이트전극(11g)은 채널부(11f-1)로 도펀트가 도핑이 되지 않게 해주는 마스크의 역할을 하게 된다.
그 다음에는, 도 2f에 도시된 바와 같이 층간 절연막(11c)을 형성한 후, 어닐링을 위한 레이저를 조사하여 상기 컨택부(11f-2)에 추가로 도핑된 도펀트를 전기적으로 활성화시킨다. 그러면, 문턱전압 특성이 개선된 채널부(11f-1)와 도체화된 컨택부(11f-2)를 구비한 활성층(11f)이 얻어진다.
이어서, 도 2g와 같이 소스전극(11h)과 드레인전극(11i)을 형성해서 상기 활성층(11f)의 컨택부(11f-2)와 연결시킨다. 그러면 박막트랜지스터(11)의 기본적인 구조가 완성되며, 이후, 패시베이션막(11d), 화소전극(12a), 평탄화막(11e), 유기발광층(12b), 대향전극(12c) 등을 차례로 형성하여 도 2h와 같이 박막트랜지스터(11)와 연결된 EL소자(12)까지 완성한다.
이와 같은 과정으로 박막트랜지스터(11)와 유기 발광 표시 장치(10)를 제조하면, 활성층(11f)의 문턱전압 특성 개선을 위한 도핑과 어닐링을 동시에 진행할 수 있기 때문에, 제조과정이 간소화되어 생산성 향상을 기대할 수 있게 된다.
다음으로, 도 3a 내지 도 3g는 본 발명의 다른 실시예에 따른 박막트랜지스터(11) 제조과정을 보인 것이다. 본 실시예는 전술한 실시예보다 공정을 더 간소화할 수 있는 제조과정을 보인 것으로 다음과 같이 진행될 수 있다.
먼저, 도 3a와 같이 기판(13)에 버퍼층(11a)을 형성하고, 그 위에 실리콘 재질의 활성층(11f)을 증착하여 패터닝한 다음, 바로 SiOx 재질의 게이트 절연막(11b)을 증착한다. 즉. 활성층(11f)이 아직 비정질 상태인 채로 게이트 절연막(11b) 까지 형성한다. 이 게이트 절연막(11b)의 증착 시에는 전술한 실시예와 마찬가지로 도펀트 가스를 함께 공급하여 게이트 절연막(11b) 안에 도펀트가 함유되게 한다.
이와 같이 도펀트가 함유된 게이트 절연막(11b)이 형성된 다음에는, 도 3b와 같이 레이저를 조사하여, 게이트 절연막(11b)에 함유된 도펀트가 활성층(11f)으로 확산되면서 도핑이 이루어지게 한다. 그러면, 게이트 절연막(11b)에 함유되어 있던 도펀트가 활성층(11f)으로 확산되면서 활성층(11f)의 전 영역에 균일하게 도핑이 이루어진다. 동시에 이 레이저 조사에 의해 비정질 상태였던 활성층(11f)이 결정화된다. 즉, 활성층(11f)의 결정화와 도펀트 도핑이 동시에 이루어지는 것이다. 또한, 활성층(11f)이 가열되면서 도핑이 진행되기 때문에, 도펀트의 활성화를 위한 어닐링 처리도 함께 진행된다.
일단, 이렇게 게이트 절연막(11b)으로부터 활성층(11f)으로의 도펀트 확산 도핑이 완료된 다음에는, 도 3c와 같이 상기 게이트전극(11g)을 형성한다.
그리고는, 상기 활성층(11f)의 컨택부(11f-2)에 도 3d와 같이 도펀트를 이온 주입한다. 이때, 채널부(11f-1)와 대면하고 있는 상기 게이트전극(11g)은 채널부(11f-1)로 도펀트가 도핑이 되지 않게 해주는 마스크의 역할을 하게 된다.
그 다음에는, 도 3e에 도시된 바와 같이 층간 절연막(11c)을 형성한 후, 어닐링을 위한 레이저를 조사하여 상기 컨택부(11f-2)에 추가로 도핑된 도펀트를 전기적으로 활성화시킨다. 그러면, 문턱전압 특성이 개선된 채널부(11f-1)와 도체화된 컨택부(11f-2)를 구비한 활성층(11f)이 얻어진다.
이어서, 도 3f와 같이 소스전극(11h)과 드레인전극(11i)을 형성해서 상기 활성층(11f)의 컨택부(11f-2)와 연결시킨다.
이후, 패시베이션막(11d), 화소전극(12a), 평탄화막(11e), 유기발광층(12b), 대향전극(12c) 등을 차례로 형성하여 도 3g와 같이 박막트랜지스터(11)와 연결된 EL소자(12)까지 완성한다.
본 실시예에서는 상기와 같은 과정을 통해 활성층(11f)의 결정화와 도핑 및 어닐링을 동시에 진행할 수 있기 때문에 제조과정을 더욱 간소화할 수 있다.
도 4a 내지 도 4e는 본 발명의 또 다른 실시예에 따른 박막트랜지스터(11) 제조과정을 보인 것이다. 본 실시예는 전술한 실시예들보다 공정을 더 간소화할 수 있는 제조과정을 보인 것으로 다음과 같이 진행될 수 있다.
먼저, 도 4a와 같이 기판(13)에 버퍼층(11a)을 형성하고, 그 위에 실리콘 재질의 활성층(11f)을 증착하여 패터닝한 다음, 바로 SiOx 재질의 게이트 절연막(11b)을 증착한다. 즉. 활성층(11f)이 아직 비정질 상태인 채로 게이트 절연막(11b) 까지 형성한다. 이 게이트 절연막(11b)의 증착 시에는 전술한 실시예와 마찬가지로 도펀트 가스를 함께 공급하여 게이트 절연막(11b) 안에 도펀트가 함유되게 한다.
이와 같이 도펀트가 함유된 게이트 절연막(11b)이 형성된 다음에는, 도 4b와 같이 레이저를 조사하여, 게이트 절연막(11b)에 함유된 도펀트가 활성층(11f)으로 확산되면서 도핑이 이루어지게 한다. 그러면, 게이트 절연막(11b)에 함유되어 있던 도펀트가 활성층(11f)으로 확산되면서 활성층(11f)의 전 영역에 균일하게 도핑이 이루어진다. 동시에 이 레이저 조사에 의해 비정질 상태였던 활성층(11f)이 결정화된다. 즉, 활성층(11f)의 결정화와 도펀트 도핑이 동시에 이루어지는 것이다. 또한, 활성층(11f)이 가열되면서 도핑이 진행되기 때문에, 도펀트의 활성화를 위한 어닐링 처리도 함께 진행된다.
일단, 이렇게 게이트 절연막(11b)으로부터 활성층(11f) 전체 영역으로의 도펀트 확산 도핑이 완료된 다음에는, 도 4c와 같이 상기 게이트전극(11g)을 형성하고, 상기 활성층(11f)의 컨택부(11f-2)에 대해 레이저를 다시 조사한다. 이때, 채널부(11f-1)와 대면하고 있는 상기 게이트전극(11g)은 채널부(11f-1) 쪽으로 레이저가 조사되지 않게 해주는 마스크의 역할을 하게 된다. 그러면, 게이트 절연막(11b)에 남아 있던 도펀트가 상기 컨택부(11f-2) 안으로 추가적으로 확산되어 도핑된다. 즉, 컨택부(11f-2)를 도체화하기 위한 도핑을 별도의 이온 주입 공정으로 수행하지 않고, 컨택부(11f-2)에 대해 레이저를 다시 조사하는 방법으로 진행하는 것이다. 이렇게 되면, 컨택부(11f-2)에 대한 도핑도 레이저 조사에 의한 가열과 동시에 진행되는 것이므로, 나중에 추가적인 활성화 단계를 거치지 않아도 된다.
그 다음에는, 도 4d에 도시된 바와 같이 층간 절연막(11c)을 형성한 후, 소스전극(11h)과 드레인전극(11i)을 형성해서 상기 활성층(11f)의 컨택부(11f-2)와 연결시킨다.
이후, 패시베이션막(11d), 화소전극(12a), 평탄화막(11e), 유기발광층(12b), 대향전극(12c) 등을 차례로 형성하여 도 4e와 같이 박막트랜지스터(11)와 연결된 EL소자(12)까지 완성한다.
본 실시예에서는 상기와 같은 과정을 통해 활성층(11f)의 결정화와 도핑 및 어닐링 등 별도의 과정으로 진행되던 공정을 한번에 진행할 수 있기 때문에 제조과정을 더욱 간소화할 수 있다.
한편, 상기한 실시예에서는 게이트 절연막(11b)을 도펀트가 함유된 층만으로 형성하는 경우를 예시하였는데, 도 5a 및 도 5b에 도시된 바와 같이 도펀트가 함유된 게이트 절연막(11b-1)의 상부나 하부에 접하여 도펀트가 없는 보조 절연막(11b-2)을 형성할 수도 있다. 이렇게 하면, 도펀트 함유에 따라 게이트 절연막(11b)의 절연성이 약간 저하될 수 있는 가능성을 보완할 수 있다.
그러므로, 이상에서 설명한 바와 같은 박막트랜지스터 제조방법을 이용하면 활성층에 대한 도핑 공정을 간소화할 수 있게 되며, 따라서 제품 생산성을 향상시킬 수 있게 된다.
이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
11:박막트랜지스터 12:EL소자
11a:버퍼층 11f:활성층
11f-1: 채널부 11f-2: 컨택부

Claims (10)

  1. (a) 기판에 활성층을 형성하는 단계;
    (b) 상기 활성층 위에 도펀트가 함유된 게이트 절연막을 형성하는 단계; 및,
    (c) 상기 게이트 절연막의 도펀트가 상기 활성층으로 확산되도록 레이저를 조사하는 단계;를 포함하되,
    (d) 상기 게이트 절연막 위에 상기 활성층 중앙의 채널부와 대면하는 게이트전극을 형성하는 단계와,
    (e) 상기 게이트전극을 마스크로서 이용하여 상기 채널부의 양단측에 있는 컨택부에 도펀트를 추가 도핑하는 단계를 더 포함하는 박막트랜지스터 제조방법.
  2. 제 1 항에 있어서,
    상기 (a)단계는 상기 기판에 비정질 상태의 활성층을 형성하는 단계와, 상기 활성층을 비정질 상태에서 결정질 상태로 결정화시키는 단계를 포함하는 박막트랜지스터 제조방법.
  3. 제 1 항에 있어서,
    상기 (a)단계는 상기 기판에 비정질 상태의 활성층을 형성하는 단계를 포함하고,
    상기 (c)단계에서 상기 레이저 조사에 의해 상기 활성층이 비정질 상태에서 결정질 상태로 결정화되는 박막트랜지스터 제조방법.
  4. 제 1 항에 있어서,
    상기 (b)단계에서 상기 게이트 절연막과 접하는 층에 도펀트가 함유되지 않은 보조 절연층을 더 형성하는 박막트랜지스터 제조방법.
  5. 삭제
  6. 제 1 항에 있어서,
    상기 (e)단계는 상기 컨택부에 도펀트를 이온 주입하는 단계를 포함하는 박막트랜지스터 제조방법.
  7. 제 6 항에 있어서,
    (f) 상기 컨택부에 레이저를 조사하여 상기 추가 도핑된 도펀트를 활성화시키는 단계를 더 포함하는 박막트랜지스터 제조방법.
  8. 제 1 항에 있어서,
    상기 (e)단계는 상기 컨택부에 대해 레이저를 조사하여 상기 게이트 절연막의 도펀트가 상기 컨택부로 확산 도핑되게 하는 단계를 포함하는 박막트랜지스터 제조방법.
  9. 제 1 항에 있어서,
    상기 게이트전극 위에 층간절연막을 형성하는 단계와, 상기 층간절연막 위에 상기 컨택부와 연결되는 소스전극 및 드레인전극을 형성하는 단계를 더 포함하는 박막트랜지스터 제조방법.
  10. 제 1 항에 있어서,
    상기 활성층은 중앙의 채널부와 양단측의 컨택부를 구비하며, 상기 (c)단계에서 상기 게이트 절연막의 도펀트가 상기 채널부와 상기 컨택부로 균일하게 확산되는 박막트랜지스터 제조방법.
KR1020140088448A 2014-07-14 2014-07-14 박막트랜지스터 제조방법 KR102216678B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140088448A KR102216678B1 (ko) 2014-07-14 2014-07-14 박막트랜지스터 제조방법
US14/567,980 US9691982B2 (en) 2014-07-14 2014-12-11 Method of manufacturing thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140088448A KR102216678B1 (ko) 2014-07-14 2014-07-14 박막트랜지스터 제조방법

Publications (2)

Publication Number Publication Date
KR20160008696A KR20160008696A (ko) 2016-01-25
KR102216678B1 true KR102216678B1 (ko) 2021-02-18

Family

ID=55068185

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140088448A KR102216678B1 (ko) 2014-07-14 2014-07-14 박막트랜지스터 제조방법

Country Status (2)

Country Link
US (1) US9691982B2 (ko)
KR (1) KR102216678B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106876481B (zh) 2017-05-04 2020-11-03 京东方科技集团股份有限公司 一种氧化物薄膜晶体管及其制造方法、阵列基板、显示装置
CN107146858B (zh) * 2017-07-12 2019-02-26 京东方科技集团股份有限公司 有机发光组件及其制备方法、显示装置
KR20210097248A (ko) * 2020-01-29 2021-08-09 삼성디스플레이 주식회사 표시 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100197510B1 (ko) 1996-02-03 1999-07-01 구자홍 액정표시장치의 박막트랜지스터 제조방법
KR100193348B1 (ko) * 1996-02-12 1999-07-01 구자홍 액정표시장치의 박막트랜지스터 제조방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07106578A (ja) * 1993-10-07 1995-04-21 Toshiba Corp 薄膜トランジスタ及びその製造方法
JPH07111332A (ja) * 1993-10-14 1995-04-25 Toshiba Corp 薄膜トランジスタの製造方法
TW280943B (ko) * 1994-07-15 1996-07-11 Sharp Kk
JPH098313A (ja) * 1995-06-23 1997-01-10 Sharp Corp 半導体装置の製造方法および液晶表示装置の製造方法
JPH09102612A (ja) 1995-10-06 1997-04-15 Toshiba Electron Eng Corp 半導体装置の製造方法
JPH1117193A (ja) * 1997-06-24 1999-01-22 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
KR100255153B1 (ko) 1997-08-30 2000-05-01 김영환 반구형 다결정 실리콘막 제조 방법
JP3702096B2 (ja) * 1998-06-08 2005-10-05 三洋電機株式会社 薄膜トランジスタ及び表示装置
GB9927287D0 (en) 1999-11-19 2000-01-12 Koninkl Philips Electronics Nv Top gate thin film transistor and method of producing the same
KR100845557B1 (ko) * 2002-02-20 2008-07-10 삼성전자주식회사 액티브 매트릭스형 유기전계발광 표시장치 및 그 제조방법
TWI306311B (en) * 2002-06-21 2009-02-11 Sanyo Electric Co Thin film transistor and method for producing thin film transistor
KR100558284B1 (ko) 2003-12-24 2006-03-10 한국전자통신연구원 폴리실리콘층의 결정화/활성화 방법 및 이를 이용한폴리실리콘 박막트랜지스터 제조방법
KR20060036005A (ko) * 2004-10-23 2006-04-27 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터의 제조 방법
KR20060079958A (ko) * 2005-01-04 2006-07-07 삼성전자주식회사 실리콘 박막트랜지스터
CN102881571B (zh) 2012-09-28 2014-11-26 京东方科技集团股份有限公司 有源层离子注入方法及薄膜晶体管有源层离子注入方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100197510B1 (ko) 1996-02-03 1999-07-01 구자홍 액정표시장치의 박막트랜지스터 제조방법
KR100193348B1 (ko) * 1996-02-12 1999-07-01 구자홍 액정표시장치의 박막트랜지스터 제조방법

Also Published As

Publication number Publication date
US20160013222A1 (en) 2016-01-14
US9691982B2 (en) 2017-06-27
KR20160008696A (ko) 2016-01-25

Similar Documents

Publication Publication Date Title
JP6578102B2 (ja) 有機発光ディスプレイ装置の製造方法
KR102285384B1 (ko) 박막 트랜지스터 어레이 기판, 그 제조방법 및 표시 장치
KR102226236B1 (ko) 유기 발광 표시 장치
CN110137374B (zh) 有机发光显示装置及其制造方法
KR102090703B1 (ko) 유기발광표시장치 및 그 제조방법
TWI549286B (zh) 有機發光顯示裝置及製造有機發光顯示裝置之方法
US20180006106A1 (en) Organic light emitting display device and method for manufacturing same
CN104347819B (zh) 柔性有机电致发光器件及其制造方法
US9224791B2 (en) Organic light-emitting display apparatus and method of manufacturing the same
KR102304725B1 (ko) 박막 트랜지스터 어레이 기판 및 이의 제조 방법, 박막 트랜지스터 어레이 기판을 포함하는 유기 발광 표시 장치
KR102349283B1 (ko) 박막 트랜지스터 어레이 기판, 및 이를 포함하는 유기 발광 표시 장치
TW201432901A (zh) 有機發光顯示器及其製造方法
CN106935654A (zh) 用于显示设备的薄膜晶体管
KR102216678B1 (ko) 박막트랜지스터 제조방법
CN104183618B (zh) 有机发光显示装置及其制造方法
JP3748827B2 (ja) 有機ｅｌ表示装置製造方法
KR102493127B1 (ko) 반도체 소자 및 그의 제조 방법
JP2010225780A (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
KR100805155B1 (ko) 박막 트랜지스터를 구비한 유기 전계 발광 표시 장치 및 그제조방법
KR102204755B1 (ko) 표시 장치의 박막 트랜지스터 제조 방법
KR20070056626A (ko) 유기 발광 표시 장치의 제조 방법
KR102188032B1 (ko) 유기 발광 표시 장치의 제조방법
KR100766935B1 (ko) 박막 트랜지스터를 구비한 유기 발광 표시 장치 및 그 제조방법
KR100659714B1 (ko) 유기 발광 표시 장치 및 그 제조방법
KR100728128B1 (ko) 유기 발광 표시 장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant