KR100197510B1 - 액정표시장치의 박막트랜지스터 제조방법 - Google Patents

액정표시장치의 박막트랜지스터 제조방법 Download PDF

Info

Publication number
KR100197510B1
KR100197510B1 KR1019960002640A KR19960002640A KR100197510B1 KR 100197510 B1 KR100197510 B1 KR 100197510B1 KR 1019960002640 A KR1019960002640 A KR 1019960002640A KR 19960002640 A KR19960002640 A KR 19960002640A KR 100197510 B1 KR100197510 B1 KR 100197510B1
Authority
KR
South Korea
Prior art keywords
dopant
forming
amorphous silicon
gate electrode
layer
Prior art date
Application number
KR1019960002640A
Other languages
English (en)
Other versions
KR970063784A (ko
Inventor
서성모
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1019960002640A priority Critical patent/KR100197510B1/ko
Publication of KR970063784A publication Critical patent/KR970063784A/ko
Application granted granted Critical
Publication of KR100197510B1 publication Critical patent/KR100197510B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 제조가 용이하며, 성능이 우수한 액정표시장치의 박막트랜지스터 제조방법에 관한 것으로, ITO(2)나 게이트절연막(5) 위에 이온샤우워도핑에 의해 도판트를 도핑하고 그 위에 비정질실리콘을 성막한 후, 엑시머레이저를 1회 조사함으로써 도판트를 비정질실리콘층으로 확산시킴과 동시에 활성화시켜서 N형 또는 P형 다결정실리콘 및 진성 다결정실리콘층으로 구성된 오우믹층(4)과 채널층(3)을 형성한다. 게이트절연막(5) 위의 게이트전극(6)을 게이트마스크(12)에 의해 형성되어 채널층(3)이 정확히 게이트전극(6) 밑에 동일한 폭으로 형성된다.

Description

액정표시장치의 박막트랜지스터 제조방법
제1도는 액티브매트릭스 액정디스플레이의 평면도.
제2도는 종래의 박막트랜지스터 제조방법을 나타내는 도면.
제3도는 본 발명의 제1실시예에 따른 박막트랜지스터 제조방법을 나타내는 도면.
제4도는 본 발명의 제2실시예에 따른 박막트랜지스터 제조방법을 나타내는 도면.
제5도는 본 발명의 제3실시예에 따른 박막트랜지스터 제조방법을 나타내는 도면.
제6도는 본 발명의 제4실시예에 따른 박막트랜지스터 제조방법을 나타내는 도면.
제7도는 게이트마스크를 나타내는 도면.
* 도면의 주요부분에 대한 부호의 설명
1 : 기판 2 : ITO
3 : 채널층 4 : 오우믹층
5 : 게이트절연막 6 : 게이트전극
7 : 보호막 8 : 포토레지스트
10 : 드레인/소스전극 11 : 얼라인키
12 : 게이트마스크 13 : 게이트전극패턴
14 : 십자형 얼라인키 15 : 버퍼용 절연막
22 : 신호선 23 : 주사선
본 발명은 박막트랜지스터에 관한 것으로, 특히 화소전극 또는 절연막에 이온을 도핑한 후 비정질실리콘층을 형성하고, 레이저를 조사하여 N형 또는 P형 다결정실리콘으로 이루어진 오우믹층과 진성 다결정실리콘층으로 이루어진 채널층을 동시에 형성할 수 있는 액정표시장치의 박막트랜지스터 제조방법에 관한 것이다.
현재 고화질, 대면적의 액정디스플레이(LCD)로서, 주로 사용되고 있는 것은 각 화소(pixel)마다 박막트랜지스터(TFT)가 설치되어 구동되는 액티브매트릭스 액정디스플레이(AM LCD)이다. 이 액정디스플레이의 박막트랜지스터는 스위칭소자로 사용되는 것으로서, 제1도는 박막트랜지스터가 설치된 상기한 액티브매트릭스 액정디스플레이의 평면도이다. 도면에 의하면, 박막트랜지스터(21)는 게이트전극과 드레인/소스전극으로 구성되며, 상기한 게이트전극은 주사선(gate bus line)과 연결되고, 드레인/소스전극은 신호선(date bus line) 및 화소전극(24)에 연결된다. 주사선(23) 및 신호선(22)에 전압이 인가되면, 박막트랜지스터가 턴온(turn on)되어 화소전극(24)에 전압이 충전되어, 상기한 화소전극(24)이 형성된 부분으로 빛이 투과되거나 빛의 투과가 방지된다.
이하, 제2도(a)∼제2도(e)를 참조하여 스태거형 박막트랜지스터의 종래 제조방법을 설명한다. 우선, 제2도(a)에 나타낸 바와 같이 기판(1)에 ITO(2)를 스퍼터링(sputtering)으로 성막한 후 패터닝하여 드레인/소스전극, 주사선, 신호선을 형성한다. 그 후, 제2도(b)에 나타낸 바와 같이 ITO(2)가 성막된 기판(1)을 250℃로 유지한 상태에서 PH3를 0.5% 혼합한 Ar 가스분위기에서 플라즈사 상태로 인이온(P+)을 증착한다. 이 때, 유리기판(1) 내부로의 인이온의 확산은 거의 일어나지 않고, 그 표면에도 인이온이 거의 존재하지 않지만, ITO(2)에서는 내부로의 확산이 발생하며 표면에도 인이온이 존재하게 된다. 따라서, 도핑된 인이온은 대부분 ITO(2)의 내부 및 표면에 존재하게 된다.
이후, 제2도(c)에 나타낸 바와 같이 상기한 기판(1)에 비정질실리콘층을 성막하고 패터닝하여 반도체층(9)을 형성한다. 반도체층(9)은 상기한 ITO(2) 사이와 그 일부 영역을 덮도록 형성되어서, ITO(2) 위에 증착되어 있는 인이온이 반도체(9)의 성막과 동시에 반도체층(9)으로 확산되어 n+층이 형성되면, n+층 사이의 P+이온이 확산되지 않은 영역에는 채널층이 형성된다. 이어서, 제2도(d) 및 제2도(e)에 나타낸 바와 같이, 채널층(3) 및 오우믹층(4)이 형성된 상기한 기판(1)에 SiNx로 이루어진 게이트절연막(5)을 성막한 후, 금속층을 상기한 게이트절연막(5) 위에 성막하고 패터닝하여 게이트전극(6)을 형성한다. 그 후, 게이트전극(6)이 형성된 기판(1) 전체에 걸쳐서 보호막(7)을 성막하여 스태거형 박막트랜지스터를 완성한다.
그러나, 상기한 방법에서는 증착된 인이온이 ITO(2)의 표면에 충분히 존재하지 않기 때문에, 비정질실리콘이 성막될 때에 오우믹층(4)이 용이하게 형성되지 않으며, 또한, 채널층(3)이 비정질실리콘으로 구성되어 있기 때문에, 전자의 이동도가 작아서 트랜지스터의 스위칭효과가 나쁘며, 따라서 박막트랜지스터의 성능이 떨어지는 문제가 있었다.
본 발명은 상기한 문제를 감안하여 이루어진 것으로, 이온샤우워도핑에 의해 ITO나 게이트절연막 위에 도판트를 도핑한 후, 레이저를 1회 조사하여 어닐링을 실시함으로써 다결정실리콘으로 이루어진 오우믹층과 채널층을 동시에 형성할 수 있는 액정표시장치의 박막트랜지스터 제조방법을 제공하는 것을 목적으로 한다.
상기한 목적을 달성하기 위해, 본 발명에 따른 스태거형 박막트랜지스터 제조방법은 ITO가 성막된 기판에 이온샤우워도핑에 의해 도판트를 도핑하는 단계와, 도판트가 도핑된 상기한 ITO를 패터닝하는 단계와, ITO가 패터닝된 기판에 비정질실리콘를 성막한 후 레이저를 조사하여 오우믹층과 채널층을 형성하는 단계와, 오우믹층과 채널층이 형성된 상기한 반도체층을 원하는 형상으로 패터닝한 후, 기판 전체에 걸쳐서 게이트절연막을 성막하는 단계와, 상기한 게이트절연막 위해 게이트전극을 형성하고 패터닝한 후 보호막 성막하는 단계로 구성된다.
또한, 역스태거형 박막트랜지스터는 기판에 금속을 성막하고 패터닝하여 게이트전극을 형성하는 단계와, 게이트전극이 형성된 기판 전체에 걸쳐서 게이트절연막을 형성한 후, 포토레지스트로 상기한 게이트전극을 블로킹한 상태에서 이온샤우워도핑에 의해 도판트를 도핑하는 단계와, 포토레지스트를 제거한 후 도판트가 도핑된 상기한 게이트절연막 위에 비정질실리콘을 성막하고 레이저를 조사하여, 게이트절연막 위에 도핑된 도판트를 상기한 비정질실리콘층에 확산시켜 결정화하는 단계와, 상기한 다결정실리콘층을 패터닝하여 채널층과 오우믹층을 형성하는 단계와, 상기한 오우믹층 위에 드레인/소스전극을 형성한 후 보호막을 성막하는 단계로 구성된다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 액정표시장치의 박막트랜지스터 제조방법을 상세히 설명한다. 또한, 종래의 구성과 동일한 구성에 대해서는 동일한 부호를 붙여 설명한다.
제3도 (a)∼제3도(e)는 본 발명의 제1실시예에 따른 스태거형 박막트랜지스터 제조방법을 나타내는 도면이다.
우선 제3도(a)에 나타낸 바와 같이 기판(1) 위에 스퍼터링에 의해 ITO(2)를 성막한 후, PH3분자나 B2H6분자를 이온샤우워도핑한다. 상기한 이온샤우워도핑에 의해 ITO(2)로 도핑되는 인이온(P+)이나 붕소이온(B+)은 상기한 ITO(2) 내부로 확산되지만 동시에 ITO(2)의 표면에도 상당량 존재하게 된다. 그후, 제3도(b) 및 제3도(c)에 나타낸 바와 같이, 인이온이나 붕소이온이 도핑된 상기한 ITO(2)를 원하는 모양으로 패터닝하여 드레인/소스전극 및 주사선, 신호선을 형성한 후, 비정질실리콘층(9)을 기판(1) 전체에 걸쳐서 성막한다. 이어서, 비정질실리콘층(9)을 엑시머레이저(eximer laser)로 1회 조사하여 인이온이나 붕소이온을 상기한 비정질실리콘층(9)으로 확산시켜 오우믹층(4)을 형성하며, 이온이 도핑되지 않은 영역에는 채널층(3)을 형성한다. 이때, 상기한 오우믹층(4)과 채널층(3)은 비정질실리콘이 레이저 조사에 의해 어닐링(annealing)되어 다결정실리콘으로 되기 때문에, 각각 N형 또는 P형 다결정실리콘층과 진성 다결정실리콘층으로 되며, 동시에 오우믹층(4)에 도핑된 도판트도 레이저에 의해 활성화된다.
그후, 제3도(d) 및 제3도(e)에 나타낸 바와 같이 상기한 오우믹층(4)을 패터닝하여 드레인/소스전극을 형성하고 있는 ITO(2) 사이에 치녈층(3)을 형성하고, ITO(4)의 일부분 위에 오우믹층(4)을 형성한 후, SiO2또는 SiNx로 이루어진 게이트절연막(5)을 성막하고, 이어서 금속을 성막하고 패터닝하여 게이트절연막(5) 위에 게이트전극(6)을 형성한다. 그후, 상기한 막들이 형성된 기판(1) 전체에 걸쳐서 보호막(7)을 성막함으로써, 스태거형 박막트랜지스터를 완성한다.
상기한 실시예에 따르면, 1회의 레이저 조사에 의해 ITO(2)의 표면에 남아 있는 도판트가 비정질실리콘층으로 확산됨과 동시에 활성화되어 오우믹층(4)이 형성되며, 또한 레이저어닐링에 의해 오우믹층(4)과 채널층(3)이 다결정실리콘층으로 형성되기 때문에, 박막트랜지스터의 스위칭성능이 채널층이 비정질실리콘으로 형성되어 있었던 종전의 박막트랜지스터에 비해 훨씬 향상되었다.
제4도(a)∼제4도(e)는 본 발명의 제2실시예에 따른 역스태거형 박막트랜지스터의 제조방법을 나타내는 도면이다. 우선, 제4도(a)에 나타낸 바와 같이, 기판(1) 위에 Al, Cr 등과 같은 금속을 스퍼터링에 의해 성막하고, 패터닝하여 원하는 형상의 게이트전극(6)을 형성한다. 이어서, 제4도(b)에 나타낸 바와 같이 게이트전극(6)이 형성된, 상기한 기판(1) 전체에 걸쳐서 게이트절연막(5)인 SiO2를 성막한 후 음성 포토레지스트(8)는 성막한다. 이 포토레지스트(8)를 게이트전극(6)을 마스크로 사용하여 배면노광에 의해 패터닝을 실시하면, 포토레지스트(8)는 게이트전극(6)과 동일한 폭으로 게이트절연막(5) 위에 형성된다. 이 포토레지스트(8)로 게이트전극(6)을 블로킹한 상태에서 PH3분자나 B2H6분자를 상기한 게이트절연막(5)에 이온샤우워도핑하는데, 도핑되는 인이온(P+)이나 붕소이온(B+)의 대부분은 게이트절연막(5) 내부로 확산되지 않고 표면에 남아 있게 된다. 이 기판(1) 위에 제4도(c)에 나타낸 바와 같이 포토레지스트(8)를 제거한 후, 비정질실리콘층(9)을 성막하고 엑시머레이저를 1회 조사하여 게이트절연막(5)의 표면에 남아 있던 인이온이나 붕소이온을 비정질실리콘층(9)으로 확산시킴과 동시에 활성화한다.
이때, 상기한 비정질실리콘(9)은 레이저의 조사에 의해 어닐링되어 인이온이나 붕소이온이 확산된 비정질실리콘층과 도판트가 도핑되지 않은 비정질실리콘층이 각각 N형 또는 P형 다결정실리콘층과 진성다결정실리콘층으로 된다.
그후, 제4도(d)에 나타낸 바와 같이 다결정실리콘으로 이루어진 반도체층을 패터닝하여 게이트전극(6) 위에 대략 상기한 게이트전극(6)과 동일한 폭의 진성 다결정실리콘으로 구성된 채널층(3)을 형성하며, 상기한 채널층(3)의 양옆에는 일정한 크기의 N형 또는 P형 다결정실리콘으로 구성된 오우믹층(4)을 형성한다. 이후, 제4도(e)에 나타낸 바와 같이 ITO를 성막하고 패터닝하여 드레인/소스전극(10)을 오우믹층(4) 위에 형성한 후, 보호막(7)을 성막하여 역스태거형 박막트랜지스터를 완성한다.
상기한 방법의 역스태거형 박막트랜지스터에 있어서도, 스태거형 박막트랜지스터와 마찬가지로 1회의 레이저조사에 의해 도판트가 비정질실리콘으로 확산되어 오우믹층이 형성되며, 형성된 오우믹층 및 채널층이 모두 다결정실리콘으로 구성되어 있으므로 박막트랜지스터의 스위칭성능이 향상된다.
또한, 제5도(a)∼제5도(f)는 본 발명의 제3실시예에 따른 역코플레너 박막트랜지스터의 제조방법을 나타내는 도면으로, 우선 제5도(a) 및 제5도(b)에 나타낸 바와 같이 기판(1)에 Al이나 Cr로 구성된 금속막을 성막하고 패터닝하여 게이트전극(6)을 형성한다. 이 게이트전극(6) 위에 게이트절연막(5)인 SiO2를 성막한 후, ITO(2)를 성막하고 패터닝하여 드레인/소스전극 및 주사선, 신호선을 형성한다. 이어서, 제5도(c)에 나타낸 바와 같이 음성 포토레지스트(8)를 성막한 후, 게이트전극(6)을 마스크로 하여 배면노광에 의해 게이트절연막(5) 위에 상기한 게이트전극(6)과 동일한 폭이 되도록 포토레지스트(8)를 패터닝한다. 이 포토레지스트(8)로 상기한 게이트전극(6)을 블로킹한 상태에서 상기한 ITO(2)에 PH3분자나 B2H6분자를 이온샤우워도핑한다. 이후, 제5도(d)에 나타낸 바와 같이 상기한 게이트절연막(5)과 ITO(2) 위에 비정질실리콘층(9)을 성막한 후, 레이저를 1회 조사하여 상기한 ITO(2)에 도핑된 도판트를 상기한 비정질실리콘층(9)으로 확산시킴과 동시에 활성화한다. 이때, 비정질실리콘층(9)은 상기한 레이저의 어닐링에 의해 결정화되어 다결정실리콘으로 된다. 따라서, 계속되는 제5도(e)와 같은 패터닝공정에 의해 비정질실리콘층(9)이 도판트가 도핑된 다결정실리콘 오우믹층(4)과 도판트가 도핑되지 않은 다결정실리콘 채널층(3)이 된다. 그 후, 제5도(f)에 나타낸 바와 같이 상기한 기판(1) 전체에 걸쳐서 보호막(7)을 성막함으로써 역코플래너(inverted coplannar) 박막트랜지스터가 완성된다.
제6도(a)∼제6도(f)는 본 발명의 제4실시예에 따른 코플래너(coplannar) 박막트랜지스터 제조방법을 나타내는 도면으로서, 우선 제6도(a)에 나타낸 바와 같이 기판의 양 끝에 얼라인키(allign key)를 형성한 후, 얼라인키(11)가 형성된 기판(1) 전체에 걸쳐서 버퍼(buffer)용 절연막(15)인 SiO2를 성막한다. 이 얼라인키(11)는 이어서 실현되는 포토레지스트공정과 게이트전극공정에 사용되는 제7도의 게이트마스크(12)와 기판(1)을 정렬시키기 위한 것이다. 제7도에 나타낸 바와 같은, 게이트마스크(12)의 중앙부에는 게이트전극 패턴(13)이 형성되어 있으며, 외곽의 모서리에는 십자형 얼라인키(14)가 형성되어 있어서, 토포레지스트공정과 게이트전극공정시 게이트마스크(12)에 형성된 십자형 열라인키(14)와 기판(1)에 형성된 얼라인키(11)를 맞추어서 게이트전극이 정확히 채널층 위에 형성되도록 한다.
그후, 제6도(b)에 나타낸 바와 같이 포토레지스트(8)을 성막하고 게이트마스크(12)를 이용하여 패터닝한 상태에서 PH3분자나 B2H6분자를 이온샤우워도핑한다. 이어서, 제6도(c)에 나타낸 바와 같이 PH3분자나 B2H6분자가 도핑된 상기한 기판(1)에 비정질실리콘층(9)을 성막하고 엑시머레이저를 1회 조사하면 , PH3분자나 B2H6분자가 도핑된 부분의 비정질실리콘층(9)은 N형 이온(P+)이나 P형 이온(B+)이 확산됨과 동시에, 레이저어닐링에 의해 결정화되어 P형 또는 N형 다결정실리콘층이 되고, 포토레지스트(8)에 의해 블로킹되어 있던 PH3분자나 B2H6분자가 도핑되지 않은 부분은 진성 다결정실리콘층이 된다.
이후, 제6도(d)에 나타낸 바와 같이 다결정실리콘층을 패터닝하여 P형 또는 N형 다결정실리콘층인 오우믹층(4)과 진성 다결정실리콘층인 채널층(3)을 형성한 후, 게이트절연막(5)인 SiO2또는 SiNx를 성막한다. 이어서, 제6도(e) 및 제6도(f)에 나타낸 바와 같이, 상기한 게이트절연막(5) 위에 Al이나 Cr과 같은 금속을 성막하고, 상기한 게이트마스크(12)를 이용하여 패터닝하여 게이트전극(6)을 형성한 후, 보호막(7)을 성막하고 패터닝하여 상기한 보호막(7)에 컨택트홀(19)을 형성한다. 이 컨택트홀(19)에 Al이나 Cr과 같은 금속을 성막하여 드레인/소스전극(10)을 형성하여 본 발명의 코플래너 박막트랜지스터를 완성한다.
본 발명은 상기한 바와 같이, 1회의 레이저조사에 의해 다결정실리콘으로 구성된 오우믹층과 채널층이 형성됨과 동시에 오우믹층의 도판트가 활성화된다. 따라서, 별도의 활성화공정이 필요없기 때문에 공정이 간단하게 되며, 채널층이 다결정실리콘층으로 되기 때문에, 스위칭성능이 형성된 박막트랜지스터를 얻을 수 있게 된다.

Claims (19)

  1. 기판 위에 ITO를 성막한 후 도판트를 도핑하는 단계와, 도판트가 도핑된 상기한 ITO를 패터닝하여 주사선과 신호선 및 드레인/소스전극을 형성하는 단계와, ITO가 도핑된 상기한 기판 전체에 걸쳐서 비정질실리콘층을 성막한 후, 제이저를 조사하여 상기한 도판트를 상기한 비정질실리콘층으로 확산시킴과 동시에 활성화시키는 단계와, 레이저가 조사된 상기한 비정질실리콘층을 패터닝하여 오우믹층 및 채널층을 형성한 후, 상기한 기판 전체에 걸쳐서 게이트절연막을 성막하는 단계와, 상기한 게이트절연막 위에 게이트전극을 형성한 후, 보호막을 성막하는 단계로 구성된 액정표시장치의 박막트랜지스터 제조방법.
  2. 제1항에 있어서, 상기한 도판트의 도핑이 이온샤우워도핑에 의해 이루어지는 것을 특징으로 하는 박막트랜지스터 제조방법.
  3. 제1항에 있어서, 상기한 비정질실리콘층에 대한 레이저의 조사가 1회 실시되는 것을 특징으로 하는 액정표시장치의 박막트랜지스터 제조방법.
  4. 기판 위에 게이트전극을 형성하는 단계와, 게이트전극이 형성된 상기한 기판 전체에 걸쳐서 게이트절연막을 성막한 후 도판트를 도핑하는 단계와, 도판트가 도핑된 상기한 게이트절연막 위에 비정질실리콘층을 성막한 후, 레이저를 조사하여 상기한 도판트를 상기한 비정질실리콘층으로 확산시킴과 동시에 활성화시키는 단계와, 상기한 비정질실리콘층을 패터닝하여 오우믹층 및 채널층을 형성하는 단계와, 상기한 오우믹층 위에 드레인/소스전극을 형성한 후 보호막을 형성하는 단계로 구성된 액정표시장치의 박막트랜지스터 제조방법.
  5. 제4항에 있어서, 상기한 도판트의 도핑이 이온샤우워도핑에 의해 이루어지는 것을 특징으로 하는 액정표시장치의 박막트랜지스터 제조방법.
  6. 제4항에 있어서, 상기한 도판트의 도핑시 상기한 게이트전극을 블로킹하기 위해 포토레지스트를 성막하고 패터닝하는 단계가 추가로 구성된 것을 특징으로 하는 액정표시장치의 박막트랜지스터 제조방법.
  7. 제6항에 있어서, 상기한 포토레지스트의 패터닝이 게이트전극을 마스크로 하여 배면노광에 의해 이루어지는 것을 특징으로 하는 액정표시장치의 박막트랜지스터 제조방법.
  8. 제4항에 있어서, 상기한 비정질실리콘층에 대한 레이저의 조사가 1회 실시되는 것을 특징으로 하는 액정표시장치의 박막트랜지스터 제조방법.
  9. 기판 위에 게이트전극을 형성하는 단계와, 게이트전극이 형성된 상기한 기판에 게이트절연막을 성막한 후, ITO를 성막하고 패터닝하여 주사선과 신호선 및 드레인/소스전극을 형성하는 단계와, ITO가 성막된 상기한 기판에 도판트를 도핑하는 단계와, 도판트가 도핑된 상기한 기판에 비정질실리콘층을 성막한 후, 레이저를 조사하여 상기한 도판트를 상기한 비정질실리콘층으로 확산시킴과 동시에 활성화시키는 단계와, 레이저가 조사된 상기한 반도체층을 패터닝하여 채널층과 오우믹층을 형성하는 단계와, 채널층과 오우믹층이 형성된 상기한 기판에 보호막을 형성하는 단계로 구성된 액정표시장치의 박막트랜지스터 제조방법.
  10. 제9항에 있어서, 상기한 도판트의 도핑이 이온샤우워도핑에 의해 이루어지는 것을 특징으로 하는 액정표시장치의 박막트랜지스터 제조방법.
  11. 제9항에 있어서, 상기한 도판트의 도핑시 상기한 게이트전극을 블로킹하기 위해 포토레지스트를 성막하고 패터닝하는 단계가 추가로 구성된 것을 특징으로 하는 액정표시장치의 박막트랜지스터 제조방법.
  12. 제11항에 있어서, 상기한 포토레지스트의 패터닝이 게이트전극을 마스크로 하여 배면노광에 의해 이루어지는 것을 특징으로 하는 액정표시장치의 박막트랜지스터 제조방법.
  13. 제9항에 있어서, 상기한 비정질실리콘층에 대한 레이저의 조사가 1회 실시되는 것을 특징으로 하는 액정표시장치의 박막트랜지스터 제조방법.
  14. 기판 위에 얼라인키를 형성하는 단계와, 얼라인키가 형성된 상기한 기판에 절연막을 성막하는 단계와, 상기한 절연막에 도판트를 도핑하는 단계와, 상기한 절연막 위에 비정질실리콘층을 성막한 후, 레이저를 조사하여 상기한 도판트를 상기한 비정질실리콘층으로 확산시킴과 동시에 활성화시키는 단계와, 상기한 반도체층을 패터닝하여 채널층과 오우믹층을 형성한 후 게이트절연막을 성막하는 단계와, 상기한 게이트절연막 위에 금속을 성막한 후 패터닝하여 게이트전극을 형성하는 단계와, 게이트전극이 형성된 상기한 기판에 보호막을 성막하고 패터닝하여 컨택트홀을 형성한 후, 상기한 컨택트홀에 드레인/소스전극을 형성하는 단계로 구성된 액정표시장치의 박막트랜지스터 제조방법.
  15. 제14항에 있어서, 상기한 도판트의 도핑이 이온샤우워도핑에 의해 이루어지는 것을 특징으로 하는 액정표시장치의 박막트랜지스터 제조방법.
  16. 제14항에 있어서, 상기한 게이트전극의 패터닝이 게이트마스크에 의해 이루어지는 것을 특징으로 하는 액정표시장치의 박막트랜지스터 제조방법.
  17. 제14항에 있어서, 상기한 도판트의 도핑시 채널층을 형성하기 위해, 상기한 절연막 위에 블로킹용 포토레지스트를 성막하고 패터닝하는 단계가 추가로 구성된 것을 특징으로 하는 액정표시장치의 박막트랜지스터 제조방법.
  18. 제14항에 있어서, 상기한 포토레지스트의 패터닝이 게이트마스크에 의해 이루어지는 것을 특징으로 하는 액정표시장치의 박막트랜지스터 제조방법.
  19. 제14항에 있어서, 상기한 비정질실리콘층에 대한 레이저의 조사가 1회 실시되는 것을 특징으로 하는 액정표시장치의 박막트랜지스터 제조방법.
KR1019960002640A 1996-02-03 1996-02-03 액정표시장치의 박막트랜지스터 제조방법 KR100197510B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960002640A KR100197510B1 (ko) 1996-02-03 1996-02-03 액정표시장치의 박막트랜지스터 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960002640A KR100197510B1 (ko) 1996-02-03 1996-02-03 액정표시장치의 박막트랜지스터 제조방법

Publications (2)

Publication Number Publication Date
KR970063784A KR970063784A (ko) 1997-09-12
KR100197510B1 true KR100197510B1 (ko) 1999-07-01

Family

ID=19450715

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960002640A KR100197510B1 (ko) 1996-02-03 1996-02-03 액정표시장치의 박막트랜지스터 제조방법

Country Status (1)

Country Link
KR (1) KR100197510B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160008696A (ko) * 2014-07-14 2016-01-25 삼성디스플레이 주식회사 박막트랜지스터 제조방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060064318A (ko) * 2004-12-08 2006-06-13 삼성에스디아이 주식회사 도전패턴 형성방법과 이를 이용한 박막 트랜지스터 및그의 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160008696A (ko) * 2014-07-14 2016-01-25 삼성디스플레이 주식회사 박막트랜지스터 제조방법
KR102216678B1 (ko) 2014-07-14 2021-02-18 삼성디스플레이 주식회사 박막트랜지스터 제조방법

Also Published As

Publication number Publication date
KR970063784A (ko) 1997-09-12

Similar Documents

Publication Publication Date Title
US6083779A (en) Method for fabricating a thin film transistor of a liquid crystal device
KR100193987B1 (ko) 구동회로 일체형 액정표시소자 및 제조방법
KR100451381B1 (ko) 박막트랜지스터및그제조방법
JP3510229B2 (ja) 薄膜トランジスターとその駆動素子の製造方法
KR100198728B1 (ko) 구동회로 일체형 액정표시소자 및 제조방법
KR100193348B1 (ko) 액정표시장치의 박막트랜지스터 제조방법
JPH01241862A (ja) 表示装置の製造方法
KR0143732B1 (ko) 박막트랜지스터의 제조방법
KR20010019665A (ko) 탑 게이트형 폴리실리콘 박막트랜지스터 제조방법
JP3224215B2 (ja) 薄膜状絶縁ゲイト型半導体装置の作製方法
KR100492727B1 (ko) 포토레지스트의 잔사불량이 방지된 반도체 도핑방법 및이를 이용한 액정표시소자 제조방법
US6288413B1 (en) Thin film transistor and method for producing same
KR100197510B1 (ko) 액정표시장치의 박막트랜지스터 제조방법
US6861298B2 (en) Method of fabricating CMOS thin film transistor
KR100587363B1 (ko) 다결정 실리콘 박막트랜지스터의 제조방법
JP3481902B2 (ja) Ｔｆｔアレイの製造方法
JP3175390B2 (ja) 薄膜トランジスタ及びその製造方法
KR100540130B1 (ko) 박막트랜지스터 제조방법
KR100425156B1 (ko) 다결정화 방법과 이를 이용한 액정표시장치 제조방법
KR970003742B1 (ko) 자기정열구조의 박막트랜지스터 제조방법
JP3466165B2 (ja) Ｌｄｄを有する薄膜トランジスタの製造方法
JP3084252B2 (ja) 逆スタガ型絶縁ゲイト型半導体装置の作製方法
JP3676289B2 (ja) 逆スタガー型の薄膜トランジスタ及びそれを用いた液晶表示装置
JP3273592B2 (ja) 逆スタガ型絶縁ゲイト型半導体装置の作製方法
KR100525435B1 (ko) 다결정화 방법과 이를 이용한 액정표시장치 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20150127

Year of fee payment: 17

EXPY Expiration of term