JP3676289B2 - 逆スタガー型の薄膜トランジスタ及びそれを用いた液晶表示装置 - Google Patents
逆スタガー型の薄膜トランジスタ及びそれを用いた液晶表示装置 Download PDFInfo
- Publication number
- JP3676289B2 JP3676289B2 JP2001353921A JP2001353921A JP3676289B2 JP 3676289 B2 JP3676289 B2 JP 3676289B2 JP 2001353921 A JP2001353921 A JP 2001353921A JP 2001353921 A JP2001353921 A JP 2001353921A JP 3676289 B2 JP3676289 B2 JP 3676289B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- insulating film
- film
- gate insulating
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【０００１】
【発明の属する分野】
本発明はＭＩＳ（Metal-Insulator-Semiconductor;金属−絶縁体−半導体）型半導体装置、特にＭＩＳトランジスタに関する。特に、本発明は絶縁基板上に形成された薄膜上のＭＩＳ型半導体装置、薄膜トランジスタ（ＴＦＴ）に関し、なかでも、チャネル形成領域が、ゲイト電極の上方に位置する、いわゆる逆スタガー型の構造を有するＭＩＳ型半導体装置に関するものである。本発明の利用しうる分野としては、絶縁基板上に形成された半導体集積回路、例えば液晶表示装置に用いられるアクティブマトリクス型回路やイメージセンサーの駆動回路等である。
【０００２】
【従来の技術】
近年、絶縁基板上に薄膜状のＭＩＳ型半導体装置を形成した装置をもちいることがある。例えば、アクティブマトリクス型液晶表示装置等である。現在、市販されているアクティブマトリクス型回路は、ＴＦＴを利用したものと、ＭＩＭ等のダイオードを利用したものがある。特に前者は高品位な画像が得られるとして近年、さかんに製造されている。
【０００３】
ＴＦＴを利用したアクティブマトリクス回路は、多結晶シリコン等の多結晶半導体を利用したＴＦＴと、アモルファスシリコンのようなアモルファス半導体を利用したＴＦＴが知られている。後者は作製プロセス上の問題から、大画面のものは作製が困難であり、大画面用には３５０℃以下のプロセス温度で作製できる後者が主として用いられる。
【０００４】
図２には従来のアモルファスシリコンＴＦＴ（逆スタガー型）の作製工程を示す。基板２０１としては、コーニング７０５９等の耐熱性のある無アルカリガラスが使用される。アモルファスシリコンＴＦＴのプロセスの最高温度は３５０℃程度であるので、この温度に耐えられるだけの材料が必要である。特に、液晶表示パネルとして使用する場合には、熱処理によって歪むことがないような耐熱性と高いガラス転移温度が必要である。コーニング７０５９の場合にはこのガラス転移温度が６００℃弱なので条件を満たす。
【０００５】
また、ＴＦＴの動作を安定にするためには、ナトリウムのような可動イオンが基板中に含まれていることは望ましくない。コーニング７０５９はアルカリ濃度が十分に低いので問題はないが、もし、基板中に多量のナトリウム等が含まれている場合には、基板中の可動イオンがＴＦＴに侵入しないように、窒化珪素、酸化アルミニウム等のパッシベーション膜を形成する必要がある。
【０００６】
ついで、アルミニウムやタンタルのような材料で、被膜を形成し、マスク▲１▼でパターニングして、ゲイト電極２０２を形成する。特にゲイト電極・配線と上部の配線との短絡を防止するためには、このゲイト電極の表面に酸化膜２０３を形成しておけばよい。酸化膜の形成方法としては、陽極酸化法が主として用いられる。
【０００７】
そして、ゲイト絶縁膜２０４が形成される。このゲイト絶縁膜としては、一般には窒化珪素が用いられるが、酸化珪素であってもよく、あるいは窒素と酸素が任意の比率で混じった珪化物であってもよい。また、単層の膜であってもよいし、多層の膜であってもよい。ゲイト絶縁膜として窒化珪素膜を使用する場合には、プラズマＣＶＤ法を使用した場合には、プロセス温度が３５０℃程度になり、本工程の最高となる。この状態を図２（Ａ）に示す。
【０００８】
さらに、アモルファスシリコン膜を形成する。プラズマＣＶＤ法を使用する場合であれば、基板温度は２５０〜３００℃が必要とされる。この膜の厚さは薄い方が望ましく、通常は１０〜１００ｎｍ、好ましくは１０〜３０ｎｍとされる。そして、マスク▲２▼でパターニングして、アモルファスシリコン領域２０５を形成する。このアモルファスシリコン領域は後に、ＴＦＴのチャネル形成領域となる。ここまでの状態を図２（Ｂ）に示す。
【０００９】
さらに、全体に窒化珪素膜を形成して、これをマスク▲３▼でパターニングし、エッチングストッパー２０６とする。このエッチングストッパーは後の工程で、誤って、チャネル形成領域のアモルファスシリコン領域２０５をエッチングしないように設けられるのである。なぜなら前述のようにアモルファスシリコン領域２０５は１０〜１００ｎｍという薄さであるからである。また、エッチングストッパーの下部のアモルファスシリコン領域はチャネル形成領域として機能するので、エッチングストッパーはできるだけゲイト電極に重なるように設計される。しかし、通常のマスク合わせでは多少のずれが生じるので、ゲイト電極に十分に重なるだけパターニングされる。
【００１０】
その後、Ｎ型もしくはＰ型の導電型のシリコンの被膜を形成する。通常のアモルファスシリコンＴＦＴはＮチャネル型とされる。このシリコンの被膜はアモルファスシリコンではあまりにも導電率が低いので、微結晶状態のシリコン膜とする。Ｎ型の微結晶シリコン膜はプラズマＣＶＤ法で３５０℃以下の温度で作製することができる。しかし、それでも抵抗が十分に低くないので、２００ｎｍ以上の厚さとする必要があった。また、Ｐ型の微結晶シリコン膜は著しく抵抗が大きいので用いることができず、したがって、Ｐチャネル型ＴＦＴをアモルファスシリコンで作製することは困難であった。
【００１１】
このようにして形成されたシリコン膜をマスク▲４▼でパターニングし、Ｎ型微結晶シリコン領域２０７が形成される。ここまでの状態を図２（Ｃ）に示す。
【００１２】
図２（Ｃ）の状態では、（Ｎ型の）微結晶シリコン膜が、エッチングストッパー上で接合しているので、ＴＦＴは機能しない。したがって、これを分断する必要がある。そこで、マスク▲５▼を用いて、これを分断し、溝２０８を形成する。もし、エッチングストッパーがなければ、誤って下地のアモルファスシリコン領域２０５までをもエッチングしてしまう恐れがある。。なぜなら微結晶シリコン領域２０７の厚さは、その下のアモルファスシリコン領域の数倍から１０数倍、あるいはそれ以上も厚いからである。
【００１３】
その後、公知の方法によって、配線２０９や画素電極２１０が、マスク▲６▼、▲７▼を用いて作製される。この状態を図２（Ｄ）に示す。
【００１４】
以上の方法では、マスクの枚数が７枚という多量であるので、歩留りの低下が懸念される。そこで、以下に示すようにマスク枚数を減らす方法も提案されている。まず、基板上に第１のマスクを使用して、ゲイト電極部をパターニングする。その後、ゲイト絶縁膜を形成し、さらに、アモルファスシリコン膜と窒化珪素膜（後にエッチングストッパーとなる）を連続的に形成する。そして、裏面から露光して、ゲイト電極部をマスクとして窒化珪素膜のみを自己整合的にエッチングしてエッチングストッパーを形成する。そして、その上に微結晶シリコン膜を形成し、第２のマスクを用いて、チャネル上方の溝（図２の２０８に対応）を含むＴＦＴの領域を形成する。その後、第３、第４のマスクを用いて、配線や電極を形成する。最終的には図２（Ｄ）で示されるものと同等なものが得られる。このように、セルフアライン工程を駆使することにより、マスク数を３枚減らすことができる。
【００１５】
【発明が解決しようとする課題】
さて、このようにして形成されたＴＦＴは、図からわかるように、非常に凹凸の激しいものとなる。これは主に、ゲイト電極部（ゲイト電極の酸化物２０３を含む）、エッチングストッパーと微結晶シリコン領域に起因するものであり、ゲイト電極部の厚さを３００ｎｍ、エッチングストッパーの厚さを２００ｎｍ、微結晶シリコン領域２０６の厚さを３００ｎｍとすれば、基板上には８００ｎｍもの凹凸が生じることとなる。
【００１６】
例えば、液晶表示パネルのアクティブマトリクス回路として使用する場合には、セルの厚さは５〜６μｍの厚さで、０．１μｍ以下の精度で制御されている。このような条件で、１μｍもの凹凸があればセルの厚さの均一性に著しい欠陥を与えることとなる。
【００１７】
しかし、ＴＦＴの凹凸の原因として挙げられるこれらの要因は、いずれも簡単に低減できるものではない。すなわち、ゲイト電極部を薄くするためにはゲイト電極・配線の抵抗を高くすることとなる。かといって、抵抗を一定に保つためにゲイト電極の幅（すなわちチャネル長）を広くすると、ＴＦＴの動作速度が低下するばかりか、ＴＦＴ部分の面積が大きくなり、液晶表示装置に使用する場合には開口率の低下につながる。
【００１８】
また、エッチングストッパーが薄いと、微結晶シリコン領域をエッチングしている間に誤ってその下のアモルファスシリコン領域までエッチングする可能性があり、歩留りが低下する。さらに、微結晶シリコン領域の厚さが薄いと、ＴＦＴのソース／ドレイン領域の抵抗が大きく、ＴＦＴのＯＮ／ＯＦＦ比が低下する。
【００１９】
さらにエッチングストッパーはＴＦＴの完成時にもそのまま残存するが、これに使用される窒化珪素膜は、電荷をトラップする性質を有し、何らかの理由でここに電荷がトラップされると、その下のアモルファスシリコン領域２０５に不本意なチャネルが形成されてしまい、ドレイン電流のリークの要因となる。この問題点を避けるためには、エッチングストッパを酸化珪素と窒化珪素の２層構造とすることが必要であるが、その場合も酸化珪素膜の厚さは十分に大きなことが必要であり、好ましくは１００ｎｍ以上が必要である。
【００２０】
本発明はこのような従来の問題点に鑑みてなされたものであり、本発明の目的の一つは、プロセスの簡略化である。例えば、マスクの枚数を従来の方法よりも減らすことによって歩留りを向上せしめる。あるいは、成膜工程を減らすことによってスループットを向上させ、コストを低減させることを目的とする。
【００２１】
本発明の他の目的はＴＦＴをより平坦にすることである。このことによって、液晶表示パネルに使用する場合の問題を解決することができるばかりか、他の応用においても平坦化は重要な技術課題であり、従来のＴＦＴでは応用が困難であったものにも応用することが可能となる。
【００２２】
【課題を解決するための手段】
上記の諸問題点を解決するために、本発明はエッチングストッパーを使用しない全く新しいＴＦＴ作製方法およびその方法によって作製されたＴＦＴを提案する。また、微結晶シリコン領域（ソース／ドレイン）の厚さを薄くするためにはその抵抗が十分に低くなるようにする。さらには、本発明では、従来のようにチャネル形成領域となるアモルファスシリコン領域（膜）の形成と、ソース／ドレイン領域となる微結晶シリコン領域（膜）の形成というような２段階のプロセスを経ずして、１枚のシリコン膜を形成し、これをある部分はソース／ドレイン領域にある部分はチャネル形成領域に作製し直すという構成を有する。
【００２３】
スループットの向上に際しては、被膜の作製を少なくすることが最重要課題である。成膜工程は成膜に時間を要するだけでなく、チャンバー内のクリーニングにも同程度の時間を要し、極めて清浄な環境を要求される現代の半導体プロセスにおいては、チャンバーの掃除の合間に成膜をおこなうというのが実情である。したがって、厚い被膜を形成するよりも薄い被膜を形成すること、多層の被膜を形成するより単層の被膜を形成することが、スループットを上げるうえで必要である。その意味で、成膜工程を削減することは望ましい。
【００２４】
本発明の１つの技術思想に基づいたＴＦＴは以下のような構成を有する。まず、逆スタガー型のＴＦＴである。ゲイト電極を覆ってゲイト絶縁膜が形成され、さらに、半導体膜が形成されているが、そのゲイト電極の上方の部分はチャネル形成領域として機能するように実質的に真性である。その他の部分はＮ型もしくはＰ型であり、ソース／ドレインとして機能する。また、チャネル形成領域として機能する部分は、アモルファス、セミアモルファス、微結晶、多結晶、あるいはそれらの中間状態のいずれをも取りうる。オフ電流を抑えたい場合にはアモルファスが望ましい。一方、ソース／ドレインとして機能する領域は十分に抵抗の小さな多結晶、セミアモルファス、あるいは微結晶である。しかも、本発明では、この領域はレーザーアニールによって形成されることを特徴とする。
【００２５】
このような構成では、被膜の形成は、半導体膜を１層だけ形成すればよく、量産性が向上する。さらに、従来の，微結晶シリコンが形成されなければＴＦＴの凹凸を減らすことができる。もちろん、本発明は、チャネル形成領域とソース／ドレイン等の不純物領域をただの１層の半導体膜で形成することを要求するのではなく、コストと特性を考慮して、素子の特性をより向上させるために多層としてもよいことは言うまでもない。
【００２６】
さらに本発明の別の技術思想に基づいたＴＦＴはチャネル形成領域の上部にエッチングストッパーを有しないことを特徴とする。少なくとも窒化珪素あるいは類似の電荷トラップの性質を有する材料がチャネル形成領域に密着、あるいは薄い（１００ｎｍ以下）絶縁膜を介して存在しないことを特徴とする。
【００２７】
エッチングストッパーが存在することは、ＴＦＴの凹凸の重要な要因であり、エッチングストッパーが窒化珪素のごとき材料で構成されている場合には、ドレイン電流のリークも生じる。本発明の上記の技術思想によって、このような問題点が解決される。
【００２８】
もちろん、本発明のこの技術思想がチャネル形成領域の上に何の物体も存在しないことを要求するのではなく、上記の問題点を露顕せしめない程度の物体が存在することは何ら問題ではない。
【００２９】
本発明のＴＦＴの作製は図１に示される方法によっておこなわれるが、もちろん、この工程図に必要な変更加えられることはありうる。図に示すように、耐熱性無アルカリガラス（例えばコーニング７０５９）基板１０１上に、ゲイト電極１０２がマスク▲１▼によってパターニングされる。必要によっては、図１に示すようにゲイト電極の表面に酸化膜１０３を形成して、絶縁性を高めてもよい。さらに、ゲイト絶縁膜１０４を形成する。こうして、図１（Ａ）を得る。
【００３０】
次に、アモルファス、セミアモルファス、微結晶、多結晶、あるいはそれらの中間状態のシリコンの薄膜を形成し、マスク▲２▼によってパターニングをおこない、半導体領域１０５を形成する。実際には、成膜温度とオフ電流を考慮してアモルファスシリコン膜を形成する場合が多いが、レーザーアニール等の低温結晶化技術を使用して多結晶、あるいはセミアモルファスシリコンとしてもよい。しかし、多結晶シリコンやセミアモルファスシリコンを使用した場合には電界移動度が大きくなるが、オフ電流も大きくなるので、液晶表示パネルのアクティブマトリクス回路には適当でない。
【００３１】
次いで、レーザー光に対してマスク材となるような被膜、例えば珪素の多い窒化珪素膜（厚さ５０ｎｍ以上が好ましい）を形成して、これをマスク▲３▼にてパターニングする。このときには窒化珪素膜の上にフォトレジストを残存させてもよい。すなわち、図１（Ｃ）において、１０６が窒化珪素膜であり、１０７がフォトレジストである。後のイオン注入の工程を想定して、フォトレジストの厚さは１００ｎｍ以上、好ましくは５００ｎｍ以上とする。
【００３２】
この状態で、最初にイオン注入あるいはイオンドープ等の方法によって、半導体領域１０５に選択的に不純物を注入する。こうして、不純物領域１０８が形成される。しかしながら、この不純物注入によって半導体膜中には非常に大きな欠陥が生じてしまい、もはや半導体としては機能しなくなる。そこで、レーザー光を上方から照射して結晶化をおこなう。このレーザーアニール工程では、そのレーザー光のパルス幅やエネルギー密度を適当に制御することによって、極めて単結晶状態に近い多結晶状態からセミアモルファス状態まで様々な状態のシリコンを形成することが出来る。
【００３３】
もし、窒化珪素膜１０６が存在しない場合にはレーザー光は不純物のドープされていないチャネル形成領域として機能する領域まで到達し、その部分を結晶化させる。窒化珪素膜が存在する場合には、それによって光が多く吸収され結晶化はおこらず、最初の状態が保たれる。
【００３４】
チャネル領域がレーザー光によって結晶化することは、移動度が増大するという点からは好ましいことのように思えるが、現在のレーザー技術では、レーザーのショットのエネルギーのばらつきによって、結晶化の程度のばらつきが極めて大きく、移動度がまちまちのＴＦＴが形成されてしまう。
【００３５】
一定の移動度のＴＦＴだけが要求される場合には何ら問題はないが、移動度として一定の下限値を満足させ、さらにオフ電流も一定の上限値を満足させるとなると条件は極めて厳しくなる。なぜならば、移動度の大きなＴＦＴでは、一般的にオフ電流も大きくなるからである。例えば、液晶表示パネルのアクティブマトリクス回路においては、移動度だけでなく、オフ電流も重要なファクターであるので、粒のそろったＴＦＴが要求される。したがって、そのような場合には、むしろ移動度は低くてもオフ電流の低いアモルファスシリコンあるいはそれに近い材料でできたＴＦＴが望まれる。したがって、本発明においても、そのような目的の場合にはレーザー光が誤ってチャネル形成領域に入らないようにしなければならない。
【００３６】
このドーピング工程はレーザードーピングによっておこなってもよい。レーザードーピングとは、不純物を含有する雰囲気中に試料を置き、そこにレーザー光もしくはそれと同等な強光を照射することによって、試料表面を加熱、活性化せしめ、さらに不純物ガスを分解して、試料表面に拡散させる方法である。不純物ガスとしては、Ｎ型を付与する場合にはＰＨ3 （フォスフィン）が、Ｐ型を付与する場合にはＢ2 Ｈ6 （ジボラン）が一般によく使用される。
【００３７】
本発明人等の知見によると、レーザー照射時には、試料を２５０〜５００℃程度に加熱しておくと不純物の拡散が試料内部にまで進行し、不純物濃度も十分大きくすることができた。チャネル形成領域をアモルファスシリコンに保つためにはあまり高温の状態に試料を置くことは望ましくなく、また、ガラス基板にも制約が加わることから２５０〜３５０℃程度の加熱にとどめることが望ましい。また、レーザードーピングをおこなう場合には、フォトレジストのマスク１０７は必ずしも必要でない。イオン注入のようなドーピング法では、注入される高エネルギーイオンが誤ってチャネル形成領域に入らないように、イオンエネルギーを十分に減衰させられるだけの十分な厚さのフォトレジスト等のマスクが必要なのであるが、レーザードーピングは一種の熱拡散法であるので、窒化珪素マスク１０６のような熱的な拡散に対して十分なマスク作用を有する材料のマスクだけで十分である。レーザードーピング技術の詳細については、本発明人等の発明である特願平３−２８３９８１に記述されている。
【００３８】
このようにドーピングをおこなった後、窒化珪素膜１０６とフォトレジスト（大抵の場合、レーザー光の照射によって蒸発してしまう）１０７を除去し、公知の方法によって、配線１１０やＩＴＯの画素電極１１１を、マスク▲４▼および▲５▼によって形成する。以上の工程によって必要なマスクは合計５枚であるが、従来のようにセルフアライン方式を駆使することによって４枚まで低減できる。すなわち、ゲイト電極の形成に１枚、半導体領域の形成に１枚、画素電極と配線の形成に計２枚を必要とする。窒化珪素膜１０６等のパターニングにはゲイト電極をマスクとする裏面露光をおこなって対処する。
【００３９】
図１（Ｄ）から明らかなように、本発明によるＴＦＴは、従来のＴＦＴに比べて凹凸が小さい。これは、凹凸の主な原因がゲイト電極部の凹凸だけだからである。半導体領域１０５の厚さは極めて薄く、従来のＴＦＴと同様に１０〜１００ｎｍであるので、大した寄与をしない。また、画素電極１１１はゲイト電極１０２及び酸化膜１０３と重ならないことも、図１（Ｄ）から明らかである。
【００４０】
このように半導体領域、すなわちソース／ドレインが薄くても良いのは、該領域の不純物濃度が十分大きく、かつその結晶性が良好だからであり、つまるところレーザーアニールあるいはレーザードーピングによって本発明の特徴がもたらされたのである。また、本発明では、従来のようにエッチングストッパーは存在せず、また、本発明で使用されるマスク材も、ＴＦＴ完成後は残存することは必要とされないので、ＴＦＴの凹凸は著しく減少する。
【００４１】
本発明によって、従来のアモルファスシリコンＴＦＴで主として作製されたＮチャネルＴＦＴ（ＮＴＦＴ）以外に、従来の技術では困難であった実用的なＰチャネルＴＦＴ（ＰＴＦＴ）も作製できるようになった。すなわち、従来はチャネル領域のアモルファスシリコン中のホールの移動度が電子の移動度に比べて小さいのに加えて、ソース／ドレインの十分に抵抗の低いＰ型シリコンが得られなかったためにＰＴＦＴは現実的ではなかったのであるが、本発明によって、Ｐ型シリコンの抵抗をＮ型シリコンに匹敵するだけ低くすることが可能となったために、実際に素子として機能するＰＴＦＴが作製できるようになったのである。
【００４２】
したがって、相補型ＭＯＳ回路（ＣＭＯＳ回路）をアモルファスシリコンＴＦＴあるいは低温作製ＴＦＴによって構成することが可能となった。従来、ＴＦＴを使用したＣＭＯＳ回路は、１０００℃以上の温度で石英基板上に形成される高温作製ＴＦＴか、６００℃程度の温度で無アルカリガラス基板上に形成される中温作製ＴＦＴに限られていた。最高プロセス温度が３５０℃程度のＴＦＴによって構成されたＣＭＯＳ回路は従来、不可能と思われていた。
【００４３】
図３にはその例を示す。図１に示した方法と同じように、基板３０１上にＮＴＦＴのゲイト電極３０２とＰＴＦＴのゲイト電極３０３とを第１のマスクによって形成し、その後、必要によってはゲイト電極の表面を陽極酸化法によって酸化して、ゲイト絶縁膜３０４を形成する。さらに、第２のマスクを使用してＮＴＦＴの半導体領域３０５とＰＴＦＴの半導体領域３０６とを形成する。
【００４４】
半導体領域は結晶性の良好なものほど、ＰＴＦＴの移動度が大きなものが得られる。ＣＭＯＳとして機能させるには、ＮＴＦＴの移動度とＰＴＦＴの移動度があまりに違いすぎてはよくない。移動度の大きなＰＴＦＴを得るためには、被膜の作製温度を高くすると良いが、基板の制約等の条件からむやみに成膜温度は上げられない。しかし、基板温度３５０℃程度でもジシランやトリシランのようなポリシランを用いて被膜を形成すると、見掛けの上ではアモルファスではあるが、移動度がＮＴＦＴの数分の１程度のものが得られる。また、プラズマＣＶＤ法で被膜を形成したのち、水素雰囲気で３００〜３５０℃程度で２４時間以上のアニールをおこなってもよい。
【００４５】
その後、窒化珪素のマスク３０７と３０８とを、第３のマスクを使用してパターニングする。もちろん、先に示したようにゲイト電極をマスクとする裏面露光法によって、セルフアライン的に、この窒化珪素マスクを形成してもよい。その場合には第３のマスクは不要である。このようにして得られた素子の断面図を図３（Ａ）に示す。
【００４６】
その後、まず、ＰＴＦＴの領域に第４のマスクを使用してフォトレジストのマスク３０９を形成し、図３（Ｂ）に示すように、フォスヒンＰＨ3 の雰囲気中でレーザーを照射する。こうしてＮＴＦＴ（左側）の不純物領域３１０を形成する。さらに、今度はＮＴＦＴの領域に第５のマスクを使用してフォトレジストのマスク３１１を形成し、図３（Ｃ）に示すように、ジボランＢ2 Ｈ6 の雰囲気中でレーザーを照射し、ＰＴＦＴ（右側）の不純物領域３１２を形成する。いずれのレーザードーピングの工程においても、窒化珪素マスクによってレーザー光が吸収されるので、チャネル形成領域３１３、３１４は結晶化しない。
【００４７】
その後、図３（Ｃ）に示すように、公知の金属配線技術（第６のマスクを使用）によって、金属配線（アルミニウム等）３１５、３１６、３１７を形成すればＮＴＦＴ３１８とＰＴＦＴ３１９からなるＣＭＯＳ回路が形成される。
【００４８】
上記のプロセスにおいては６枚のマスクを使用するが、窒化珪素マスク３０７、３０８を作製する際に裏面露光技術を用いれば、１枚のマスクが削減される。また、レーザードーピングの工程は、公知のイオン注入法やイオンドーピング法によってもおこなうことができる。また、不純物領域の形成に際し、特に不純物濃度の微妙な制御が可能なイオン注入法やイオンドーピング法によってもおこなう場合には、ＮＴＦＴの不純物領域とＰＴＦＴの不純物領域を分けて作製するのではなく、最初にいずれかの導電型の不純物領域を全てのＴＦＴに於いて形成し、その後、特定のＴＦＴだけに逆の導電型とすることも可能である。その場合には、さらにマスクが１枚削減される。しかしながら、この方法は、不純物濃度の制御が難しいレーザードーピングでは難しい。
【００４９】
レーザードーピングにて、このような方法をおこなおうとすれば、最初に基板温度を若干低めに設定して、全ＴＦＴに対して、ある導電型の不純物領域を形成し、次に、基板温度を上げて、特定のＴＦＴだけに逆の導電型のドーピングをおこなうことによって対応できる。なぜなら、基板温度が高くなるほど、ドーピングされる不純物濃度が大きくなるからである。
【００５０】
本発明では、特にレーザードーピングに関しては、図４に示すような方法も可能である。この方法では裏面からレーザー光を照射することによって、ゲイト電極部をマスクとして、セルフアライン的にドーピングをおこなうものである。
【００５１】
まず、図１の場合と同様に、レーザー光を透過する基板４０１上にマスク▲１▼を使用して、ゲイト電極４０２を形成する。必要に応じてその酸化物４０３を形成し、さらにゲイト絶縁膜４０４を形成する。そして、マスク▲２▼を用いて、半導体領域４０５をパターニングする。（図４（Ａ）、（Ｂ））
【００５２】
次いで、基板の裏面からレーザー光を照射する。このとき、レーザー光は図４（Ｃ）に示すように基板中では平行に進行するが、ゲイト電極部は凹凸があるため、レーザー光は屈折し、また、ゲイト電極等で回折し、平行度が損なわれる。加えて、このような凹凸部では、レーザーの透過する部分（酸化物層４０３やゲイト絶縁膜４０４）においてはレーザー光が他の部分に比べて多く吸収される。その結果、単にゲイト電極によってマスクされるだけでなく、上記のような複雑な現象によって、ゲイト電極部の上方のと凸部ではレーザー光の強度は著しく低下し、もはやレーザードーピングがおこなわれることはない。したがって、初期の状態が保たれ、チャネル形成領域４０６となる。
【００５３】
一方、その他の部分ではレーザードーピングがおこなわれ，不純物領域４０７が形成される。その後、マスク▲３▼、▲４▼によって金属配線４０９と画素電極４１０等を形成すればよい。
【００５４】
この方法は、他の方法に比べて、工程が極めて簡単である。すなわち、マスク数は、図１の方法で裏面露光のセルフアラインプロセスを採用した場合と同じく４枚である。また、図１の方法と違い、マスク（例えば図１の１０６）を形成する露光工程が１つ減る。当然のことながら、マスクに用いる窒化珪素膜等を形成する工程は不要である。また、これが本方法の最大の特徴であるのだが、ソース／ドレインとゲイト電極の重なりが少なく、寄生容量を抑えることができる。また、画素電極４１０はゲイト電極４０２及び酸化物４０３と重ならないことが、図４（Ｄ）から明らかである。
【００５５】
しかしながら、本方法では基板にレーザー光に対して透明なものを使用しなければならない。コーニング７０５９ガラス基板は、理想的な無アルカリガラスであるが、紫外線の透明度がよくないので、エキシマーレーザーによってレーザードーピングをおこなうには不適当である。あえて、コーニング７０５９ガラスを使用せんとすれば、レーザーの波長を長いもの（例えばアルゴンイオンレーザーやＮｄ：ＹＡＧレーザー等）にする必要がある。さらには、エキシマーレーザー光を非線型光学効果によって、波長を２倍あるいはそれ以上の長さとすることも可能である。
【００５６】
【実施例】
〔実施例１〕 本実施例は図５に示す作製工程にしたがって形成された。作製工程断面図は図１に対応する。ただし、図１の金属配線・電極１１０形成工程までで、ＩＴＯ画素電極１１１形成の工程は含まれない。ゲイト電極はタンタルであり、ゲイト電極の表面には、工程５において厚さ約２００ｎｍの陽極酸化膜を形成して絶縁性を向上せしめた。不純物のドーピング手段には、イオンドーピング法を用いた。本工程で使用されているマスクの枚数は４枚である。全工程は２６工程からなる。
【００５７】
図５〜図１０において、『スパッタ』はスパッタリング成膜法、『ＰＣＶＤ』はプラズマＣＶＤ法、『ＲＩＥ』は反応性イオンエッチング法を意味する。また、これらの手法の後に：に続いて書かれているのは、膜厚、使用ガス等である。
【００５８】
本実施例に対応する従来の作製工程は断面図は図２に、工程図は図９に示されるが、ここでは、使用されるマスクの枚数は６枚であり、全工程は２９工程からなる。
【００５９】
以下、工程図にしたがって、本実施例を詳細に説明する。基板としてはコーニング７０５９ガラス（図１の１０１）を使用した。これを洗浄し（工程１）、その上にスパッタ法でタンタル膜を厚さ２００ｎｍ形成した（工程２）。そして、これをマスク▲１▼でパターニングし（工程３）、混酸（５％の硝酸を含む燐酸）でエッチングした（工程４）。その後、タンタルゲイト電極（図１の１０２）に通電して陽極酸化をおこない、最大で２５０Ｖまで電圧を上げて、陽極酸化膜（図１の１０３）を厚さ２００ｎｍ形成した（工程５）。陽極酸化の手法については、特願平３−２３７１００もしくは同３−２３８７１３に記述されているので、ここでは詳述しない。
【００６０】
その後、レジストを除去し（工程６）、ゲイト絶縁膜である窒化珪素膜（図１の１０４）をプラズマＣＶＤ法によって厚さ２００ｎｍ形成した（工程７）。このときの基板温度は３００℃とした。そして、基板洗浄（工程８）後、プラズマＣＶＤ法によって厚さ３０ｎｍのアモルファスシリコン膜を形成した（工程９）このときの基板温度は３００℃とした。
【００６１】
そして、マスク▲２▼によって、半導体領域のパターニングをおこない（工程１０）、アモルファスシリコン膜をＣＦ4 を反応ガスとする反応性イオンエッチング法によってエッチングして（工程１１）、半導体領域（図１の１０５）を形成した。残ったレジストは除去し（工程１２）、基板を洗浄した（工程１３）。
【００６２】
その後、厚さ２００ｎｍの窒化珪素膜をプラズマＣＶＤ法によって形成した（工程１４）。このときの基板温度は３００℃とした。そして、マスク▲３▼によって、窒化珪素マスクのパターニングをおこない（工程１５）、窒化珪素膜をバッファー弗酸でエッチングして（工程１６）、窒化珪素マスク（図１の１０６）を形成した。窒化珪素マスクの上には厚さ約５００ｎｍのレジスト（図１の１０７）が残った。
【００６３】
ついで、イオンドーピング法によって、１×１０14ｃｍ-2のドーズ量のリンイオンを１０ｋｅＶの加速エネルギーで打ち込み（工程１７）、不純物領域（図１の１０８）を形成した。その後、基板を洗浄し（工程１８）、残存したレジストを除去した（工程１９）。
【００６４】
その後、ＸｅＣｌエキシマーレーザーによってレーザーアニールをおこない（工程２０）、窒化珪素マスク（図１の１０６）をバッファー弗酸でエッチングして除去した（工程２１）。その後、基板を洗浄した（工程２２）。
【００６５】
そして、アルミニウム被膜をスパッタ法によって、厚さ４００ｎｍ形成し（工程２３）、アルミニウム配線をマスク▲４▼によってパターニングし（工程２４）、さらに混酸によってアルミニウム被膜をエッチングして（工程２５）、アルミニウム配線（図１の１１０）を形成した。残存したレジストは除去した（工程２６）。以上の工程を経てＮＴＦＴが作製された。
【００６６】
〔実施例２〕 本実施例は図６に示す作製工程にしたがって形成された。作製工程断面図は裏面露光技術を用いる点を除けば図１に対応する。ただし、図６に示されているのは、実施例１と同様、図１の金属配線・電極１１０形成工程までの工程である。ゲイト電極はアルミニウムであり、ゲイト電極の表面には、工程５において厚さ約２００ｎｍの陽極酸化膜を形成して絶縁性を向上せしめた。窒化珪素マスクの形成には裏面露光技術を用いた。不純物のドーピング手段には、イオンドーピング法を用いた。本工程で使用されているマスクの枚数は、裏面露光技術によって、１枚削減され、３枚である。全工程は２６工程からなる。
【００６７】
本実施例に対応する従来の作製工程は図１０に示されるが、ここでは、使用されるマスクの枚数は３枚であり、全工程は２３工程からなる。
【００６８】
以下、工程図にしたがって、本実施例を詳細に説明する。基板としてはコーニング７０５９ガラス（図１の１０１）を使用した。これを洗浄し（工程１）、その上にスパッタ法でアルミニウム膜を厚さ４００ｎｍ形成した（工程２）。そして、これをマスク▲１▼でパターニングし（工程３）、混酸（５％の硝酸を含む燐酸）でエッチングした（工程４）。その後、アルミニウムゲイト電極（図１の１０２）に通電して陽極酸化をおこない、最大で２５０Ｖまで電圧を上げて、陽極酸化膜（図１の１０３）を厚さ２００ｎｍ形成した（工程５）。
【００６９】
その後、レジストを除去し（工程６）、ゲイト絶縁膜である窒化珪素膜（図１の１０４）をプラズマＣＶＤ法によって厚さ２００ｎｍ形成した（工程７）。このときの基板温度は３００℃とした。そして、基板洗浄（工程８）後、プラズマＣＶＤ法によって厚さ３０ｎｍのアモルファスシリコン膜を形成した（工程９）このときの基板温度は３００℃とした。
【００７０】
そして、マスク▲２▼によって、半導体領域のパターニングをおこない（工程１０）、アモルファスシリコン膜をＣＦ4 を反応ガスとする反応性イオンエッチング法によってエッチングして（工程１１）、半導体領域（図１の１０５）を形成した。残ったレジストは除去し（工程１２）、基板を洗浄した（工程１３）。
【００７１】
その後、厚さ２００ｎｍの窒化珪素膜をプラズマＣＶＤ法によって形成した（工程１４）。このときの基板温度は３００℃とした。そして、レジストを塗布した状態で基板の裏面から露光し、ゲイト電極をマスクとしてセルフアライン的に窒化珪素マスクのパターニングをおこない（工程１５）、窒化珪素膜をバッファー弗酸でエッチングして（工程１６）、窒化珪素マスク（図１の１０６）を形成した。窒化珪素マスクの上には厚さ約５００ｎｍのレジスト（図１の１０７）が残った。
【００７２】
ついで、イオンドーピング法によって、１×１０14ｃｍ-2のドーズ量のリンイオンを１０ｋｅＶの加速エネルギーで打ち込み（工程１７）、不純物領域（図１の１０８）を形成した。その後、基板を洗浄し（工程１８）、残存したレジストを除去した（工程１９）。
【００７３】
その後、ＸｅＣｌエキシマーレーザーによってレーザーアニールをおこない（工程２０）、窒化珪素マスク（図１の１０６）をバッファー弗酸でエッチングして除去した（工程２１）。その後、基板を洗浄した（工程２２）。
【００７４】
そして、アルミニウム被膜をスパッタ法によって、厚さ４００ｎｍ形成し（工程２３）、アルミニウム配線をマスク▲４▼によってパターニングし（工程２４）、さらに混酸によってアルミニウム被膜をエッチングして（工程２５）、アルミニウム配線（図１の１１０）を形成した。残存したレジストは除去した（工程２６）。以上の工程を経てＮＴＦＴが作製された。
【００７５】
〔実施例３〕 本実施例は図７に示す作製工程にしたがって形成された。作製工程断面図は図４に対応する。ただし、図７に示されているのは、図４の金属配線・電極４０９形成工程までの工程である。ゲイト電極はアルミニウムであり、ゲイト電極の表面には、工程５において厚さ約２００ｎｍの陽極酸化膜を形成して絶縁性を向上せしめた。不純物のドーピング手段には、裏面からのレーザー光照射によるレーザードーピング技術を用いた。本工程で使用されているマスクの枚数は３枚である。全工程は１９工程からなる。
【００７６】
以下、工程図にしたがって、本実施例を詳細に説明する。基板としてはコーニング７０５９ガラス（図４の４０１）を使用した。これを洗浄し（工程１）、その上にスパッタ法でアルミニウム膜を厚さ４００ｎｍ形成した（工程２）。そして、これをマスク▲１▼でパターニングし（工程３）、混酸（５％の硝酸を含む燐酸）でエッチングした（工程４）。その後、アルミニウムゲイト電極（図４の４０２）に通電して陽極酸化をおこない、最大で２５０Ｖまで電圧を上げて、陽極酸化膜（図４の４０３）を厚さ２００ｎｍ形成した（工程５）。
【００７７】
その後、レジストを除去し（工程６）、ゲイト絶縁膜である窒化珪素膜（図４の４０４）をプラズマＣＶＤ法によって厚さ２００ｎｍ形成した（工程７）。このときの基板温度は３００℃とした。そして、基板洗浄（工程８）後、プラズマＣＶＤ法によって厚さ３０ｎｍのアモルファスシリコン膜を形成した（工程９）このときの基板温度は３００℃とした。
【００７８】
そして、マスク▲２▼によって、半導体領域のパターニングをおこない（工程１０）、アモルファスシリコン膜をＣＦ4 を反応ガスとする反応性イオンエッチング法によってエッチングして（工程１１）、半導体領域（図４の４０５）を形成した。残ったレジストは除去し（工程１２）、基板を洗浄した（工程１３）。
【００７９】
その後、フォスヒン雰囲気中でＸｅＣｌエキシマーレーザー光を基板の裏面から露光し、ゲイト電極をマスクとしてセルフアライン的に半導体領域のレーザードーピングをおこなった（工程１４）。ＸｅＣｌエキシマーレーザーは、波長が３０８ｎｍであるので、コーニング７０５９でも透過することが出来た。レーザードーピング中の基板温度は３００℃としたその後、基板を洗浄した（工程１５）。
【００８０】
そして、アルミニウム被膜をスパッタ法によって、厚さ４００ｎｍ形成し（工程１６）、アルミニウム配線をマスク▲４▼によってパターニングし（工程１７）、さらに混酸によってアルミニウム被膜をエッチングして（工程１８）、アルミニウム配線（図４の４０９）を形成した。残存したレジストは除去した（工程１９）。以上の工程を経てＮＴＦＴが作製された。
【００８１】
〔実施例４〕 本実施例はＣＭＯＳ回路形成のためのもので、図８に示す作製工程にしたがって形成された。作製工程断面図は図３に対応する。ゲイト電極はアルミニウムであり、ゲイト電極の表面には、工程５において厚さ約２００ｎｍの陽極酸化膜を形成して絶縁性を向上せしめた。不純物のドーピング手段には、レーザードーピング技術を用いた。ドーピングに際しては、同じ基板上にＮＴＦＴの領域とＰＴＦＴの領域を別々に形成した。本工程で使用されているマスクの枚数は６枚である。全工程は３２工程からなる。
【００８２】
以下、工程図にしたがって、本実施例を詳細に説明する。基板としてはコーニング７０５９ガラス（図３の３０１）を使用した。これを洗浄し（工程１）、その上にスパッタ法でアルミニウム膜を厚さ４００ｎｍ形成した（工程２）。そして、これをマスク▲１▼でパターニングし（工程３）、混酸（５％の硝酸を含む燐酸）でエッチングした（工程４）。その後、アルミニウムゲイト電極（図３の３０２および３０３）に通電して陽極酸化をおこない、最大で２５０Ｖまで電圧を上げて、陽極酸化膜を厚さ２００ｎｍ形成した（工程５）。陽極酸化の手法についてはここでは詳述しない。
【００８３】
その後、レジストを除去し（工程６）、ゲイト絶縁膜である窒化珪素膜（図３の３０４）をプラズマＣＶＤ法によって厚さ２００ｎｍ形成した（工程７）。このときの基板温度は３００℃とした。そして、基板洗浄（工程８）後、プラズマＣＶＤ法によって厚さ３０ｎｍのアモルファスシリコン膜を形成した（工程９）このときの基板温度は２５０℃とした。
【００８４】
そして、マスク▲２▼によって、半導体領域のパターニングをおこない（工程１０）、アモルファスシリコン膜をＣＦ4 を反応ガスとする反応性イオンエッチング法によってエッチングして（工程１１）、半導体領域（図３の３０５および３０６）を形成した。残ったレジストは除去し（工程１２）、基板を洗浄した（工程１３）。
【００８５】
その後、厚さ２００ｎｍの窒化珪素膜をプラズマＣＶＤ法によって形成した（工程１４）。このときの基板温度は３００℃とした。そして、マスク▲３▼を使用して窒化珪素マスクのパターニングをおこない（工程１５）、窒化珪素膜をバッファー弗酸でエッチングして（工程１６）、窒化珪素マスク（図３の３０７および３０８）を形成した。窒化珪素マスクの上のレジストは除去した（工程１７）。
【００８６】
ついで、基板洗浄後（工程１８）、マスク▲４▼を用いてＮＴＦＴのパターンを形成した（工程１９）。このとき、ＰＴＦＴはレジスト（図３の３０９）によって覆われている。この状態でフォスヒン雰囲気においてレーザードーピング法によってリンのドーピングをおこなった（工程２０）。こうして、Ｎ型の不純物領域（図３の３１０）を形成した。レーザードーピング終了後、残存したレジスト（図３の３０９）を除去し（工程２１）、基板洗浄した（工程２２）。
【００８７】
同様に、マスク▲５▼を用いてＰＴＦＴのパターンを形成した（工程２３）。このとき、ＮＴＦＴはレジスト（図３の３１１）によって覆われている。この状態でジボラン雰囲気においてレーザードーピング法によってホウソのドーピングをおこなった（工程２４）。こうして、Ｐ型の不純物領域（図３の３１２）を形成した。レーザードーピング終了後、残存したレジスト（図３の３１１）を除去し（工程２５）、基板洗浄した（工程２６）。さらに、、窒化珪素マスク（図３の３０７および３０８）をバッファー弗酸でエッチングして除去した（工程２７）。その後、基板を洗浄した（工程２８）。
【００８８】
そして、アルミニウム被膜をスパッタ法によって、厚さ４００ｎｍ形成し（工程２９）、アルミニウム配線をマスク▲６▼によってパターニングし（工程３０）、さらに混酸によってアルミニウム被膜をエッチングして（工程３１）、アルミニウム配線（図３の３１５、３１６、３１７）を形成した。残存したレジストは除去した（工程３２）。以上の工程を経てＮＴＦＴが作製された。
【００８９】
【発明の効果】
本発明による効果は以上の記述から明らかなように、工程の簡略化に特徴がある。のみならず、ソース、ドレイン領域のシート抵抗が小さいために品質のよい（例えば、高速性に優れることやしきい値電圧が小さいこと等）ＴＦＴを提供できることである。このように本発明は産業上有益である。
【図面の簡単な説明】
【図１】本発明によるＴＦＴの作製方法の断面図を示す。
【図２】従来のＴＦＴ作製方法の断面図を示す。
【図３】本発明によるＴＦＴの作製方法の断面図を示す。
【図４】本発明によるＴＦＴの作製方法の断面図を示す。
【図５】本発明によるＴＦＴの作製工程図を示す。
【図６】本発明によるＴＦＴの作製工程図を示す。
【図７】本発明によるＴＦＴの作製工程図を示す。
【図８】本発明によるＴＦＴの作製工程図を示す。
【図９】従来法によるＴＦＴの作製工程図を示す。
【図１０】従来法によるＴＦＴの作製工程図を示す。
【符号の説明】
１０１ 基板
１０２ ゲイト電極
１０３ ゲイト電極の表面酸化物
１０４ ゲイト絶縁膜
１０５ 半導体領域
１０６ 窒化珪素マスク
１０７ フォトレジストマスク
１０８ 不純物領域
１０９ チャネル形成領域
１１０ 金属配線
１１１ 画素電極（ＩＴＯ）
【発明の属する分野】
本発明はＭＩＳ（Metal-Insulator-Semiconductor;金属−絶縁体−半導体）型半導体装置、特にＭＩＳトランジスタに関する。特に、本発明は絶縁基板上に形成された薄膜上のＭＩＳ型半導体装置、薄膜トランジスタ（ＴＦＴ）に関し、なかでも、チャネル形成領域が、ゲイト電極の上方に位置する、いわゆる逆スタガー型の構造を有するＭＩＳ型半導体装置に関するものである。本発明の利用しうる分野としては、絶縁基板上に形成された半導体集積回路、例えば液晶表示装置に用いられるアクティブマトリクス型回路やイメージセンサーの駆動回路等である。
【０００２】
【従来の技術】
近年、絶縁基板上に薄膜状のＭＩＳ型半導体装置を形成した装置をもちいることがある。例えば、アクティブマトリクス型液晶表示装置等である。現在、市販されているアクティブマトリクス型回路は、ＴＦＴを利用したものと、ＭＩＭ等のダイオードを利用したものがある。特に前者は高品位な画像が得られるとして近年、さかんに製造されている。
【０００３】
ＴＦＴを利用したアクティブマトリクス回路は、多結晶シリコン等の多結晶半導体を利用したＴＦＴと、アモルファスシリコンのようなアモルファス半導体を利用したＴＦＴが知られている。後者は作製プロセス上の問題から、大画面のものは作製が困難であり、大画面用には３５０℃以下のプロセス温度で作製できる後者が主として用いられる。
【０００４】
図２には従来のアモルファスシリコンＴＦＴ（逆スタガー型）の作製工程を示す。基板２０１としては、コーニング７０５９等の耐熱性のある無アルカリガラスが使用される。アモルファスシリコンＴＦＴのプロセスの最高温度は３５０℃程度であるので、この温度に耐えられるだけの材料が必要である。特に、液晶表示パネルとして使用する場合には、熱処理によって歪むことがないような耐熱性と高いガラス転移温度が必要である。コーニング７０５９の場合にはこのガラス転移温度が６００℃弱なので条件を満たす。
【０００５】
また、ＴＦＴの動作を安定にするためには、ナトリウムのような可動イオンが基板中に含まれていることは望ましくない。コーニング７０５９はアルカリ濃度が十分に低いので問題はないが、もし、基板中に多量のナトリウム等が含まれている場合には、基板中の可動イオンがＴＦＴに侵入しないように、窒化珪素、酸化アルミニウム等のパッシベーション膜を形成する必要がある。
【０００６】
ついで、アルミニウムやタンタルのような材料で、被膜を形成し、マスク▲１▼でパターニングして、ゲイト電極２０２を形成する。特にゲイト電極・配線と上部の配線との短絡を防止するためには、このゲイト電極の表面に酸化膜２０３を形成しておけばよい。酸化膜の形成方法としては、陽極酸化法が主として用いられる。
【０００７】
そして、ゲイト絶縁膜２０４が形成される。このゲイト絶縁膜としては、一般には窒化珪素が用いられるが、酸化珪素であってもよく、あるいは窒素と酸素が任意の比率で混じった珪化物であってもよい。また、単層の膜であってもよいし、多層の膜であってもよい。ゲイト絶縁膜として窒化珪素膜を使用する場合には、プラズマＣＶＤ法を使用した場合には、プロセス温度が３５０℃程度になり、本工程の最高となる。この状態を図２（Ａ）に示す。
【０００８】
さらに、アモルファスシリコン膜を形成する。プラズマＣＶＤ法を使用する場合であれば、基板温度は２５０〜３００℃が必要とされる。この膜の厚さは薄い方が望ましく、通常は１０〜１００ｎｍ、好ましくは１０〜３０ｎｍとされる。そして、マスク▲２▼でパターニングして、アモルファスシリコン領域２０５を形成する。このアモルファスシリコン領域は後に、ＴＦＴのチャネル形成領域となる。ここまでの状態を図２（Ｂ）に示す。
【０００９】
さらに、全体に窒化珪素膜を形成して、これをマスク▲３▼でパターニングし、エッチングストッパー２０６とする。このエッチングストッパーは後の工程で、誤って、チャネル形成領域のアモルファスシリコン領域２０５をエッチングしないように設けられるのである。なぜなら前述のようにアモルファスシリコン領域２０５は１０〜１００ｎｍという薄さであるからである。また、エッチングストッパーの下部のアモルファスシリコン領域はチャネル形成領域として機能するので、エッチングストッパーはできるだけゲイト電極に重なるように設計される。しかし、通常のマスク合わせでは多少のずれが生じるので、ゲイト電極に十分に重なるだけパターニングされる。
【００１０】
その後、Ｎ型もしくはＰ型の導電型のシリコンの被膜を形成する。通常のアモルファスシリコンＴＦＴはＮチャネル型とされる。このシリコンの被膜はアモルファスシリコンではあまりにも導電率が低いので、微結晶状態のシリコン膜とする。Ｎ型の微結晶シリコン膜はプラズマＣＶＤ法で３５０℃以下の温度で作製することができる。しかし、それでも抵抗が十分に低くないので、２００ｎｍ以上の厚さとする必要があった。また、Ｐ型の微結晶シリコン膜は著しく抵抗が大きいので用いることができず、したがって、Ｐチャネル型ＴＦＴをアモルファスシリコンで作製することは困難であった。
【００１１】
このようにして形成されたシリコン膜をマスク▲４▼でパターニングし、Ｎ型微結晶シリコン領域２０７が形成される。ここまでの状態を図２（Ｃ）に示す。
【００１２】
図２（Ｃ）の状態では、（Ｎ型の）微結晶シリコン膜が、エッチングストッパー上で接合しているので、ＴＦＴは機能しない。したがって、これを分断する必要がある。そこで、マスク▲５▼を用いて、これを分断し、溝２０８を形成する。もし、エッチングストッパーがなければ、誤って下地のアモルファスシリコン領域２０５までをもエッチングしてしまう恐れがある。。なぜなら微結晶シリコン領域２０７の厚さは、その下のアモルファスシリコン領域の数倍から１０数倍、あるいはそれ以上も厚いからである。
【００１３】
その後、公知の方法によって、配線２０９や画素電極２１０が、マスク▲６▼、▲７▼を用いて作製される。この状態を図２（Ｄ）に示す。
【００１４】
以上の方法では、マスクの枚数が７枚という多量であるので、歩留りの低下が懸念される。そこで、以下に示すようにマスク枚数を減らす方法も提案されている。まず、基板上に第１のマスクを使用して、ゲイト電極部をパターニングする。その後、ゲイト絶縁膜を形成し、さらに、アモルファスシリコン膜と窒化珪素膜（後にエッチングストッパーとなる）を連続的に形成する。そして、裏面から露光して、ゲイト電極部をマスクとして窒化珪素膜のみを自己整合的にエッチングしてエッチングストッパーを形成する。そして、その上に微結晶シリコン膜を形成し、第２のマスクを用いて、チャネル上方の溝（図２の２０８に対応）を含むＴＦＴの領域を形成する。その後、第３、第４のマスクを用いて、配線や電極を形成する。最終的には図２（Ｄ）で示されるものと同等なものが得られる。このように、セルフアライン工程を駆使することにより、マスク数を３枚減らすことができる。
【００１５】
【発明が解決しようとする課題】
さて、このようにして形成されたＴＦＴは、図からわかるように、非常に凹凸の激しいものとなる。これは主に、ゲイト電極部（ゲイト電極の酸化物２０３を含む）、エッチングストッパーと微結晶シリコン領域に起因するものであり、ゲイト電極部の厚さを３００ｎｍ、エッチングストッパーの厚さを２００ｎｍ、微結晶シリコン領域２０６の厚さを３００ｎｍとすれば、基板上には８００ｎｍもの凹凸が生じることとなる。
【００１６】
例えば、液晶表示パネルのアクティブマトリクス回路として使用する場合には、セルの厚さは５〜６μｍの厚さで、０．１μｍ以下の精度で制御されている。このような条件で、１μｍもの凹凸があればセルの厚さの均一性に著しい欠陥を与えることとなる。
【００１７】
しかし、ＴＦＴの凹凸の原因として挙げられるこれらの要因は、いずれも簡単に低減できるものではない。すなわち、ゲイト電極部を薄くするためにはゲイト電極・配線の抵抗を高くすることとなる。かといって、抵抗を一定に保つためにゲイト電極の幅（すなわちチャネル長）を広くすると、ＴＦＴの動作速度が低下するばかりか、ＴＦＴ部分の面積が大きくなり、液晶表示装置に使用する場合には開口率の低下につながる。
【００１８】
また、エッチングストッパーが薄いと、微結晶シリコン領域をエッチングしている間に誤ってその下のアモルファスシリコン領域までエッチングする可能性があり、歩留りが低下する。さらに、微結晶シリコン領域の厚さが薄いと、ＴＦＴのソース／ドレイン領域の抵抗が大きく、ＴＦＴのＯＮ／ＯＦＦ比が低下する。
【００１９】
さらにエッチングストッパーはＴＦＴの完成時にもそのまま残存するが、これに使用される窒化珪素膜は、電荷をトラップする性質を有し、何らかの理由でここに電荷がトラップされると、その下のアモルファスシリコン領域２０５に不本意なチャネルが形成されてしまい、ドレイン電流のリークの要因となる。この問題点を避けるためには、エッチングストッパを酸化珪素と窒化珪素の２層構造とすることが必要であるが、その場合も酸化珪素膜の厚さは十分に大きなことが必要であり、好ましくは１００ｎｍ以上が必要である。
【００２０】
本発明はこのような従来の問題点に鑑みてなされたものであり、本発明の目的の一つは、プロセスの簡略化である。例えば、マスクの枚数を従来の方法よりも減らすことによって歩留りを向上せしめる。あるいは、成膜工程を減らすことによってスループットを向上させ、コストを低減させることを目的とする。
【００２１】
本発明の他の目的はＴＦＴをより平坦にすることである。このことによって、液晶表示パネルに使用する場合の問題を解決することができるばかりか、他の応用においても平坦化は重要な技術課題であり、従来のＴＦＴでは応用が困難であったものにも応用することが可能となる。
【００２２】
【課題を解決するための手段】
上記の諸問題点を解決するために、本発明はエッチングストッパーを使用しない全く新しいＴＦＴ作製方法およびその方法によって作製されたＴＦＴを提案する。また、微結晶シリコン領域（ソース／ドレイン）の厚さを薄くするためにはその抵抗が十分に低くなるようにする。さらには、本発明では、従来のようにチャネル形成領域となるアモルファスシリコン領域（膜）の形成と、ソース／ドレイン領域となる微結晶シリコン領域（膜）の形成というような２段階のプロセスを経ずして、１枚のシリコン膜を形成し、これをある部分はソース／ドレイン領域にある部分はチャネル形成領域に作製し直すという構成を有する。
【００２３】
スループットの向上に際しては、被膜の作製を少なくすることが最重要課題である。成膜工程は成膜に時間を要するだけでなく、チャンバー内のクリーニングにも同程度の時間を要し、極めて清浄な環境を要求される現代の半導体プロセスにおいては、チャンバーの掃除の合間に成膜をおこなうというのが実情である。したがって、厚い被膜を形成するよりも薄い被膜を形成すること、多層の被膜を形成するより単層の被膜を形成することが、スループットを上げるうえで必要である。その意味で、成膜工程を削減することは望ましい。
【００２４】
本発明の１つの技術思想に基づいたＴＦＴは以下のような構成を有する。まず、逆スタガー型のＴＦＴである。ゲイト電極を覆ってゲイト絶縁膜が形成され、さらに、半導体膜が形成されているが、そのゲイト電極の上方の部分はチャネル形成領域として機能するように実質的に真性である。その他の部分はＮ型もしくはＰ型であり、ソース／ドレインとして機能する。また、チャネル形成領域として機能する部分は、アモルファス、セミアモルファス、微結晶、多結晶、あるいはそれらの中間状態のいずれをも取りうる。オフ電流を抑えたい場合にはアモルファスが望ましい。一方、ソース／ドレインとして機能する領域は十分に抵抗の小さな多結晶、セミアモルファス、あるいは微結晶である。しかも、本発明では、この領域はレーザーアニールによって形成されることを特徴とする。
【００２５】
このような構成では、被膜の形成は、半導体膜を１層だけ形成すればよく、量産性が向上する。さらに、従来の，微結晶シリコンが形成されなければＴＦＴの凹凸を減らすことができる。もちろん、本発明は、チャネル形成領域とソース／ドレイン等の不純物領域をただの１層の半導体膜で形成することを要求するのではなく、コストと特性を考慮して、素子の特性をより向上させるために多層としてもよいことは言うまでもない。
【００２６】
さらに本発明の別の技術思想に基づいたＴＦＴはチャネル形成領域の上部にエッチングストッパーを有しないことを特徴とする。少なくとも窒化珪素あるいは類似の電荷トラップの性質を有する材料がチャネル形成領域に密着、あるいは薄い（１００ｎｍ以下）絶縁膜を介して存在しないことを特徴とする。
【００２７】
エッチングストッパーが存在することは、ＴＦＴの凹凸の重要な要因であり、エッチングストッパーが窒化珪素のごとき材料で構成されている場合には、ドレイン電流のリークも生じる。本発明の上記の技術思想によって、このような問題点が解決される。
【００２８】
もちろん、本発明のこの技術思想がチャネル形成領域の上に何の物体も存在しないことを要求するのではなく、上記の問題点を露顕せしめない程度の物体が存在することは何ら問題ではない。
【００２９】
本発明のＴＦＴの作製は図１に示される方法によっておこなわれるが、もちろん、この工程図に必要な変更加えられることはありうる。図に示すように、耐熱性無アルカリガラス（例えばコーニング７０５９）基板１０１上に、ゲイト電極１０２がマスク▲１▼によってパターニングされる。必要によっては、図１に示すようにゲイト電極の表面に酸化膜１０３を形成して、絶縁性を高めてもよい。さらに、ゲイト絶縁膜１０４を形成する。こうして、図１（Ａ）を得る。
【００３０】
次に、アモルファス、セミアモルファス、微結晶、多結晶、あるいはそれらの中間状態のシリコンの薄膜を形成し、マスク▲２▼によってパターニングをおこない、半導体領域１０５を形成する。実際には、成膜温度とオフ電流を考慮してアモルファスシリコン膜を形成する場合が多いが、レーザーアニール等の低温結晶化技術を使用して多結晶、あるいはセミアモルファスシリコンとしてもよい。しかし、多結晶シリコンやセミアモルファスシリコンを使用した場合には電界移動度が大きくなるが、オフ電流も大きくなるので、液晶表示パネルのアクティブマトリクス回路には適当でない。
【００３１】
次いで、レーザー光に対してマスク材となるような被膜、例えば珪素の多い窒化珪素膜（厚さ５０ｎｍ以上が好ましい）を形成して、これをマスク▲３▼にてパターニングする。このときには窒化珪素膜の上にフォトレジストを残存させてもよい。すなわち、図１（Ｃ）において、１０６が窒化珪素膜であり、１０７がフォトレジストである。後のイオン注入の工程を想定して、フォトレジストの厚さは１００ｎｍ以上、好ましくは５００ｎｍ以上とする。
【００３２】
この状態で、最初にイオン注入あるいはイオンドープ等の方法によって、半導体領域１０５に選択的に不純物を注入する。こうして、不純物領域１０８が形成される。しかしながら、この不純物注入によって半導体膜中には非常に大きな欠陥が生じてしまい、もはや半導体としては機能しなくなる。そこで、レーザー光を上方から照射して結晶化をおこなう。このレーザーアニール工程では、そのレーザー光のパルス幅やエネルギー密度を適当に制御することによって、極めて単結晶状態に近い多結晶状態からセミアモルファス状態まで様々な状態のシリコンを形成することが出来る。
【００３３】
もし、窒化珪素膜１０６が存在しない場合にはレーザー光は不純物のドープされていないチャネル形成領域として機能する領域まで到達し、その部分を結晶化させる。窒化珪素膜が存在する場合には、それによって光が多く吸収され結晶化はおこらず、最初の状態が保たれる。
【００３４】
チャネル領域がレーザー光によって結晶化することは、移動度が増大するという点からは好ましいことのように思えるが、現在のレーザー技術では、レーザーのショットのエネルギーのばらつきによって、結晶化の程度のばらつきが極めて大きく、移動度がまちまちのＴＦＴが形成されてしまう。
【００３５】
一定の移動度のＴＦＴだけが要求される場合には何ら問題はないが、移動度として一定の下限値を満足させ、さらにオフ電流も一定の上限値を満足させるとなると条件は極めて厳しくなる。なぜならば、移動度の大きなＴＦＴでは、一般的にオフ電流も大きくなるからである。例えば、液晶表示パネルのアクティブマトリクス回路においては、移動度だけでなく、オフ電流も重要なファクターであるので、粒のそろったＴＦＴが要求される。したがって、そのような場合には、むしろ移動度は低くてもオフ電流の低いアモルファスシリコンあるいはそれに近い材料でできたＴＦＴが望まれる。したがって、本発明においても、そのような目的の場合にはレーザー光が誤ってチャネル形成領域に入らないようにしなければならない。
【００３６】
このドーピング工程はレーザードーピングによっておこなってもよい。レーザードーピングとは、不純物を含有する雰囲気中に試料を置き、そこにレーザー光もしくはそれと同等な強光を照射することによって、試料表面を加熱、活性化せしめ、さらに不純物ガスを分解して、試料表面に拡散させる方法である。不純物ガスとしては、Ｎ型を付与する場合にはＰＨ3 （フォスフィン）が、Ｐ型を付与する場合にはＢ2 Ｈ6 （ジボラン）が一般によく使用される。
【００３７】
本発明人等の知見によると、レーザー照射時には、試料を２５０〜５００℃程度に加熱しておくと不純物の拡散が試料内部にまで進行し、不純物濃度も十分大きくすることができた。チャネル形成領域をアモルファスシリコンに保つためにはあまり高温の状態に試料を置くことは望ましくなく、また、ガラス基板にも制約が加わることから２５０〜３５０℃程度の加熱にとどめることが望ましい。また、レーザードーピングをおこなう場合には、フォトレジストのマスク１０７は必ずしも必要でない。イオン注入のようなドーピング法では、注入される高エネルギーイオンが誤ってチャネル形成領域に入らないように、イオンエネルギーを十分に減衰させられるだけの十分な厚さのフォトレジスト等のマスクが必要なのであるが、レーザードーピングは一種の熱拡散法であるので、窒化珪素マスク１０６のような熱的な拡散に対して十分なマスク作用を有する材料のマスクだけで十分である。レーザードーピング技術の詳細については、本発明人等の発明である特願平３−２８３９８１に記述されている。
【００３８】
このようにドーピングをおこなった後、窒化珪素膜１０６とフォトレジスト（大抵の場合、レーザー光の照射によって蒸発してしまう）１０７を除去し、公知の方法によって、配線１１０やＩＴＯの画素電極１１１を、マスク▲４▼および▲５▼によって形成する。以上の工程によって必要なマスクは合計５枚であるが、従来のようにセルフアライン方式を駆使することによって４枚まで低減できる。すなわち、ゲイト電極の形成に１枚、半導体領域の形成に１枚、画素電極と配線の形成に計２枚を必要とする。窒化珪素膜１０６等のパターニングにはゲイト電極をマスクとする裏面露光をおこなって対処する。
【００３９】
図１（Ｄ）から明らかなように、本発明によるＴＦＴは、従来のＴＦＴに比べて凹凸が小さい。これは、凹凸の主な原因がゲイト電極部の凹凸だけだからである。半導体領域１０５の厚さは極めて薄く、従来のＴＦＴと同様に１０〜１００ｎｍであるので、大した寄与をしない。また、画素電極１１１はゲイト電極１０２及び酸化膜１０３と重ならないことも、図１（Ｄ）から明らかである。
【００４０】
このように半導体領域、すなわちソース／ドレインが薄くても良いのは、該領域の不純物濃度が十分大きく、かつその結晶性が良好だからであり、つまるところレーザーアニールあるいはレーザードーピングによって本発明の特徴がもたらされたのである。また、本発明では、従来のようにエッチングストッパーは存在せず、また、本発明で使用されるマスク材も、ＴＦＴ完成後は残存することは必要とされないので、ＴＦＴの凹凸は著しく減少する。
【００４１】
本発明によって、従来のアモルファスシリコンＴＦＴで主として作製されたＮチャネルＴＦＴ（ＮＴＦＴ）以外に、従来の技術では困難であった実用的なＰチャネルＴＦＴ（ＰＴＦＴ）も作製できるようになった。すなわち、従来はチャネル領域のアモルファスシリコン中のホールの移動度が電子の移動度に比べて小さいのに加えて、ソース／ドレインの十分に抵抗の低いＰ型シリコンが得られなかったためにＰＴＦＴは現実的ではなかったのであるが、本発明によって、Ｐ型シリコンの抵抗をＮ型シリコンに匹敵するだけ低くすることが可能となったために、実際に素子として機能するＰＴＦＴが作製できるようになったのである。
【００４２】
したがって、相補型ＭＯＳ回路（ＣＭＯＳ回路）をアモルファスシリコンＴＦＴあるいは低温作製ＴＦＴによって構成することが可能となった。従来、ＴＦＴを使用したＣＭＯＳ回路は、１０００℃以上の温度で石英基板上に形成される高温作製ＴＦＴか、６００℃程度の温度で無アルカリガラス基板上に形成される中温作製ＴＦＴに限られていた。最高プロセス温度が３５０℃程度のＴＦＴによって構成されたＣＭＯＳ回路は従来、不可能と思われていた。
【００４３】
図３にはその例を示す。図１に示した方法と同じように、基板３０１上にＮＴＦＴのゲイト電極３０２とＰＴＦＴのゲイト電極３０３とを第１のマスクによって形成し、その後、必要によってはゲイト電極の表面を陽極酸化法によって酸化して、ゲイト絶縁膜３０４を形成する。さらに、第２のマスクを使用してＮＴＦＴの半導体領域３０５とＰＴＦＴの半導体領域３０６とを形成する。
【００４４】
半導体領域は結晶性の良好なものほど、ＰＴＦＴの移動度が大きなものが得られる。ＣＭＯＳとして機能させるには、ＮＴＦＴの移動度とＰＴＦＴの移動度があまりに違いすぎてはよくない。移動度の大きなＰＴＦＴを得るためには、被膜の作製温度を高くすると良いが、基板の制約等の条件からむやみに成膜温度は上げられない。しかし、基板温度３５０℃程度でもジシランやトリシランのようなポリシランを用いて被膜を形成すると、見掛けの上ではアモルファスではあるが、移動度がＮＴＦＴの数分の１程度のものが得られる。また、プラズマＣＶＤ法で被膜を形成したのち、水素雰囲気で３００〜３５０℃程度で２４時間以上のアニールをおこなってもよい。
【００４５】
その後、窒化珪素のマスク３０７と３０８とを、第３のマスクを使用してパターニングする。もちろん、先に示したようにゲイト電極をマスクとする裏面露光法によって、セルフアライン的に、この窒化珪素マスクを形成してもよい。その場合には第３のマスクは不要である。このようにして得られた素子の断面図を図３（Ａ）に示す。
【００４６】
その後、まず、ＰＴＦＴの領域に第４のマスクを使用してフォトレジストのマスク３０９を形成し、図３（Ｂ）に示すように、フォスヒンＰＨ3 の雰囲気中でレーザーを照射する。こうしてＮＴＦＴ（左側）の不純物領域３１０を形成する。さらに、今度はＮＴＦＴの領域に第５のマスクを使用してフォトレジストのマスク３１１を形成し、図３（Ｃ）に示すように、ジボランＢ2 Ｈ6 の雰囲気中でレーザーを照射し、ＰＴＦＴ（右側）の不純物領域３１２を形成する。いずれのレーザードーピングの工程においても、窒化珪素マスクによってレーザー光が吸収されるので、チャネル形成領域３１３、３１４は結晶化しない。
【００４７】
その後、図３（Ｃ）に示すように、公知の金属配線技術（第６のマスクを使用）によって、金属配線（アルミニウム等）３１５、３１６、３１７を形成すればＮＴＦＴ３１８とＰＴＦＴ３１９からなるＣＭＯＳ回路が形成される。
【００４８】
上記のプロセスにおいては６枚のマスクを使用するが、窒化珪素マスク３０７、３０８を作製する際に裏面露光技術を用いれば、１枚のマスクが削減される。また、レーザードーピングの工程は、公知のイオン注入法やイオンドーピング法によってもおこなうことができる。また、不純物領域の形成に際し、特に不純物濃度の微妙な制御が可能なイオン注入法やイオンドーピング法によってもおこなう場合には、ＮＴＦＴの不純物領域とＰＴＦＴの不純物領域を分けて作製するのではなく、最初にいずれかの導電型の不純物領域を全てのＴＦＴに於いて形成し、その後、特定のＴＦＴだけに逆の導電型とすることも可能である。その場合には、さらにマスクが１枚削減される。しかしながら、この方法は、不純物濃度の制御が難しいレーザードーピングでは難しい。
【００４９】
レーザードーピングにて、このような方法をおこなおうとすれば、最初に基板温度を若干低めに設定して、全ＴＦＴに対して、ある導電型の不純物領域を形成し、次に、基板温度を上げて、特定のＴＦＴだけに逆の導電型のドーピングをおこなうことによって対応できる。なぜなら、基板温度が高くなるほど、ドーピングされる不純物濃度が大きくなるからである。
【００５０】
本発明では、特にレーザードーピングに関しては、図４に示すような方法も可能である。この方法では裏面からレーザー光を照射することによって、ゲイト電極部をマスクとして、セルフアライン的にドーピングをおこなうものである。
【００５１】
まず、図１の場合と同様に、レーザー光を透過する基板４０１上にマスク▲１▼を使用して、ゲイト電極４０２を形成する。必要に応じてその酸化物４０３を形成し、さらにゲイト絶縁膜４０４を形成する。そして、マスク▲２▼を用いて、半導体領域４０５をパターニングする。（図４（Ａ）、（Ｂ））
【００５２】
次いで、基板の裏面からレーザー光を照射する。このとき、レーザー光は図４（Ｃ）に示すように基板中では平行に進行するが、ゲイト電極部は凹凸があるため、レーザー光は屈折し、また、ゲイト電極等で回折し、平行度が損なわれる。加えて、このような凹凸部では、レーザーの透過する部分（酸化物層４０３やゲイト絶縁膜４０４）においてはレーザー光が他の部分に比べて多く吸収される。その結果、単にゲイト電極によってマスクされるだけでなく、上記のような複雑な現象によって、ゲイト電極部の上方のと凸部ではレーザー光の強度は著しく低下し、もはやレーザードーピングがおこなわれることはない。したがって、初期の状態が保たれ、チャネル形成領域４０６となる。
【００５３】
一方、その他の部分ではレーザードーピングがおこなわれ，不純物領域４０７が形成される。その後、マスク▲３▼、▲４▼によって金属配線４０９と画素電極４１０等を形成すればよい。
【００５４】
この方法は、他の方法に比べて、工程が極めて簡単である。すなわち、マスク数は、図１の方法で裏面露光のセルフアラインプロセスを採用した場合と同じく４枚である。また、図１の方法と違い、マスク（例えば図１の１０６）を形成する露光工程が１つ減る。当然のことながら、マスクに用いる窒化珪素膜等を形成する工程は不要である。また、これが本方法の最大の特徴であるのだが、ソース／ドレインとゲイト電極の重なりが少なく、寄生容量を抑えることができる。また、画素電極４１０はゲイト電極４０２及び酸化物４０３と重ならないことが、図４（Ｄ）から明らかである。
【００５５】
しかしながら、本方法では基板にレーザー光に対して透明なものを使用しなければならない。コーニング７０５９ガラス基板は、理想的な無アルカリガラスであるが、紫外線の透明度がよくないので、エキシマーレーザーによってレーザードーピングをおこなうには不適当である。あえて、コーニング７０５９ガラスを使用せんとすれば、レーザーの波長を長いもの（例えばアルゴンイオンレーザーやＮｄ：ＹＡＧレーザー等）にする必要がある。さらには、エキシマーレーザー光を非線型光学効果によって、波長を２倍あるいはそれ以上の長さとすることも可能である。
【００５６】
【実施例】
〔実施例１〕 本実施例は図５に示す作製工程にしたがって形成された。作製工程断面図は図１に対応する。ただし、図１の金属配線・電極１１０形成工程までで、ＩＴＯ画素電極１１１形成の工程は含まれない。ゲイト電極はタンタルであり、ゲイト電極の表面には、工程５において厚さ約２００ｎｍの陽極酸化膜を形成して絶縁性を向上せしめた。不純物のドーピング手段には、イオンドーピング法を用いた。本工程で使用されているマスクの枚数は４枚である。全工程は２６工程からなる。
【００５７】
図５〜図１０において、『スパッタ』はスパッタリング成膜法、『ＰＣＶＤ』はプラズマＣＶＤ法、『ＲＩＥ』は反応性イオンエッチング法を意味する。また、これらの手法の後に：に続いて書かれているのは、膜厚、使用ガス等である。
【００５８】
本実施例に対応する従来の作製工程は断面図は図２に、工程図は図９に示されるが、ここでは、使用されるマスクの枚数は６枚であり、全工程は２９工程からなる。
【００５９】
以下、工程図にしたがって、本実施例を詳細に説明する。基板としてはコーニング７０５９ガラス（図１の１０１）を使用した。これを洗浄し（工程１）、その上にスパッタ法でタンタル膜を厚さ２００ｎｍ形成した（工程２）。そして、これをマスク▲１▼でパターニングし（工程３）、混酸（５％の硝酸を含む燐酸）でエッチングした（工程４）。その後、タンタルゲイト電極（図１の１０２）に通電して陽極酸化をおこない、最大で２５０Ｖまで電圧を上げて、陽極酸化膜（図１の１０３）を厚さ２００ｎｍ形成した（工程５）。陽極酸化の手法については、特願平３−２３７１００もしくは同３−２３８７１３に記述されているので、ここでは詳述しない。
【００６０】
その後、レジストを除去し（工程６）、ゲイト絶縁膜である窒化珪素膜（図１の１０４）をプラズマＣＶＤ法によって厚さ２００ｎｍ形成した（工程７）。このときの基板温度は３００℃とした。そして、基板洗浄（工程８）後、プラズマＣＶＤ法によって厚さ３０ｎｍのアモルファスシリコン膜を形成した（工程９）このときの基板温度は３００℃とした。
【００６１】
そして、マスク▲２▼によって、半導体領域のパターニングをおこない（工程１０）、アモルファスシリコン膜をＣＦ4 を反応ガスとする反応性イオンエッチング法によってエッチングして（工程１１）、半導体領域（図１の１０５）を形成した。残ったレジストは除去し（工程１２）、基板を洗浄した（工程１３）。
【００６２】
その後、厚さ２００ｎｍの窒化珪素膜をプラズマＣＶＤ法によって形成した（工程１４）。このときの基板温度は３００℃とした。そして、マスク▲３▼によって、窒化珪素マスクのパターニングをおこない（工程１５）、窒化珪素膜をバッファー弗酸でエッチングして（工程１６）、窒化珪素マスク（図１の１０６）を形成した。窒化珪素マスクの上には厚さ約５００ｎｍのレジスト（図１の１０７）が残った。
【００６３】
ついで、イオンドーピング法によって、１×１０14ｃｍ-2のドーズ量のリンイオンを１０ｋｅＶの加速エネルギーで打ち込み（工程１７）、不純物領域（図１の１０８）を形成した。その後、基板を洗浄し（工程１８）、残存したレジストを除去した（工程１９）。
【００６４】
その後、ＸｅＣｌエキシマーレーザーによってレーザーアニールをおこない（工程２０）、窒化珪素マスク（図１の１０６）をバッファー弗酸でエッチングして除去した（工程２１）。その後、基板を洗浄した（工程２２）。
【００６５】
そして、アルミニウム被膜をスパッタ法によって、厚さ４００ｎｍ形成し（工程２３）、アルミニウム配線をマスク▲４▼によってパターニングし（工程２４）、さらに混酸によってアルミニウム被膜をエッチングして（工程２５）、アルミニウム配線（図１の１１０）を形成した。残存したレジストは除去した（工程２６）。以上の工程を経てＮＴＦＴが作製された。
【００６６】
〔実施例２〕 本実施例は図６に示す作製工程にしたがって形成された。作製工程断面図は裏面露光技術を用いる点を除けば図１に対応する。ただし、図６に示されているのは、実施例１と同様、図１の金属配線・電極１１０形成工程までの工程である。ゲイト電極はアルミニウムであり、ゲイト電極の表面には、工程５において厚さ約２００ｎｍの陽極酸化膜を形成して絶縁性を向上せしめた。窒化珪素マスクの形成には裏面露光技術を用いた。不純物のドーピング手段には、イオンドーピング法を用いた。本工程で使用されているマスクの枚数は、裏面露光技術によって、１枚削減され、３枚である。全工程は２６工程からなる。
【００６７】
本実施例に対応する従来の作製工程は図１０に示されるが、ここでは、使用されるマスクの枚数は３枚であり、全工程は２３工程からなる。
【００６８】
以下、工程図にしたがって、本実施例を詳細に説明する。基板としてはコーニング７０５９ガラス（図１の１０１）を使用した。これを洗浄し（工程１）、その上にスパッタ法でアルミニウム膜を厚さ４００ｎｍ形成した（工程２）。そして、これをマスク▲１▼でパターニングし（工程３）、混酸（５％の硝酸を含む燐酸）でエッチングした（工程４）。その後、アルミニウムゲイト電極（図１の１０２）に通電して陽極酸化をおこない、最大で２５０Ｖまで電圧を上げて、陽極酸化膜（図１の１０３）を厚さ２００ｎｍ形成した（工程５）。
【００６９】
その後、レジストを除去し（工程６）、ゲイト絶縁膜である窒化珪素膜（図１の１０４）をプラズマＣＶＤ法によって厚さ２００ｎｍ形成した（工程７）。このときの基板温度は３００℃とした。そして、基板洗浄（工程８）後、プラズマＣＶＤ法によって厚さ３０ｎｍのアモルファスシリコン膜を形成した（工程９）このときの基板温度は３００℃とした。
【００７０】
そして、マスク▲２▼によって、半導体領域のパターニングをおこない（工程１０）、アモルファスシリコン膜をＣＦ4 を反応ガスとする反応性イオンエッチング法によってエッチングして（工程１１）、半導体領域（図１の１０５）を形成した。残ったレジストは除去し（工程１２）、基板を洗浄した（工程１３）。
【００７１】
その後、厚さ２００ｎｍの窒化珪素膜をプラズマＣＶＤ法によって形成した（工程１４）。このときの基板温度は３００℃とした。そして、レジストを塗布した状態で基板の裏面から露光し、ゲイト電極をマスクとしてセルフアライン的に窒化珪素マスクのパターニングをおこない（工程１５）、窒化珪素膜をバッファー弗酸でエッチングして（工程１６）、窒化珪素マスク（図１の１０６）を形成した。窒化珪素マスクの上には厚さ約５００ｎｍのレジスト（図１の１０７）が残った。
【００７２】
ついで、イオンドーピング法によって、１×１０14ｃｍ-2のドーズ量のリンイオンを１０ｋｅＶの加速エネルギーで打ち込み（工程１７）、不純物領域（図１の１０８）を形成した。その後、基板を洗浄し（工程１８）、残存したレジストを除去した（工程１９）。
【００７３】
その後、ＸｅＣｌエキシマーレーザーによってレーザーアニールをおこない（工程２０）、窒化珪素マスク（図１の１０６）をバッファー弗酸でエッチングして除去した（工程２１）。その後、基板を洗浄した（工程２２）。
【００７４】
そして、アルミニウム被膜をスパッタ法によって、厚さ４００ｎｍ形成し（工程２３）、アルミニウム配線をマスク▲４▼によってパターニングし（工程２４）、さらに混酸によってアルミニウム被膜をエッチングして（工程２５）、アルミニウム配線（図１の１１０）を形成した。残存したレジストは除去した（工程２６）。以上の工程を経てＮＴＦＴが作製された。
【００７５】
〔実施例３〕 本実施例は図７に示す作製工程にしたがって形成された。作製工程断面図は図４に対応する。ただし、図７に示されているのは、図４の金属配線・電極４０９形成工程までの工程である。ゲイト電極はアルミニウムであり、ゲイト電極の表面には、工程５において厚さ約２００ｎｍの陽極酸化膜を形成して絶縁性を向上せしめた。不純物のドーピング手段には、裏面からのレーザー光照射によるレーザードーピング技術を用いた。本工程で使用されているマスクの枚数は３枚である。全工程は１９工程からなる。
【００７６】
以下、工程図にしたがって、本実施例を詳細に説明する。基板としてはコーニング７０５９ガラス（図４の４０１）を使用した。これを洗浄し（工程１）、その上にスパッタ法でアルミニウム膜を厚さ４００ｎｍ形成した（工程２）。そして、これをマスク▲１▼でパターニングし（工程３）、混酸（５％の硝酸を含む燐酸）でエッチングした（工程４）。その後、アルミニウムゲイト電極（図４の４０２）に通電して陽極酸化をおこない、最大で２５０Ｖまで電圧を上げて、陽極酸化膜（図４の４０３）を厚さ２００ｎｍ形成した（工程５）。
【００７７】
その後、レジストを除去し（工程６）、ゲイト絶縁膜である窒化珪素膜（図４の４０４）をプラズマＣＶＤ法によって厚さ２００ｎｍ形成した（工程７）。このときの基板温度は３００℃とした。そして、基板洗浄（工程８）後、プラズマＣＶＤ法によって厚さ３０ｎｍのアモルファスシリコン膜を形成した（工程９）このときの基板温度は３００℃とした。
【００７８】
そして、マスク▲２▼によって、半導体領域のパターニングをおこない（工程１０）、アモルファスシリコン膜をＣＦ4 を反応ガスとする反応性イオンエッチング法によってエッチングして（工程１１）、半導体領域（図４の４０５）を形成した。残ったレジストは除去し（工程１２）、基板を洗浄した（工程１３）。
【００７９】
その後、フォスヒン雰囲気中でＸｅＣｌエキシマーレーザー光を基板の裏面から露光し、ゲイト電極をマスクとしてセルフアライン的に半導体領域のレーザードーピングをおこなった（工程１４）。ＸｅＣｌエキシマーレーザーは、波長が３０８ｎｍであるので、コーニング７０５９でも透過することが出来た。レーザードーピング中の基板温度は３００℃としたその後、基板を洗浄した（工程１５）。
【００８０】
そして、アルミニウム被膜をスパッタ法によって、厚さ４００ｎｍ形成し（工程１６）、アルミニウム配線をマスク▲４▼によってパターニングし（工程１７）、さらに混酸によってアルミニウム被膜をエッチングして（工程１８）、アルミニウム配線（図４の４０９）を形成した。残存したレジストは除去した（工程１９）。以上の工程を経てＮＴＦＴが作製された。
【００８１】
〔実施例４〕 本実施例はＣＭＯＳ回路形成のためのもので、図８に示す作製工程にしたがって形成された。作製工程断面図は図３に対応する。ゲイト電極はアルミニウムであり、ゲイト電極の表面には、工程５において厚さ約２００ｎｍの陽極酸化膜を形成して絶縁性を向上せしめた。不純物のドーピング手段には、レーザードーピング技術を用いた。ドーピングに際しては、同じ基板上にＮＴＦＴの領域とＰＴＦＴの領域を別々に形成した。本工程で使用されているマスクの枚数は６枚である。全工程は３２工程からなる。
【００８２】
以下、工程図にしたがって、本実施例を詳細に説明する。基板としてはコーニング７０５９ガラス（図３の３０１）を使用した。これを洗浄し（工程１）、その上にスパッタ法でアルミニウム膜を厚さ４００ｎｍ形成した（工程２）。そして、これをマスク▲１▼でパターニングし（工程３）、混酸（５％の硝酸を含む燐酸）でエッチングした（工程４）。その後、アルミニウムゲイト電極（図３の３０２および３０３）に通電して陽極酸化をおこない、最大で２５０Ｖまで電圧を上げて、陽極酸化膜を厚さ２００ｎｍ形成した（工程５）。陽極酸化の手法についてはここでは詳述しない。
【００８３】
その後、レジストを除去し（工程６）、ゲイト絶縁膜である窒化珪素膜（図３の３０４）をプラズマＣＶＤ法によって厚さ２００ｎｍ形成した（工程７）。このときの基板温度は３００℃とした。そして、基板洗浄（工程８）後、プラズマＣＶＤ法によって厚さ３０ｎｍのアモルファスシリコン膜を形成した（工程９）このときの基板温度は２５０℃とした。
【００８４】
そして、マスク▲２▼によって、半導体領域のパターニングをおこない（工程１０）、アモルファスシリコン膜をＣＦ4 を反応ガスとする反応性イオンエッチング法によってエッチングして（工程１１）、半導体領域（図３の３０５および３０６）を形成した。残ったレジストは除去し（工程１２）、基板を洗浄した（工程１３）。
【００８５】
その後、厚さ２００ｎｍの窒化珪素膜をプラズマＣＶＤ法によって形成した（工程１４）。このときの基板温度は３００℃とした。そして、マスク▲３▼を使用して窒化珪素マスクのパターニングをおこない（工程１５）、窒化珪素膜をバッファー弗酸でエッチングして（工程１６）、窒化珪素マスク（図３の３０７および３０８）を形成した。窒化珪素マスクの上のレジストは除去した（工程１７）。
【００８６】
ついで、基板洗浄後（工程１８）、マスク▲４▼を用いてＮＴＦＴのパターンを形成した（工程１９）。このとき、ＰＴＦＴはレジスト（図３の３０９）によって覆われている。この状態でフォスヒン雰囲気においてレーザードーピング法によってリンのドーピングをおこなった（工程２０）。こうして、Ｎ型の不純物領域（図３の３１０）を形成した。レーザードーピング終了後、残存したレジスト（図３の３０９）を除去し（工程２１）、基板洗浄した（工程２２）。
【００８７】
同様に、マスク▲５▼を用いてＰＴＦＴのパターンを形成した（工程２３）。このとき、ＮＴＦＴはレジスト（図３の３１１）によって覆われている。この状態でジボラン雰囲気においてレーザードーピング法によってホウソのドーピングをおこなった（工程２４）。こうして、Ｐ型の不純物領域（図３の３１２）を形成した。レーザードーピング終了後、残存したレジスト（図３の３１１）を除去し（工程２５）、基板洗浄した（工程２６）。さらに、、窒化珪素マスク（図３の３０７および３０８）をバッファー弗酸でエッチングして除去した（工程２７）。その後、基板を洗浄した（工程２８）。
【００８８】
そして、アルミニウム被膜をスパッタ法によって、厚さ４００ｎｍ形成し（工程２９）、アルミニウム配線をマスク▲６▼によってパターニングし（工程３０）、さらに混酸によってアルミニウム被膜をエッチングして（工程３１）、アルミニウム配線（図３の３１５、３１６、３１７）を形成した。残存したレジストは除去した（工程３２）。以上の工程を経てＮＴＦＴが作製された。
【００８９】
【発明の効果】
本発明による効果は以上の記述から明らかなように、工程の簡略化に特徴がある。のみならず、ソース、ドレイン領域のシート抵抗が小さいために品質のよい（例えば、高速性に優れることやしきい値電圧が小さいこと等）ＴＦＴを提供できることである。このように本発明は産業上有益である。
【図面の簡単な説明】
【図１】本発明によるＴＦＴの作製方法の断面図を示す。
【図２】従来のＴＦＴ作製方法の断面図を示す。
【図３】本発明によるＴＦＴの作製方法の断面図を示す。
【図４】本発明によるＴＦＴの作製方法の断面図を示す。
【図５】本発明によるＴＦＴの作製工程図を示す。
【図６】本発明によるＴＦＴの作製工程図を示す。
【図７】本発明によるＴＦＴの作製工程図を示す。
【図８】本発明によるＴＦＴの作製工程図を示す。
【図９】従来法によるＴＦＴの作製工程図を示す。
【図１０】従来法によるＴＦＴの作製工程図を示す。
【符号の説明】
１０１ 基板
１０２ ゲイト電極
１０３ ゲイト電極の表面酸化物
１０４ ゲイト絶縁膜
１０５ 半導体領域
１０６ 窒化珪素マスク
１０７ フォトレジストマスク
１０８ 不純物領域
１０９ チャネル形成領域
１１０ 金属配線
１１１ 画素電極（ＩＴＯ）
Claims (4)
- ガラス基板上に形成されたゲイト電極と、
前記ゲイト電極の表面に形成された該ゲイト電極の酸化物でなる酸化膜と、
前記酸化膜上および前記ガラス基板上に形成された窒化珪素から成るゲイト絶縁膜と、
前記ゲイト絶縁膜上に形成されたＮ型不純物を含むソース領域、Ｎ型不純物を含むドレイン領域、およびチャネル形成領域と、
前記ソース領域および前記ドレイン領域の一方並びに前記ゲイト絶縁膜上に形成された金属配線と、
前記ソース領域および前記ドレイン領域の他方並びに前記ゲイト絶縁膜上に形成されると共に、前記ゲイト電極及び前記酸化膜と重ならないように形成されたＩＴＯから成る画素電極とを有し、
前記チャネル形成領域はアモルファスであり、
前記金属配線は前記ソース領域および前記ドレイン領域の一方並びに前記ゲイト絶縁膜に接すると共に、前記画素電極は前記ソース領域および前記ドレイン領域の他方並びに前記ゲイト絶縁膜に接し且つ前記金属配線に接しないことを特徴とする逆スタガー型の薄膜トランジスタ。 - ガラス基板上に形成されたゲイト電極と、
前記ゲイト電極の表面に形成された陽極酸化膜と、
前記陽極酸化膜上および前記ガラス基板上に形成された窒化珪素から成るゲイト絶縁膜と、
前記ゲイト絶縁膜上に形成されたＮ型不純物を含むソース領域、Ｎ型不純物を含むドレイン領域、およびチャネル形成領域と、
前記ソース領域及び前記ドレイン領域の一方並びに前記ゲイト絶縁膜上に形成された金属配線と、
前記ソース領域及び前記ドレイン領域の他方並びに前記ゲイト絶縁膜上に形成されると共に、前記ゲイト電極及び前記陽極酸化膜と重ならないように形成されたＩＴＯから成る画素電極とを有し、
前記チャネル形成領域はアモルファスであり、
前記金属配線は前記ソース領域および前記ドレイン領域の一方並びに前記ゲイト絶縁膜に接すると共に、前記画素電極は前記ソース領域および前記ドレイン領域の他方並びに前記ゲイト絶縁膜に接し且つ前記金属配線に接しないことを特徴とする逆スタガー型の薄膜トランジスタ。 - ガラス基板上に形成されたゲイト電極と、
前記ゲイト電極の表面に形成された該ゲイト電極の酸化物でなる酸化膜と、
前記酸化膜上および前記ガラス基板上に形成された窒化珪素から成るゲイト絶縁膜と、
前記ゲイト絶縁膜上に形成されたＮ型不純物を含むソース領域、Ｎ型不純物を含むドレイン領域、およびチャネル形成領域と、
前記ソース領域及び前記ドレイン領域の一方並びに前記ゲイト絶縁膜上に形成された金属配線と、
前記ソース領域及び前記ドレイン領域の他方並びに前記ゲイト絶縁膜上に形成されると共に、前記ゲイト電極及び前記酸化膜と重ならないように形成されたＩＴＯから成る画素電極とを有し、
前記チャネル形成領域はアモルファスであり、
前記金属配線は前記ソース領域および前記ドレイン領域の一方並びに前記ゲイト絶縁膜に接すると共に、前記画素電極は前記ソース領域および前記ドレイン領域の他方並びに前記ゲイト絶縁膜に接し且つ前記金属配線に接しないことを特徴とする逆スタガー型の薄膜トランジスタを用いた液晶表示装置。 - ガラス基板上に形成されたゲイト電極と、
前記ゲイト電極の表面に形成された陽極酸化膜と、
前記陽極酸化膜上および前記ガラス基板上に形成された窒化珪素から成るゲイト絶縁膜と、
前記ゲイト絶縁膜上に形成されたＮ型不純物を含むソース領域、Ｎ型不純物を含むドレイン領域、およびチャネル形成領域と、
前記ソース領域及び前記ドレイン領域の一方並びに前記ゲイト絶縁膜上に形成された金属配線と、
前記ソース領域及び前記ドレイン領域の他方並びに前記ゲイト絶縁膜上に形成されると共に、前記ゲイト電極及び前記陽極酸化膜と重ならないように形成されたＩＴＯから成る画素電極とを有し、
前記チャネル形成領域はアモルファスであり、
前記金属配線は前記ソース領域および前記ドレイン領域の一方並びに前記ゲイト絶縁膜に接すると共に、前記画素電極は前記ソース領域および前記ドレイン領域の他方並びに前記ゲイト絶縁膜に接し且つ前記金属配線に接しないことを特徴とする逆スタガー型の薄膜トランジスタを用いた液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001353921A JP3676289B2 (ja) | 2001-11-20 | 2001-11-20 | 逆スタガー型の薄膜トランジスタ及びそれを用いた液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001353921A JP3676289B2 (ja) | 2001-11-20 | 2001-11-20 | 逆スタガー型の薄膜トランジスタ及びそれを用いた液晶表示装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11199693A Division JP2000036606A (ja) | 1999-07-14 | 1999-07-14 | 薄膜状絶縁ゲイト型半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002217207A JP2002217207A (ja) | 2002-08-02 |
| JP3676289B2 true JP3676289B2 (ja) | 2005-07-27 |
Family
ID=19165848
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001353921A Expired - Lifetime JP3676289B2 (ja) | 2001-11-20 | 2001-11-20 | 逆スタガー型の薄膜トランジスタ及びそれを用いた液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3676289B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103681481A (zh) * | 2012-09-14 | 2014-03-26 | 北京京东方光电科技有限公司 | 一种阵列基板及其制作方法、显示装置 |
-
2001
- 2001-11-20 JP JP2001353921A patent/JP3676289B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103681481A (zh) * | 2012-09-14 | 2014-03-26 | 北京京东方光电科技有限公司 | 一种阵列基板及其制作方法、显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002217207A (ja) | 2002-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3173854B2 (ja) | 薄膜状絶縁ゲイト型半導体装置の作製方法及び作成された半導体装置 | |
| KR0174029B1 (ko) | 절연게이트형 반도체장치 및 그의 제조방법 | |
| KR100260063B1 (ko) | 절연 게이트 박막 트랜지스터 제조 방법 | |
| JP3991883B2 (ja) | 薄膜トランジスタ基板の製造方法 | |
| JP3224215B2 (ja) | 薄膜状絶縁ゲイト型半導体装置の作製方法 | |
| JP3676289B2 (ja) | 逆スタガー型の薄膜トランジスタ及びそれを用いた液晶表示装置 | |
| JP3084252B2 (ja) | 逆スタガ型絶縁ゲイト型半導体装置の作製方法 | |
| JP2933121B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3273592B2 (ja) | 逆スタガ型絶縁ゲイト型半導体装置の作製方法 | |
| JP3225231B2 (ja) | 半導体集積回路の作製方法 | |
| JP3245146B2 (ja) | 液晶表示装置の作製方法 | |
| KR0155306B1 (ko) | 이중 게이트를 구비한 박막 트랜지스터 및 그 제조방법 | |
| JP2000036606A (ja) | 薄膜状絶縁ゲイト型半導体装置 | |
| JP4001838B2 (ja) | 絶縁ゲイト型半導体装置の作製方法 | |
| JP4056790B2 (ja) | 半導体装置の作製方法 | |
| KR100837883B1 (ko) | 박막 트랜지스터 형성 방법 | |
| JP3457278B2 (ja) | アクティブマトリクス装置およびそれを用いた電子装置 | |
| JP2739149B2 (ja) | 液晶表示装置 | |
| JP2004064056A (ja) | 半導体集積回路の作製方法 | |
| JP4112600B2 (ja) | 液晶表示装置の作製方法 | |
| JPH07131021A (ja) | 半導体装置およびその作製方法 | |
| JP2002176061A (ja) | 薄膜トランジスタ並びにこれを用いた液晶表示装置及びエレクトロルミネッセンス表示装置 | |
| JPH10275916A (ja) | 半導体装置の製造方法 | |
| JPH09237898A (ja) | 多結晶半導体ｔｆｔ、その製造方法、及びｔｆｔ基板 | |
| KR20060036005A (ko) | 액정 표시 장치용 박막 트랜지스터의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040316 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040427 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041207 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050112 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050224 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050419 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050427 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090513 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090513 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100513 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100513 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100513 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110513 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120513 Year of fee payment: 7 |
|
| EXPY | Cancellation because of completion of term |