JP4001838B2 - 絶縁ゲイト型半導体装置の作製方法 - Google Patents
絶縁ゲイト型半導体装置の作製方法 Download PDFInfo
- Publication number
- JP4001838B2 JP4001838B2 JP2003120642A JP2003120642A JP4001838B2 JP 4001838 B2 JP4001838 B2 JP 4001838B2 JP 2003120642 A JP2003120642 A JP 2003120642A JP 2003120642 A JP2003120642 A JP 2003120642A JP 4001838 B2 JP4001838 B2 JP 4001838B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- amorphous silicon
- gate electrode
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【発明の属する技術分野】
本発明はMIS(Metal-Insulator-Semiconductor;金属−絶縁体−半導体)型半導体装置、特にMISトランジスタに関する。特に、本発明は絶縁基板上に形成された薄膜上のMIS型半導体装置、薄膜トランジスタ(TFT)に関し、なかでも、チャネル形成領域が、ゲイト電極の上方に位置する、いわゆる逆スタガー型の構造を有するMIS型半導体装置に関するものである。本発明は、絶縁基板上に形成された半導体集積回路、例えば液晶表示装置に用いられるアクティブマトリクス型回路やイメージセンサーの駆動回路等に用いられる。
【0002】
【従来の技術】
近年、絶縁基板上に薄膜状のMIS型半導体装置を形成した装置をもちいることがある。例えば、アクティブマトリクス型液晶表示装置等である。現在、市販されているアクティブマトリクス型回路は、TFTを利用したものと、MIM等のダイオードを利用したものがある。特に前者は高品位な画像が得られるとして近年、さかんに製造されている。
【0003】
TFTを利用したアクティブマトリクス回路は、多結晶シリコン等の多結晶半導体を利用したTFTと、アモルファスシリコンのようなアモルファス半導体を利用したTFT(アモルファスシリコンTFT)が知られている。後者は作製プロセス上の問題から、大画面のものは作製が困難であり、大画面用には350℃以下のプロセス温度で作製できる後者が主として用いられる。
【0004】
図2には従来のアモルファスシリコンTFT(逆スタガー型)の作製工程を示す。基板201としては、コーニング7059等の耐熱性のある無アルカリガラスが使用される。アモルファスシリコンTFTのプロセスの最高温度は350℃程度であるので、この温度に耐えられるだけの材料が必要である。特に、液晶表示パネルとして使用する場合には、熱処理によって歪むことがないような耐熱性と高いガラス転移温度が必要である。コーニング7059の場合にはこのガラス転移温度が600℃弱なので条件を満たす。
【0005】
また、TFTの動作を安定にするためには、ナトリウムのような可動イオンが基板中に含まれていることは望ましくない。コーニング7059はアルカリ濃度が十分に低いので問題はないが、もし、基板中に多量のナトリウム等が含まれている場合には、基板中の可動イオンがTFTに侵入しないように、窒化珪素、酸化アルミニウム等のパッシベーション膜を形成する必要がある。
【0006】
まず、アルミニウムやタンタルのような導電性材料で被膜を形成し、マスク▲1▼でパターニングして、ゲイト電極202を形成する。特にゲイト電極・配線と上部の配線との短絡を防止するためには、このゲイト電極の表面に酸化膜203を形成しておけばよい。酸化膜の形成方法としては、陽極酸化法が主として用いられる。これはゲイト電極202に電解溶液中で正の電圧を印加して通電することによって、ゲイト電極表面が酸化して形成される。
【0007】
その後、ゲイト絶縁膜204が形成される。このゲイト絶縁膜としては、一般には窒化珪素が用いられるが、酸化珪素であってもよく、あるいは窒素と酸素が任意の比率で混じった珪化物であってもよい。また、単層の膜であってもよいし、多層の膜であってもよい。ゲイト絶縁膜として窒化珪素膜を使用する場合には、プラズマCVD法を使用した場合には、プロセス温度が350℃程度になり、本工程の最高温度となる。この状態を図2(A)に示す。
【0008】
さらに、アモルファスシリコン膜を形成する。プラズマCVD法を使用する場合であれば、基板温度は250〜300℃が必要とされる。この膜の厚さは薄い方が望ましく、通常は10〜100nm、好ましくは10〜30nmとされる。そして、マスク▲2▼でパターニングして、アモルファスシリコン領域205を形成する。このアモルファスシリコン領域は後に、TFTのチャネル形成領域となる。ここまでの状態を図2(B)に示す。
【0009】
さらに、全体に窒化珪素膜を形成して、これをマスク▲3▼でパターニングし、エッチングストッパー206とする。このエッチングストッパーは後の工程で、誤って、チャネル形成領域のアモルファスシリコン領域205をエッチングしないように設けられるのである。なぜなら前述のようにアモルファスシリコン領域205は10〜100nmという薄さであるからである。また、エッチングストッパーの下部のアモルファスシリコン領域はチャネル形成領域として機能するので、エッチングストッパーはできるだけゲイト電極に重なるように設計される。しかし、通常のマスク合わせでは多少のずれが生じるので、ゲイト電極に十分に重なるように(すなわち、ゲイト電極よりも小さくなるように)パターニングされる。
【0010】
その後、N型もしくはP型の導電型のシリコンの被膜を形成する。通常のアモルファスシリコンTFTはNチャネル型とされる。このシリコンの被膜はアモルファスシリコンではあまりにも導電率が低いので、微結晶状態のシリコン膜とする。N型の微結晶シリコン膜はプラズマCVD法で350℃以下の温度で作製することができる。しかし、それでも抵抗が十分に低くないので、200nm以上の厚さとする必要があった。また、P型の微結晶シリコン膜は著しく抵抗が大きいので用いることができず、したがって、Pチャネル型TFTをアモルファスシリコンで作製することは困難であった。
【0011】
このようにして形成されたシリコン膜をマスク▲4▼でパターニングし、N型微結晶シリコン領域207が形成される。ここまでの状態を図2(C)に示す。
図2(C)の状態では、(N型の)微結晶シリコン膜が、エッチングストッパー上で接合しているので、TFTは機能しない。したがって、これを分断する必要がある。そこで、マスク▲5▼を用いて、これを分断し、溝208を形成する。もし、エッチングストッパーがなければ、誤って下地のアモルファスシリコン領域205までをもエッチングしてしまう恐れがある。。なぜなら微結晶シリコン領域207の厚さは、その下のアモルファスシリコン領域の数倍から10数倍、あるいはそれ以上も厚いからである。
【0012】
その後、公知の方法によって、配線209や画素電極210が、マスク▲6▼、▲7▼を用いて作製される。この状態を図2(D)に示す。
以上の方法では、マスクの枚数が7枚という多量であるので、歩留りの低下が懸念される。そこで、以下に示すようにマスク枚数を減らす方法も提案されている。まず、基板上に第1のマスクを使用して、ゲイト電極部をパターニングする。その後、ゲイト絶縁膜を形成し、さらに、アモルファスシリコン膜と窒化珪素膜(後にエッチングストッパーとなる)を連続的に形成する。そして、裏面から露光して、ゲイト電極部をマスクとして窒化珪素膜のみを自己整合的にエッチングしてエッチングストッパーを形成する。そして、その上に微結晶シリコン膜を形成し、第2のマスクを用いて、チャネル上方の溝(図2の208に対応)を含むTFTの領域を形成する。その後、第3、第4のマスクを用いて、配線や電極を形成する。最終的には図2(D)で示されるものと同等なものが得られる。このように、セルフアライン工程を駆使することにより、マスク数を3枚減らすことができる。
【0013】
【発明が解決しようとする課題】
さて、このようにして形成されたTFTは、図からわかるように、非常に凹凸の激しいものとなる。これは主に、ゲイト電極部(ゲイト電極の酸化物203を含む)、エッチングストッパーと微結晶シリコン領域に起因するものであり、ゲイト電極部の厚さを300nm、エッチングストッパーの厚さを200nm、微結晶シリコン領域206の厚さを300nmとすれば、基板上には800nmもの凹凸が生じることとなる。
【0014】
例えば、液晶表示パネルのアクティブマトリクス回路として使用する場合には、セルの厚さは5〜6μmの厚さで、0.1μm以下の精度で制御されている。このような条件で、1μmもの凹凸があればセルの厚さの均一性に著しい欠陥を与えることとなる。
【0015】
しかし、TFTの凹凸の原因として挙げられるこれらの要因は、いずれも簡単に低減できるものではない。例えば、微結晶シリコン膜を薄くするとソース、ドレインの抵抗が高くなり、特性が低下する。
また、エッチングストッパーが薄いと、微結晶シリコン領域をエッチングしている間に誤ってその下のアモルファスシリコン領域までエッチングする可能性があり、歩留りが低下する。
【0016】
本発明はこのような従来の問題点に鑑みてなされたものであり、本発明の目的の一つは、プロセスの簡略化である。例えば、マスクの枚数を従来の方法よりも減らすことによって歩留りを向上せしめる。あるいは、成膜工程を減らすことによってスループットを向上させ、コストを低減させることを目的とする。
【0017】
本発明の他の目的はTFTをより平坦にすることである。このことによって、液晶表示パネルに使用する場合の問題を解決することができるばかりか、他の応用においても平坦化は重要な技術課題であり、従来のTFTでは応用が困難であったものにも応用することが可能となる。
【0018】
また、TFT特性の向上も本発明の目的である。図2に示されるTFTでは、ソース/ドレインのシート抵抗が高く、TFTの諸特性に悪影響を与える。しかも、ソース/ドレインとチャネル形成領域は異なった膜によって形成されているため、その間の接合の状態はすこぶる悪い。しかも、チャネル形成領域の成膜後に連続的にソース/ドレインが形成されることは不可能である。理想的には、半導体集積回路のMOSトランジスタのようにソース/ドレインとチャネル形成領域を同一面内の同一膜によって構成し、これらの領域の間の接合を改善することが特性改善に必要である。
【0019】
【問題を解決するための手段】
上記の諸問題点を解決するために、本発明はエッチングストッパーを使用しない全く新しいTFT作製方法およびその方法によって作製されたTFTを提案する。すなわち、微結晶シリコン領域(ソース/ドレイン)の抵抗を十分に低下させ、その厚さを薄くする。さらには、本発明では、従来のようにチャネル形成領域となるアモルファスシリコン領域(膜)の形成と、ソース/ドレイン領域となる微結晶シリコン領域(膜)の形成というような2段階のプロセスを経ずして、1枚のシリコン膜を形成し、これをある部分はソース/ドレイン領域に、他の部分はチャネル形成領域に作り分けるという構成を有する。
【0020】
スループットの向上に際しては、成膜工程を少なくすることが最重要課題である。成膜工程は成膜に時間を要するだけでなく、チャンバー内のクリーニングにも同程度の時間を要し、極めて清浄な環境を要求される現代の半導体プロセスにおいては、チャンバーの掃除の合間に成膜をおこなうというのが実情である。したがって、厚い被膜を形成するよりも薄い被膜を形成すること、多層の被膜を形成するより単層の被膜を形成することが、スループットを上げるうえで必要である。その意味で、成膜工程を削減することは望ましい。
【0021】
本発明の1つの技術思想に基づいたTFTは以下のような構成を有する。まず、逆スタガー型のTFTである。ゲイト電極を覆ってゲイト絶縁膜が形成され、さらに、半導体膜が形成されているが、そのゲイト電極の上方の部分はチャネル形成領域として機能するように実質的に真性である。その他の部分はN型もしくはP型であり、ソース/ドレインとして機能する。また、チャネル形成領域として機能する部分は、アモルファス、セミアモルファス、微結晶、多結晶、あるいはそれらの中間状態のいずれをも取りうる。オフ電流を抑えたい場合にはアモルファスが望ましい。一方、ソース/ドレインとして機能する領域は十分に抵抗の小さな結晶性シリコンである。しかも、本発明では、この領域は可視光または近赤外光、すなわち、波長が4〜0.5μmの強光を短時間、照射することによって、半導体に秩序性、結晶性が付与されることを特徴とする。
【0022】
このような構成では、半導体膜の成膜は1層だけでよく、量産性が向上する。さらに、従来のような厚い微結晶シリコンが形成されないのでTFTの凹凸を減らすことができる。もちろん、本発明は、チャネル形成領域とソース/ドレイン等の不純物領域をただの1層の半導体膜で形成することのみを要求するのではなく、コストと特性を考慮して、素子の特性をより向上させるために多層としてもよいことは言うまでもない。ただし、その場合も、ソース/ドレインとチャネル形成領域は実質的に同一面内(層内)に存在することが必要である。
【0023】
さらに本発明の技術思想に基づいた他のTFTはチャネル形成領域の上部にエッチングストッパーを有しないことを特徴とする。エッチングストッパーが存在することは、TFTの凹凸の重要な要因である。
【0024】
本発明のTFTの作製は図1に示される方法によっておこなわれるが、もちろん、この工程図に必要な変更が加えられることはありうる。図に示すように、耐熱性無アルカリガラス(例えばコーニング7059)基板101上に、ゲイト電極102がマスク▲1▼によってパターニングされる。必要によっては、図1に示すようにゲイト電極の表面に酸化膜103を形成して、絶縁性を高めてもよい。さらに、ゲイト絶縁膜104を形成する。こうして、図1(A)を得る。
【0025】
次に、アモルファス、セミアモルファス、微結晶、多結晶、あるいはそれらの中間状態のシリコンの薄膜を形成し、マスク▲2▼によってパターニングをおこない、半導体領域105を形成する。実際には、成膜温度とオフ電流(リーク電流)を考慮してアモルファスシリコン膜を形成する場合が多いが、レーザーアニール等の低温結晶化技術を使用して多結晶、あるいはセミアモルファスシリコンとしてもよい。しかし、多結晶シリコンやセミアモルファスシリコンを使用した場合には電界移動度が大きくなるが、オフ電流も大きくなるので、液晶表示パネルのアクティブマトリクス回路には適当でない。
【0026】
次いで、可視・近赤外光に対してマスク材となるような被膜、例えば珪素の多い窒化珪素膜(厚さ50nm以上が好ましい)を形成して、これをマスク▲3▼にてパターニングする。このときには窒化珪素膜の上にフォトレジストを残存させてもよい。すなわち、図1(C)において、106が窒化珪素膜であり、107がフォトレジストである。後のイオン注入の工程を想定して、フォトレジストの厚さは100nm以上、好ましくは500nm以上とする。
【0027】
この状態で、最初にイオン注入あるいはイオンドープ、あるいはプラズマ化したイオンのドーピング等の方法によって、半導体領域105に選択的に不純物を注入する。こうして、不純物領域108が形成される。しかしながら、この不純物注入によって半導体膜中には非常に大きな欠陥が生じてしまい、もはや半導体としては機能しなくなる。そこで、可視または近赤外光を上方から短時間、照射して結晶化(ランプアニール、ラピッド・サーマル・アニール(RTA))をおこなう。この工程によって、半導体の秩序が回復され、不純物の導入前の状態よりも秩序性の良好な状態が得られる。このランプアニール工程では、用いられる光の照射時間や被照射物の温度、雰囲気を適当に制御することによって、極めて単結晶状態に近い多結晶状態からセミアモルファス状態まで様々な状態のシリコンを形成することが出来る。このようにランプアニール工程によって得られたシリコンはラマン散乱分光法によって、結晶シリコンに特有の散乱ピークを調べることによって、その結晶性について確認することができる。
【0028】
具体的には近赤外光から可視光にかけての光、好ましくは波長が4μm〜0.5μmの光(例えば波長1.3μmにピークを有する赤外光)を10〜1000秒程度の比較的短い時間照射することにより、シリコン膜を加熱することにより、結晶性を助長せしめる。用いる光の波長は、シリコン膜に吸収され、ガラス基板では実質的に吸収されないことが望ましい。
【0029】
真性または実質的に真性のアモルファスシリコンは可視光、特に0.5μm未満の短波長の光ではよく吸収され、より長波長の光は吸収率が低下する。一方、0.5〜4μmの波長の光は不純物のドープされたアモルファスシリコン膜に効果的に吸収されるが、ガラス基板にはほとんど吸収されない。その結果、0.5〜4μmの光を用いれば、TFTの不純物ドープされた領域のみを効果的に加熱することができる。また、ランプアニールにおいては、光は上方もしくは基板側のいずれか一方のみから照射されても、両方から照射されてもよいことは言うまでもない。
【0030】
さらに、かような熱処理においては、シリコン膜と基板の間の熱膨張率の違い、シリコン膜表面と基板/シリコン膜界面との温度の違いなどから、シリコン膜が剥離することも多々ある。特にこれは、膜の面積が基板全面にわたるような大きな場合に顕著である。しかし、本発明においては膜は十分に小さな面積に分断されているので膜の剥離等を防止することができる。また、基板表面全面がシリコン膜を通じて加熱されることがないので、基板が熱的に収縮することは最低限に抑えられる。また、基板等に対する熱的な影響を極力、抑えるためにはランプアニールの時間を可能な限り短くすることが好ましい。
【0031】
また、ゲイト電極はこのランプアニールの工程に耐えられる材質のものを選択すべきであり、タンタルやチタン等、融点の高い金属が好ましい。また、アルミニウムは、高温において容易に変形するが、十分な厚さの陽極酸化膜に被覆されている場合には、短時間のアニールであれば耐えられる。
【0032】
本発明人の知見によると、ランプアニール工程においては、試料を250〜500℃程度に加熱しておくと不純物の活性化が試料内部にまで進行し、不純物濃度も十分大きくすることができた。チャネル形成領域をアモルファスシリコンに保つためにはあまり高温の状態に試料を置くことは望ましくなく、また、ガラス基板にも制約が加わることから250〜350℃程度の加熱にとどめることが望ましい。
【0033】
このようにドーピングをおこなった後、窒化珪素膜106とフォトレジスト107を除去する。窒化珪素膜106はそのまま残存させておいても構わない。そして、公知の方法によって、配線110やITOの画素電極111を、マスク▲4▼および▲5▼によって形成する。以上の工程によって必要なマスクは合計5枚であるが、従来のようにゲイト電極の裏面露光技術を用いたセルフアライン方式を駆使することによって4枚まで低減できる。すなわち、ゲイト電極の形成に1枚、半導体領域の形成に1枚、画素電極と配線の形成に計2枚を必要とする。窒化珪素マスク106のパターニングはゲイト電極をマスクとして裏面露光をおこなえばよい。
【0034】
図1(D)から明らかなように、本発明によるTFTは、従来のTFTに比べて凹凸が小さい。これは、凹凸の主な要因が、ゲイト電極部の凹凸だけだからである。半導体領域105の厚さは極めて薄く、従来のTFTと同様に10〜100nmであるので、凹凸には大した寄与をしない。
【0035】
このように半導体領域、すなわちソース/ドレインが薄くても良いのは、該領域の不純物濃度が十分大きく、かつその結晶性が良好だからであり、ランプアニール工程を採用することによって本発明の特徴がもたらされたのである。また、本発明では、従来のようにエッチングストッパーは存在せず、また、本発明で使用されるマスク材も、TFT完成後は残存することは必要とされないので、TFTの凹凸は著しく減少する。
【0036】
また、従来のTFTのように、チャネル形成領域とソース/ドレインが異なる膜によって構成されているのではなく、同一の膜によって構成されているため、これらの領域間の接合は良好であり、TFTの特性(電界移動度やサブスレシュホールド特性値、リーク電流)は向上する。
【0037】
【発明の実施の形態】
【0038】
【実施例】
〔実施例1〕 本実施例は図3に示す作製工程にしたがって形成された。作製工程断面図は図1に対応する。ただし、図1の金属配線・電極110形成工程までで、ITO画素電極111形成の工程は含まれない。ゲイト電極はタンタルであり、ゲイト電極の表面には、工程5において厚さ約200nmの陽極酸化膜を形成して絶縁性を向上せしめた。不純物のドーピング手段には、イオンドーピング法を用いた。本工程で使用されているマスクの枚数は4枚である。全工程は26工程からなる。
【0039】
図3〜図6において、『スパッタ』はスパッタリング成膜法、『PCVD』はプラズマCVD法、『RIE』は反応性イオンエッチング法を意味する。また、これらの手法の後に:に続いて書かれているのは、膜厚、使用ガス等である。
【0040】
本実施例に対応する従来の作製工程は断面図は図2に、工程図は図5に示されるが、ここでは、使用されるマスクの枚数は6枚であり、全工程は29工程からなる。このように本実施例では従来の方法を採用するよりも製造工程を短縮できた。
【0041】
以下、工程図にしたがって、本実施例を詳細に説明する。基板としてはコーニング7059ガラス(図1の101)を使用した。これを洗浄し(工程1)、その上にスパッタ法でタンタル膜を厚さ200nm形成した(工程2)。そして、これをマスク▲1▼でパターニングし(工程3)、混酸(5%の硝酸を含む燐酸)でエッチングした(工程4)。その後、タンタルゲイト電極(図1の102)に通電して陽極酸化をおこない、最大で120Vまで電圧を上げて、陽極酸化膜(図1の103)を厚さ200nm形成した(工程5)。陽極酸化の手法については、特願平3−237100もしくは同3−238713に記述されているので、ここでは詳述しない。
【0042】
その後、レジストを除去し(工程6)、ゲイト絶縁膜である厚さ200nmの窒化珪素膜(図1の104)をプラズマCVD法によって形成した(工程7)。このときの基板温度は300℃とした。そして、基板洗浄(工程8)後、プラズマCVD法によって厚さ30nmのアモルファスシリコン膜を形成した(工程9)このときの基板温度は300℃とした。
【0043】
そして、マスク▲2▼によって、半導体領域のパターニングをおこない(工程10)、アモルファスシリコン膜をCF4 を反応ガスとする反応性イオンエッチング法によってエッチングして(工程11)、半導体領域(図1の105)を形成した。残ったレジストは除去し(工程12)、基板を洗浄した(工程13)。
【0044】
その後、厚さ200nmの窒化珪素膜をプラズマCVD法によって形成した(工程14)。このときの基板温度は300℃とした。そして、マスク▲3▼によって、窒化珪素マスクのパターニングをおこない(工程15)、窒化珪素膜をバッファー弗酸でエッチングして(工程16)、窒化珪素マスク(図1の106)を形成した。窒化珪素マスクの上には厚さ約500nmのレジスト(図1の107)が残った。
【0045】
ついで、イオンドーピング法によって、3×1015cm-2のドーズ量のリンイオンを10keVの加速エネルギーで打ち込み(工程17)、不純物領域(図1の108)を形成した。その後、基板を洗浄し(工程18)、残存したレジストを除去した(工程19)。
【0046】
その後、ハロゲンタングステンランプによってランプアニールをおこない(工程20)、窒化珪素マスク(図1の106)をバッファー弗酸でエッチングして除去した(工程21)。ランプアニール(工程20)においては、可視・近赤外光の強度は、モニターの単結晶シリコンウェハー上の温度が800〜1300℃、代表的には900〜1200℃の間にあるように調整した。具体的には、シリコンウェハーに埋め込んだ熱電対の温度をモニターして、これを赤外線の光源にフィードバックさせた。本実施例では、昇温・降温は、図7(A)もしくは(B)のようにおこなった。昇温は、一定で速度は50〜200℃/秒、降温は自然冷却で20〜100℃であった。
【0047】
図7(A)は一般的な温度サイクルで、昇温時間a、保持時間b、降温時間cの3つの過程からなる。しかし、この場合には試料は室温から1000℃もの高温へ、さらに高温状態から室温へと急激に加熱・冷却されるので、珪素膜や基板に与える影響が大きく、珪素膜の剥離の可能性も高い。
【0048】
この問題を解決するためには、図7(B)のように、保持に達する前に、プレヒート時間dやポストヒート時間fを設け、保持時間に達する前に200〜500℃の基板や膜に大きな影響を与えない温度に保持しておくことが望ましい。また、このランプアニールはH2 雰囲気中にておこなった。H2 雰囲気に0.1〜10%のHCl、その他ハロゲン化水素やフッ素や塩素、臭素の化合物を混入してもよい。その後、基板を洗浄した(工程22)。
【0049】
次に、アルミニウム被膜をスパッタ法によって、厚さ400nm形成し(工程23)、アルミニウム配線をマスク▲4▼によってパターニングし(工程24)、さらに混酸によってアルミニウム被膜をエッチングして(工程25)、アルミニウム配線(図1の110)を形成した。残存したレジストは除去した(工程26)。最後に、1気圧の水素雰囲気で350℃、30分のアニールをおこなった。
特に本発明では、可視・近赤外光によるランプアニールの工程で生じた不対結合手を、その後の工程で、水素雰囲気において、250〜400℃で加熱することによって中和することが重要である。以上の工程によってNチャネル型TFTが完成された。
【0050】
〔実施例2〕 本実施例は図4に示す作製工程にしたがって形成された。作製工程断面図は裏面露光技術を用いる点を除けば図1に対応する。ただし、図4に示されているのは、実施例1と同様、図1の金属配線・電極110形成工程までの工程である。ゲイト電極はタンタルであり、ゲイト電極の表面には、工程5において厚さ約200nmの陽極酸化膜を形成して絶縁性を向上せしめた。窒化珪素マスクの形成には裏面露光技術を用いた。不純物のドーピング手段には、イオンドーピング法を用いた。本工程で使用されているマスクの枚数は、裏面露光技術によって、1枚削減され、3枚である。全工程は26工程からなる。
【0051】
本実施例に対応する従来の作製工程は図6に示されるが、ここでは、使用されるマスクの枚数は3枚であり、全工程は23工程からなる。本実施例(図4)では、全工程数は増加しているが、スループットを制限する成膜工程数は5工程であり、従来(図6)の6工程よりも少なく、実際には生産性は向上している。
【0052】
以下、工程図にしたがって、本実施例を詳細に説明する。基板としてはコーニング7059ガラス(図1の101)を使用した。これを洗浄し(工程1)、その上にスパッタ法でタンタル膜を厚さ400nm形成した(工程2)。そして、これをマスク▲1▼でパターニングし(工程3)、混酸(5%の硝酸を含む燐酸)でエッチングした(工程4)。その後、タンタルゲイト電極(図1の102)に通電して陽極酸化をおこない、最大で120Vまで電圧を上げて、陽極酸化膜(図1の103)を厚さ200nm形成した(工程5)。
【0053】
その後、レジストを除去し(工程6)、ゲイト絶縁膜である窒化珪素膜(図1の104)をプラズマCVD法によって厚さ200nm形成した(工程7)。このときの基板温度は300℃とした。そして、基板洗浄(工程8)後、プラズマCVD法によって厚さ30nmのアモルファスシリコン膜を形成した(工程9)このときの基板温度は300℃とした。
【0054】
そして、マスク▲2▼によって、半導体領域のパターニングをおこない(工程10)、アモルファスシリコン膜をCF4 を反応ガスとする反応性イオンエッチング法によってエッチングして(工程11)、半導体領域(図1の105)を形成した。残ったレジストは除去し(工程12)、基板を洗浄した(工程13)。
【0055】
その後、厚さ200nmの窒化珪素膜をプラズマCVD法によって形成した(工程14)。このときの基板温度は300℃とした。そして、レジストを塗布した状態で基板の裏面から露光し、ゲイト電極をマスクとしてセルフアライン的に窒化珪素マスクのパターニングをおこない(工程15)、窒化珪素膜をバッファー弗酸でエッチングして(工程16)、窒化珪素マスク(図1の106)を形成した。窒化珪素マスクの上には厚さ約500nmのレジスト(図1の107)が残った。
【0056】
ついで、イオンドーピング法によって、2×1015cm-2のドーズ量のリンイオンを10keVの加速エネルギーで打ち込み(工程17)、不純物領域(図1の108)を形成した。その後、基板を洗浄し(工程18)、残存したレジストを除去した(工程19)。
【0057】
その後、ハロゲンタングステンランプによってランプアニールをおこない(工程20)、窒化珪素マスク(図1の106)をバッファー弗酸でエッチングして除去した(工程21)。ランプアニールの条件は実施例1と同じとした。その後、基板を洗浄した(工程22)。
【0058】
そして、アルミニウム被膜をスパッタ法によって、厚さ400nm形成し(工程23)、アルミニウム配線をマスク▲4▼によってパターニングし(工程24)、さらに混酸によってアルミニウム被膜をエッチングして(工程25)、アルミニウム配線(図1の110)を形成した。残存したレジストは除去した(工程26)。最後に、1気圧の水素雰囲気で350℃、30分のアニールをおこなった。以上の工程を経てNチャネル型TFTが作製された。
【0059】
【発明の効果】
本発明による効果は以上の記述から明らかなように、工程の簡略化に特徴がある。のみならず、ソース、ドレイン領域のシート抵抗が小さいために品質のよい(例えば、高速性に優れることやしきい値電圧が小さいこと等)TFTを提供できることである。このように本発明は産業上有益である。
【図面の簡単な説明】
【図1】 本発明によるTFTの作製方法の断面図を示す。
【図2】 従来のTFT作製方法の断面図を示す。
【図3】 実施例1のTFTの作製工程図を示す。
【図4】 実施例2のTFTの作製工程図を示す。
【図5】 従来法によるTFTの作製工程図を示す。
【図6】 従来法によるTFTの作製工程図を示す。
【図7】 実施例1の温度設定例を示す。
【符号の説明】
101 基板
102 ゲイト電極
103 ゲイト電極の表面酸化物
104 ゲイト絶縁膜
105 半導体領域
106 窒化珪素マスク
107 フォトレジストマスク
108 不純物領域
109 チャネル形成領域
110 金属配線
111 画素電極(ITO)
Claims (7)
- ガラス基板上にゲイト電極を形成し、
前記ゲイト電極上にゲイト絶縁膜を形成し、
前記ゲイト絶縁膜上にアモルファスの半導体膜を形成し、
前記半導体膜上に、可視・近赤外光に対してマスク材となるような被膜を形成し、
前記被膜上にフォトレジストマスクを形成し、
前記被膜及び前記フォトレジストマスクを用いて、前記半導体膜の選択された部分に不純物を導入し、
前記被膜及び前記フォトレジストマスクを残したまま行うランプアニールによって前記半導体膜の不純物を活性化し、かつ前記半導体膜を結晶化する絶縁ゲイト型半導体装置の作製方法であって、
前記ランプアニールは0.5μmから4μmの光を、前記ガラス基板の少なくとも上方から照射することにより行われることを特徴とする絶縁ゲイト型半導体装置の作製方法。 - ガラス基板上にゲイト電極を形成し、
前記ゲイト電極上にゲイト絶縁膜を形成し、
前記ゲイト絶縁膜上にアモルファスの半導体膜を形成し、
前記半導体膜上に、可視・近赤外光に対してマスク材となるような被膜を形成し、
前記被膜上にフォトレジストマスクを形成し、
前記被膜及び前記フォトレジストマスクを用いて、前記半導体膜の選択された部分に不純物を導入し、
前記被膜及び前記フォトレジストマスクを残したまま行うランプアニールによって前記半導体膜の不純物を活性化し、かつ前記半導体膜を結晶化する絶縁ゲイト型半導体装置の作製方法であって、
前記ランプアニールは近赤外光を、前記ガラス基板の少なくとも上方から照射することにより行われることを特徴とする絶縁ゲイト型半導体装置の作製方法。 - ガラス基板上にゲイト電極を形成し、
前記ゲイト電極上にゲイト絶縁膜を形成し、
前記ゲイト絶縁膜上にアモルファスシリコン膜を形成し、
前記アモルファスシリコン膜上に、可視・近赤外光に対してマスク材となるような被膜を形成し、
前記被膜上にフォトレジストマスクを形成し、
前記被膜及び前記フォトレジストマスクを用いて、前記アモルファスシリコン膜の選択された部分に不純物を導入し、
前記被膜及び前記フォトレジストマスクを残したまま行うランプアニールによって前記アモルファスシリコン膜の不純物を活性化し、かつ前記アモルファスシリコン膜を結晶化する絶縁ゲイト型半導体装置の作製方法であって、
前記ランプアニールは0.5μmから4μmの光を、前記ガラス基板の少なくとも上方から照射することにより行われることを特徴とする絶縁ゲイト型半導体装置の作製方法。 - ガラス基板上にゲイト電極を形成し、
前記ゲイト電極上にゲイト絶縁膜を形成し、
前記ゲイト絶縁膜上にアモルファスシリコン膜を形成し、
前記アモルファスシリコン膜上に、可視・近赤外光に対してマスク材となるような被膜を形成し、
前記被膜上にフォトレジストマスクを形成し、
前記被膜及び前記フォトレジストマスクを用いて、前記アモルファスシリコン膜の選択された部分に不純物を導入し、
前記被膜及び前記フォトレジストマスクを残したまま行うランプアニールによって前記アモルファスシリコン膜の不純物を活性化し、かつ前記アモルファスシリコン膜を結晶化する絶縁ゲイト型半導体装置の作製方法であって、
前記ランプアニールは近赤外光を、前記ガラス基板の少なくとも上方から照射することにより行われることを特徴とする絶縁ゲイト型半導体装置の作製方法。 - 請求項1ないし4のいずれか1項において、
前記ランプアニールの後に前記フォトレジストマスクを除去することを特徴とする絶縁ゲイト型半導体装置の作製方法。 - 請求項1ないし4のいずれか1項において、
前記ランプアニールの後に前記被膜及び前記フォトレジストマスクを除去することを特徴とする絶縁ゲイト型半導体装置の作製方法。 - 請求項1ないし6のいずれか1項において、
前記ランプアニールは、水素雰囲気中で行われることを特徴とする絶縁ゲイト型半導体装置の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003120642A JP4001838B2 (ja) | 2003-04-24 | 2003-04-24 | 絶縁ゲイト型半導体装置の作製方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003120642A JP4001838B2 (ja) | 2003-04-24 | 2003-04-24 | 絶縁ゲイト型半導体装置の作製方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP995399A Division JP3444478B2 (ja) | 1993-08-12 | 1999-01-18 | 半導体装置の作製方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007133168A Division JP4112600B2 (ja) | 2007-05-18 | 2007-05-18 | 液晶表示装置の作製方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003332351A JP2003332351A (ja) | 2003-11-21 |
JP4001838B2 true JP4001838B2 (ja) | 2007-10-31 |
Family
ID=29707424
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003120642A Expired - Fee Related JP4001838B2 (ja) | 2003-04-24 | 2003-04-24 | 絶縁ゲイト型半導体装置の作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4001838B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5303221B2 (ja) | 2008-08-29 | 2013-10-02 | 独立行政法人科学技術振興機構 | 2次元フォトニック結晶レーザ |
CN107393830A (zh) * | 2017-07-21 | 2017-11-24 | 京东方科技集团股份有限公司 | 薄膜晶体管的制备方法 |
-
2003
- 2003-04-24 JP JP2003120642A patent/JP4001838B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003332351A (ja) | 2003-11-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3173926B2 (ja) | 薄膜状絶縁ゲイト型半導体装置の作製方法及びその半導体装置 | |
JP3173854B2 (ja) | 薄膜状絶縁ゲイト型半導体装置の作製方法及び作成された半導体装置 | |
JP3224215B2 (ja) | 薄膜状絶縁ゲイト型半導体装置の作製方法 | |
JPH0794756A (ja) | 半導体装置の作製方法 | |
JP4657361B2 (ja) | 半導体装置 | |
US6331717B1 (en) | Insulated gate semiconductor device and process for fabricating the same | |
JP4001838B2 (ja) | 絶縁ゲイト型半導体装置の作製方法 | |
JP4056790B2 (ja) | 半導体装置の作製方法 | |
JP4112600B2 (ja) | 液晶表示装置の作製方法 | |
JP3359906B2 (ja) | 半導体装置の作製方法 | |
JP3444478B2 (ja) | 半導体装置の作製方法 | |
JP3225236B2 (ja) | 絶縁ゲイト型半導体装置 | |
JP3378522B2 (ja) | 半導体装置の作製方法 | |
JP3359907B2 (ja) | 半導体装置の作製方法 | |
JP2002124467A (ja) | 多結晶半導体膜の形成方法および薄膜トランジスタの製造方法 | |
JPH11289095A (ja) | 絶縁ゲイト型半導体装置 | |
JP3676289B2 (ja) | 逆スタガー型の薄膜トランジスタ及びそれを用いた液晶表示装置 | |
JP3084252B2 (ja) | 逆スタガ型絶縁ゲイト型半導体装置の作製方法 | |
JP3225231B2 (ja) | 半導体集積回路の作製方法 | |
JP3245146B2 (ja) | 液晶表示装置の作製方法 | |
JP3273592B2 (ja) | 逆スタガ型絶縁ゲイト型半導体装置の作製方法 | |
JP2000036606A (ja) | 薄膜状絶縁ゲイト型半導体装置 | |
JPH1074952A (ja) | 薄膜半導体装置の製造方法 | |
JP2003158272A (ja) | 半導体装置 | |
JP2000068205A (ja) | 半導体装置の作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061121 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20061130 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070116 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070320 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070517 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070710 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070807 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070815 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100824 Year of fee payment: 3 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100824 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100824 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110824 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110824 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120824 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120824 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |