JPH1074952A - 薄膜半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 低温プロセスにおける薄膜トランジスタの閾
電圧制御を容易化及び正確化する。 【解決手段】 薄膜半導体装置を製造する為、先ず絶縁
基板０に非単結晶の半導体薄膜２を成膜する。続いて、
最低結晶化エネルギーを超える強度のレーザ光を半導体
薄膜２に照射して非単結晶を多結晶に転換し薄膜トラン
ジスタＴＦＴの活性層を形成する。ＴＦＴの閾電圧を調
整する為活性層に所定の濃度で不純物を注入する処理を
行なった後、最低結晶化エネルギーよりも大きく多結晶
の平均結晶粒径が最大となるエネルギー以下の強度を有
するレーザ光を半導体薄膜２に照射する処理を行ない、
活性層に注入された不純物を１．５×１０¹⁸／cm³ 未満
の実効濃度で活性化する。最後に活性層をチャネル領域
Ｃｈとしてそのまま残す部分以外の半導体薄膜２に不純
物を選択的に注入して少なくともソース領域Ｓ及びドレ
イン領域Ｄを形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は薄膜半導体装置の製
造方法に関する。詳しくは、例えば９００cm² 以上の大
面積を有するガラス等の絶縁基板に成膜された非単結晶
性の半導体薄膜に対し不純物イオンを選択的に注入して
低濃度不純物領域、高濃度不純物領域及びチャネル領域
を備えた薄膜トランジスタを集積形成し、且つ６００℃
以下の低温プロセスで必要な熱処理等を行なって薄膜半
導体装置を製造する方法に関する。より詳しくは、薄膜
トランジスタの閾電圧調整の為の不純物イオン注入方法
及び活性化方法に関する。

【０００２】

【従来の技術】液晶ディスプレイ等に用いられる大面積
の薄膜半導体装置が盛んに開発されている。従来、画素
スイッチング用として薄膜半導体装置に集積形成される
薄膜トランジスタは非晶質シリコンを活性層とする構造
が一般的であった。しかしながら、非晶質シリコン薄膜
トランジスタはキャリア移動度が低く十分な動作特性を
備えていない為、周辺の駆動回路等を絶縁基板上に集積
形成する事ができなかった。この点に鑑み、近年では多
結晶シリコン薄膜トランジスタを用いた薄膜半導体装置
が開発されている。多結晶シリコン薄膜トランジスタは
非晶質シリコン薄膜トランジスタに比べ動作特性が優れ
ており、画素スイッチング用に加え周辺駆動回路のデバ
イスとしても利用できる。この様に、多結晶シリコン薄
膜トランジスタを用いた薄膜半導体装置は大面積の駆動
回路内蔵型高解像度液晶ディスプレイ等に最適であり、
盛んに研究開発が行なわれている。一般に、多結晶シリ
コン薄膜トランジスタの製造では、１０００℃以上の熱
処理を含む高温プロセスと、プロセス最高温度が６００
℃以下に抑制された低温プロセスとに分けられる。比較
的コスト等で有利なガラスを絶縁基板として用いる為に
は低温プロセスが必須であり、現在主流となっている。

【０００３】

【発明が解決しようとする課題】ところで、従来の低温
プロセスでは薄膜トランジスタの閾電圧（Ｖｔｈ）の制
御が困難であり現実には行なわれていなかった。一般
に、薄膜トランジスタの閾電圧を調整する為には半導体
薄膜のチャネル領域（活性層）に比較的低いドーズ量で
不純物イオンを制御よく注入し且つ活性化する必要があ
るが、従来の低温プロセスではこれらの処理が困難であ
った。しかしながら、薄膜トランジスタを高性能化し、
且つ大面積の絶縁基板上で薄膜トランジスタの動作特性
を均一化する為には、閾電圧の制御が必須になってい
る。従来の低温プロセスでは薄膜トランジスタの閾電圧
の制御を行なっていない為、例えば閾電圧（Ｖｔｈ）が
工程上のばらつきでデプレッション側に振れた場合、補
償が不可能となり薄膜トランジスタのリーク電流が増大
し、画素の輝点欠陥になる事があった。

【０００４】

【課題を解決するための手段】本発明は上述した従来の
技術の課題を解決する為、薄膜トランジスタの閾電圧調
整の為の不純物注入処理及び活性化処理を正確に制御可
能な薄膜半導体装置の製造方法を提供する事を目的とす
る。かかる目的を達成する為に以下の手段を講じた。即
ち、本発明によれば、薄膜半導体装置を製造する為、先
ず絶縁基板に非単結晶の半導体薄膜を成膜する第１の工
程を行なう。次に、第２の工程で、最低結晶化エネルギ
ーを超える強度のレーザ光を半導体薄膜に照射して非単
結晶を多結晶に転換し薄膜トランジスタの活性層を形成
する。さらに第３の工程で、薄膜トランジスタの閾電圧
を調整する為該活性層に所定の濃度で不純物を注入する
処理を行なった後、最低結晶化エネルギーよりも大きく
多結晶の平均結晶粒径が最大となるエネルギー以下の強
度を有するレーザ光を半導体薄膜に照射する処理を行な
い、該活性層に注入された不純物を１．５×１０¹⁸／cm
³ 未満の実効濃度で活性化する。最後に第４の工程で、
活性層をチャネル領域としてそのまま残す部分以外の半
導体薄膜に不純物を選択的に注入して少なくとも薄膜ト
ランジスタのソース領域及びドレイン領域を形成する。
好ましくは、前記第４の工程は、ソース領域及び／又は
ドレイン領域とチャネル領域との間にソース領域及び／
又はドレイン領域と同一導電型でより低濃度且つチャネ
ル領域より高濃度の不純物を注入して低濃度不純物領域
を形成する処理を含んでいる。なお、本発明の好ましい
実施形態では、無アルカリガラスからなる絶縁基板に薄
膜トランジスタを形成する為、第１ないし第４の工程を
含む全ての工程は６００℃以下の処理温度で実行され
る。

【０００５】本発明によれば、プロセス最高温度が例え
ば６００℃以下に設定された薄膜半導体装置の製造方法
において、薄膜トランジスタの閾電圧制御の為少なくと
も活性層（チャネル領域）に所定の不純物種をイオン注
入等で導入している。特徴事項として、活性層に導入さ
れた不純物イオンをレーザ光の照射により活性化してい
る。この際、非単結晶を多結晶に転換する為に必要な最
低結晶化エネルギーよりも大きく、多結晶の平均結晶粒
径が最大となるエネルギー以下に設定されたレーザ光を
照射する。さらに、活性化した不純物イオンの濃度が
１．５×１０¹⁸／cm³ 未満となる様に制御する。かかる
注入処理及び活性化処理により薄膜トランジスタの閾電
圧を正確に制御する事が可能になる。

【０００６】

【発明の実施の形態】以下図面を参照して本発明の最良
な実施形態を詳細に説明する。図１は本発明にかかる薄
膜半導体装置製造方法の第１実施形態を示す工程図であ
る。本実施形態では、例えば９００cm² 以上の大面積を
有する絶縁基板に成膜された非単結晶性の半導体薄膜に
対し不純物イオンを選択的に注入して低濃度不純物領
域、高濃度不純物領域及びチャネル領域を備えた薄膜ト
ランジスタを集積形成し、且つ６００℃以下のプロセス
温度で必要な熱処理を行なって薄膜半導体装置を製造し
ている。本実施形態の薄膜トランジスタはボトムゲート
構造を有し、Ｎチャネル型及びＰチャネル型の両者を含
んでいる。但し、図示を容易にする為に、Ｎチャネル型
の薄膜トランジスタのみを示している。この薄膜トラン
ジスタはチャネル領域の幅寸法Ｗが２０μｍであり、チ
ャネル領域の長手寸法が７μｍに設定されている。

【０００７】先ず、(Ａ)に示す様に、無アルカリガラス
等からなる絶縁基板０の上に、Ａｌ，Ｔａ，Ｍｏ，Ｗ，
Ｃｒ又はこれらの合金からなる金属膜を１００nm〜２０
０nmの厚みで形成し、所定の形状にパタニングしてゲー
ト電極４に加工する。ゲート電極４の材料としてＡｌ,
Ｔａ,Ｍｏ／Ｔａ等を用いた場合はその表面を陽極酸化
する事でゲート絶縁膜３ａを形成できる。次いで、プラ
ズマＣＶＤ法、常圧ＣＶＤ法、減圧ＣＶＤ法等でＳｉＮ
_xを５０nm堆積しさらに連続してＳｉＯ₂を約２００nm堆
積してゲート絶縁膜３ｂとする。さらにこの上に、連続
的に非晶質シリコンからなる半導体薄膜２を約３０nm〜
８０nmの厚みで成膜する。ここでプラズマＣＶＤ法を用
いた場合は、膜中の水素を脱離させる為に窒素雰囲気中
で４００℃〜４５０℃、１時間程度のアニールを行な
う。この脱水素化アニールはＲＴＰ等のランプアニール
を用いてもよい。ここで、薄膜トランジスタの閾電圧
（Ｖｔｈ）を制御する目的でイオンインプランテーショ
ン装置を用いＢ＋をイオン注入する。そのドーズ量は１
×１０¹²／cm² 〜６×１０¹²／cm² 程度に設定される。
なお、質量分離型のイオンインプランテーション装置に
代えて質量非分離型のバケットタイプイオンドーピング
装置を用いてＢ＋をイオン注入してもよい。この段階で
レーザアニール法を用いて非晶質シリコンを多結晶シリ
コンに転換する。転換された多結晶シリコンからなる半
導体薄膜２を薄膜トランジスタの素子領域の形状にパタ
ニングする。なお、本実施例ではＶｔｈ制御用の不純物
注入処理の後、レーザアニールを行なって半導体薄膜２
を多結晶化しているが、工程順はこの逆であってもよ
い。即ち、レーザアニールの後Ｖｔｈ制御用のイオン注
入を行なってもよい。

【０００８】本実施形態では絶縁基板０に非単結晶の半
導体薄膜２を成膜した後、最低結晶化エネルギーを超え
る強度のレーザ光を半導体薄膜２に照射して非単結晶を
多結晶に転換し、薄膜トランジスタの活性層を形成して
いる。又、薄膜トランジスタの閾電圧を調整する為活性
層に所定の濃度で不純物を注入する処理を行なってい
る。この後、本発明の特徴事項として、最低結晶化エネ
ルギーよりも大きく多結晶の平均結晶粒径が最大となる
エネルギー以下の強度を有するレーザ光を半導体薄膜２
に照射する処理を行ない、活性層に注入された不純物を
１．５×１０¹⁸／cm³ 未満の実効濃度で活性化する。薄
膜トランジスタの閾電圧制御を行なう場合、重要な点は
薄膜トランジスタの活性層（チャネル領域Ｃｈ）中で有
効な不純物イオンの濃度を適切に調整する事である。こ
の有効な不純物イオン濃度は活性層中における不純物イ
オンの活性化率によって変化する。ドーズ量が１×１０
¹²／cm²〜６×１０¹²／cm²程度では、注入された不純物
（ドーパント）を３００℃〜４００℃程度の低温で活性
化させる事はできない。そこで、本発明ではレーザ光の
照射を用いた活性化（レーザ活性化）を行なっている。
この際、レーザ光のエネルギーを適切に設定する事でＶ
ｔｈ制御に好適なドーパントの活性化を図っている。

【０００９】次に（Ｂ）に示す様に、ＳｉＯ₂ を約１０
０nm〜３００nmの厚みで形成し、ゲート電極４をマスク
とした裏面露光によりパタニングしストッパ６ａに加工
する。次いで、イオンインプランテーション装置を用
い、ストッパ６ａをマスクとしてＰ＋イオンを半導体薄
膜２に注入し、低濃度不純物領域８ａを形成する。この
時のドーズ量は６×１０¹²／cm² 〜５×１０¹³／cm² で
ある。

【００１０】続いて（Ｃ）に示す様に、Ｎチャネルトラ
ンジスタのレジストパタン６を形成する。このレジスト
パタン６をマスクとしてイオンインプランテーション装
置によりＰ＋を半導体薄膜２に注入し、高濃度不純物領
域８を形成する。この時のドーズ量は１×１０¹⁵／cm²
程度である。なお、ＣＭＯＳ回路を絶縁基板０上に形成
する場合には、Ｎチャネルトランジスタ用のレジストパ
タン６とは別にＰチャネルトランジスタ用のレジストパ
タンを形成し、イオン種をＰ＋からＢ＋に切換えてイオ
ン注入すればよい。この時のドーズ量は１×１０¹⁵／cm
² 程度である。なお、この高濃度不純物領域形成では質
量分離型のイオンインプランテーション装置に代えて質
量非分離型のイオンドーピング装置を用いてもよい。以
上の様にして、ボトムゲート構造の薄膜トランジスタＴ
ＦＴが集積形成される。ストッパ６ａの直下にはチャネ
ル領域Ｃｈが形成され、その両側には低濃度不純物領域
８ａからなるＬＤＤ領域が形成され、さらにその両側に
は高濃度不純物領域８からなるソース領域Ｓ及びドレイ
ン領域Ｄが形成される。この後、レーザ光を照射して半
導体薄膜２に注入されたドーパントを活性化させる。な
お、３００℃〜４００℃程度の熱アニールでドーパント
を活性化させてもよい。以上の様に、本発明では、活性
層をチャネル領域Ｃｈとしてそのまま残す部分以外の半
導体薄膜２に不純物を選択的に注入して、少なくとも薄
膜トランジスタＴＦＴのソース領域Ｓ及びドレイン領域
Ｄを形成している。実際には、ソース領域Ｓ及び／又は
ドレイン領域Ｄとチャネル領域Ｃｈとの間にソース領域
Ｓ及び／又はドレイン領域Ｄと同一導電型でより低濃度
且つチャネル領域Ｃｈより高濃度の不純物を注入して低
濃度不純物領域（ＬＤＤ領域）を形成している。この時
重要な事は、ＬＤＤ領域に対しチャネル領域Ｃｈより高
濃度の不純物を注入する事である。

【００１１】最後に（Ｄ）に示す様に、ＳｉＯ₂ を２０
０nm程度の厚みで成膜し、層間絶縁膜９とする。この層
間絶縁膜９にコンタクトホールを開口した後、Ｍｏ，Ａ
ｌ等の金属膜を２００nm〜４００nmの厚みでスパッタリ
ングし、所定の形状にパタニングして配線電極１０に加
工する。この上にＳｉＯ₂ 膜１１及びＳｉＮ_x 膜１２を
重ねて２００nm〜４００nm堆積する。さらに、絶縁基板
０を窒素雰囲気中に投入し３５０℃の温度に１時間保持
して水素化アニールを行ない、薄膜半導体装置を完成さ
せる。本実施形態のプロセス最高温度は脱水素アニール
の４００℃〜４５０℃である。以上の様に、本実施形態
では６００℃を多少上回わる程度の耐熱性を有する無ア
ルカリガラスからなる絶縁基板０に薄膜トランジスタＴ
ＦＴを形成する為、全ての工程は６００℃以下の処理温
度で実施される。

【００１２】図２は本発明にかかる薄膜半導体装置製造
方法の第２実施形態を示す工程図である。図１に示した
第１実施形態と対応する部分については対応する参照番
号を付して理解を容易にしている。本実施形態ではトッ
プゲート構造の薄膜トランジスタを集積形成している。
図示を容易にする為、Ｎチャネル型の薄膜トランジスタ
のみを示している。そのチャネル幅は２０μｍであり、
チャネル長は７μｍである。先ず（Ａ）に示す様に、無
アルカリガラス等からなる絶縁基板０の上に下地膜とし
てのバッファ層１を形成する。例えば、ＳｉＯ₂ 膜又は
ＳｉＮ_X 膜を約１００nm〜２００nmの厚みで堆積しバッ
ファ層１とする。続いて、プラズマＣＶＤ法又はＬＰＣ
ＶＤ法等で非晶質シリコンからなる半導体薄膜２を約３
０nm〜８０nmの厚みで成膜する。なお、これらのバッフ
ァ層１や半導体薄膜２が全面的に成膜された絶縁基板０
の寸法は３０cm×３５cmである。又、場合によってはバ
ッファ層１は必ずしも必要ではない。ここで、非晶質シ
リコンからなる半導体薄膜２の成膜にプラズマＣＶＤ法
を用いた場合は、膜中の水素を脱離させる為にアニール
を行なう。このアニールは窒素雰囲気中に絶縁基板０を
投入し４００℃〜４５０℃の温度で１時間程度加熱す
る。なお、この脱水素化アニールはＲＴＰ等のランプア
ニールを用いてもよい。続いて、レーザアニールを用い
て非晶質シリコンを結晶化させ多結晶シリコンに転換す
る。この多結晶シリコンに転換された半導体薄膜２をエ
ッチングでアイランド状にパタニングし、薄膜トランジ
スタの素子領域とする。ここで、例えばイオンインプラ
ンテーション装置を用いて薄膜トランジスタのＶｔｈ制
御を目的としたイオン注入を行なう。即ち、イオン源か
ら生じた不純物イオンを質量分離にかけて目的のイオン
種Ｂ＋のみを取り出し且つビーム状に整形して得られた
イオンビームを走査しながら１×１０¹²／cm² 〜８×１
０¹²／cm² 程度のドーズ量で半導体薄膜２に注入し、後
工程でチャネル領域となる部分の不純物濃度を調整して
薄膜トランジスタの閾電圧Ｖｔｈを予め制御しておく。
さらに、最低結晶化エネルギーよりも大きく多結晶の平
均結晶粒径が最大となるエネルギー以下の強度を有する
レーザ光を半導体薄膜２に照射する処理を行ない、活性
層に注入された不純物を１．５×１０¹⁸／cm³ 未満の実
効濃度で活性化する。この後、アイラインド状にエッチ
ングされた半導体薄膜２を被覆する様にゲート絶縁膜３
を形成する。例えば、プラズマＣＶＤ法、常圧ＣＶＤ
法、減圧ＣＶＤ法、ＥＣＲ−ＣＶＤ法、スパッタ法等で
ＳｉＯ₂ 膜を５０nm〜４００nm堆積成長させゲート絶縁
膜３とする。

【００１３】次に（Ｂ）に示す様に、絶縁基板０の上に
Ａｌ，Ｔｉ，Ｍｏ，Ｗ，Ｔａ，低抵抗化ポリシリコン、
あるいはこれらの合金を２００nm〜８００nmの厚みで成
膜し、所定の形状にパタニングしてゲート電極４に加工
する。次いで、イオンインプランテーション装置又はイ
オンドーピング装置を用いてＰ＋イオンを半導体薄膜２
に注入する。これにより、薄膜トランジスタＴＦＴの低
濃度不純物領域８ａを形成する。具体的には、ゲート電
極４をマスクとして目的のイオン種であるＰ＋をイオン
注入する。この時のドーズ量は６×１０¹²／cm² 〜５×
１０¹³／cm² に設定する。

【００１４】さらに（Ｃ）に示す様に、Ｎチャネルトラ
ンジスタ用のレジストパタン６を形成し、ゲート電極４
を含めてその周囲を被覆する。ここで、例えばイオンド
ーピング装置を用いて不純物イオンＰ＋を注入する。即
ち、イオン源から生じた不純物イオンを質量分離にかけ
る事なく目的のイオン種Ｐ＋を含んだまま電界加速して
得られたイオンシャワーを半導体薄膜２に注入し、ＴＦ
Ｔの高濃度不純物領域８を形成する。具体的には、目的
のイオン種であるＰ＋を１×１０¹⁵／cm² 程度のドーズ
量でイオン注入する。このイオンドーピング装置はバケ
ットタイプのチャンバから一括して不純物イオンを引き
出し、絶縁基板０の全面に照射する為スループットが高
い。以上の処理により、ゲート電極４の直下には予めＶ
ｔｈが調整されたチャネル領域Ｃｈが形成され、その両
側には低濃度不純物領域８ａからなるＬＤＤ領域が形成
され、さらにその両側には高濃度不純物領域８からなる
ソース領域Ｓ及びドレイン領域Ｄが形成される。なお、
絶縁基板０上にＣＭＯＳ回路を集積形成する場合には、
Ｎチャネルトランジスタ用のレジストパタン６に代えて
Ｐチャネルトランジスタ用のレジストパタンを形成し、
ドーズ量１×１０¹⁵／cm² 程度でＢ＋をイオン注入すれ
ばよい。この後、レーザ光を照射して半導体薄膜２に注
入されたドーパントを活性化させる。

【００１５】最後に（Ｄ）に示す様に、レジストパタン
を剥離した後、薄膜トランジスタＴＦＴをＰＳＧ等から
なる層間絶縁膜９で被覆する。この膜厚は約６００nm程
度である。ここで、前述したレーザ照射によるドーパン
トの活性化の代わりに、３００℃〜４００℃の温度下で
アニールを行ない、半導体薄膜２に注入されたドーパン
トを活性化してもよい。さらに、層間絶縁膜９にコンタ
クトホールを開口した後、Ａｌ−Ｓｉ等からなる金属膜
をスパッタリングにより成膜し、所定の形状にパタニン
グして配線電極１０に加工する。この配線電極１０の上
を順にＳｉＯ₂膜１１及びＳｉＮ_X 膜１２で被覆する。
これらの膜の合計厚みは２００nm〜４００nm程度であ
る。この状態で絶縁基板０を窒素雰囲気中に投入し３５
０℃程度の温度で１時間程度水素化アニールを実行す
る。これにより、ＳｉＯ₂ 膜１１に含有されていた水素
が半導体薄膜２に導入され、薄膜トランジスタＴＦＴの
動作特性を改善できる。以上の様にして薄膜半導体装置
が完成する。なお、この薄膜半導体装置を液晶ディスプ
レイに用いる場合、さらにＳｉＮ_X 膜１２の上にＩＴＯ
等からなる画素電極を形成する場合がある。以上に説明
した薄膜半導体装置のプロセス温度は６００℃以下に抑
制されており、最高が脱水素アニールの４００℃〜４５
０℃である。

【００１６】ここで、薄膜トランジスタのＶｔｈ制御を
目的とした不純物イオンの注入（以下、Ｖｔｈ注入とい
う）におけるドーズ量やＶｔｈ注入後の不純物活性化を
目的としたレーザ光照射のエネルギーについて詳細な説
明を加える。この説明では、第１実施形態の薄膜トラン
ジスタ構造を用いており、半導体薄膜の厚みは４０nmで
ある。以下、「レーザエネルギー」という用語はＶｔｈ
注入で導入された不純物イオンを活性化させる為に照射
するレーザ光のエネルギーを表わしている。薄膜トラン
ジスタのＶｔｈシフト量は、活性層（チャネル領域）に
打ち込まれた不純物の活性化率に依存する。即ち、Ｖｔ
ｈシフト量ΔＶｔｈはＶｔｈ注入のドーズ量とレーザエ
ネルギーの２つのパラメータに依存する。

【００１６】図３に、ドーズ量とＶｔｈとの関係を示
す。このグラフは、Ｖｔｈ注入後レーザエネルギーを３
００mJ／cm² に設定してＢ＋イオンを活性化して得られ
た薄膜トランジスタについての測定値である。又、図４
には、Ｖｔｈ注入後活性化の為のレーザエネルギーを３
８０mJ／cm² に設定して作成した薄膜トランジスタにお
けるドーズ量とＶｔｈとの関係を示している。図３及び
図４のグラフ中、（ｎ）はＮチャネル薄膜トランジスタ
のデータであり、（ｐ）はＰチャネル薄膜トランジスタ
のデータである。図３及び図４から明らかな様に、Ｖｔ
ｈ注入のドーズ量が同じである場合、レーザエネルギー
が３８０mJ／cm² と高い方が、３００mJ／cm² と低い方
に比較して、Ｖｔｈのシフト量が遥かに大きい。これ
は、レーザエネルギーが高い方が活性層内の活性化した
ドーパントのキャリア濃度が高くなる為である。又、半
導体薄膜の厚みが４０nmの場合、３８０mJ／cm² 程度の
レーザエネルギーを加えると、活性層が一旦完全に溶解
した後再結晶化する過程を経る事になる。これにより、
Ｖｔｈ注入により導入されたドーパントは略１００％活
性化している。このレーザエネルギーの条件は活性層に
おける多結晶シリコンの平均結晶粒径が最大となるエネ
ルギーに相当する。

【００１７】図５はレーザエネルギーを結晶粒径が最大
粒径となるエネルギー（実施例では３８０mJ/cm²）に設
定した場合における薄膜トランジスタのゲート電圧／ド
レイン電流特性を示している。グラフ中Ｐ０はＶｔｈ注
入を行なわない場合のＰチャネルトランジスタの特性を
示し、Ｐ１はＶｔｈ注入のドーズ量を６×１０¹²/cm²に
設定した場合のＰチャネル薄膜トランジスタの特性カー
ブである。Ｎ０はドーズ量を０とした場合のＮチャネル
薄膜トランジスタの特性曲線を示し、Ｎ１はドーズ量を
６×１０¹²/cm²に設定した場合のＮチャネル薄膜トラン
ジスタの特性曲線を示している。特性曲線Ｎ１から明ら
かな様に、ドーズ量を６×１０¹²/cm²に設定しレーザエ
ネルギーを３８０mJ／cm² に設定した場合、Ｎチャネル
トランジスタに特性異常が現われる。又、曲線Ｐ１から
明らかな様に、ドーズ量を６×１０¹²／cm² に設定しレ
ーザエネルギーを３８０mJ／cm² に設定した場合、Ｐチ
ャネルトランジスタのゲート電圧／ドレイン電流特性が
大きくデプレッション側にシフトし実際に使用できるレ
ベルではない。これらの薄膜トランジスタの活性層内に
おけるキャリア濃度はドーズ量が６×１０¹²／cm² 、膜
厚が４０nmであるので、１．５×１０¹⁸／cm³ と計算さ
れる。なお、活性層に注入された不純物は１００％活性
化されているものとしている。以上の事から、薄膜トラ
ンジスタの正常な動作特性を確保する為には、活性層内
におけるＶｔｈ注入によるキャリア濃度を１．５×１０
¹⁸／cm³ 未満に制御する事が必要となる。換言すると、
活性層に注入された不純物を１．５×１０¹⁸／cm³ 未満
の実効濃度で活性化する事が必要である。

【００１８】Ｖｔｈ注入のドーズ量とレーザエネルギー
の２つのパラメータを座標軸にとると、座標平面上でＶ
ｔｈシフト量が等しくなる等ΔＶｔｈ曲線群が描ける。
図６にＮチャネルトランジスタの等ΔＶｔｈ曲線群の例
を示す。レーザエネルギーを低くしていくと、ある一定
レベル以下では全くＶｔｈシフトが起らない領域があ
る。この最低結晶化エネルギーは非晶質シリコンを多結
晶シリコンに転換する為に必要な最低結晶化エネルギー
に等しい。シリコンからなる半導体薄膜の膜厚が４０nm
の場合、図６から明らかな様に最低結晶化エネルギー
（Ｅｍｉｎ）は２３０mJ／cm² である。又、当然ながら
Ｖｔｈ注入のドーズ量が０の場合はΔＶｔｈも０であ
る。等ΔＶｔｈ曲線群はレーザエネルギーが２３０mJ／
cm² の垂直線と水平なエネルギー軸とに漸近する双曲線
状の曲線群になる。図６のグラフではΔＶｔｈ＝０．
２，０．４，０．６，１．２Ｖの場合について５本の双
曲線を示してある。等ΔＶｔｈ曲線が互いに近接してい
る領域ではパラメータの僅かな変動でＶｔｈシフトが起
り易く制御が難しい。活性化の為のレーザエネルギーが
高くなるとドーパントの活性化率が上昇するので、僅か
なドーズ量の違いが大きなＶｔｈシフトの差異につなが
る。又、多結晶シリコンが最大粒径を示すエネルギー
（膜厚が４０nmでは３８０mJ／cm² ）以上の領域では、
活性層が大粒径多結晶と微結晶の混合組成となる為Ｖｔ
ｈのばらつきが大きくなり実用できる領域ではない。一
方、レーザエネルギー（Ｅｍｉｎ）２３０mJ／cm² の垂
直線に漸近する領域では丁度ドーパントの活性化が起こ
り始める部分であり、僅かなレーザエネルギーの違いが
大きなドーパント活性化率の違いを招き、ΔＶｔｈ変動
の原因となる。逆に、個々の等ΔＶｔｈ曲線が比較的離
れている領域では、レーザエネルギーの変動やドーズ量
の変動に対するΔＶｔｈが小さいので、比較的Ｖｔｈの
制御がし易い。又、グラフ中斜線で示したΔＶｔｈ＞
４．５Ｖの領域は活性層内のキャリア濃度が異常に高
く、前述した様に、Ｖｔｈシフトが過剰に起こり、トラ
ンジスタ特性に異常を来たす領域でありＶｔｈ制御には
使えない。

【００１９】以上の説明から明らかな様に、Ｖｔｈシフ
ト量を制御する為には以下の条件が必要となる。即ち、
活性層中のＶｔｈ制御用ドーパントのキャリア濃度を
１．５×１０¹⁸／cm³ 未満に制御すると共に、不純物活
性化のレーザエネルギーを最低結晶化エネルギーより高
く且つ多結晶シリコンの結晶粒径が最大となるエネルギ
ー以下に設定する必要がある。なお、最低結晶化エネル
ギーは非晶質シリコンを多結晶シリコンに転換する為に
必要な最低のレーザエネルギーを表わしている。

【００２０】さらに、ＬＤＤ領域の不純物濃度とＶｔｈ
注入時の不純物濃度との間にも一定の関係がある。実施
例からも明らかな様に、Ｎチャネルトランジスタの場
合、ＬＤＤ領域とチャネル領域の夫々に打ち込む不純物
元素は反対の導電型である。従って、ＬＤＤ領域とチャ
ネル領域の不純物濃度に余り差がないと、両者が打ち消
し合う為ＬＤＤ領域の抵抗率が高くなり薄膜トランジス
タのオン電流が激減してしまう。この為、少なくともＬ
ＤＤ領域の不純物濃度はチャネル領域に打ち込むＶｔｈ
制御用の不純物濃度よりも大きい必要がある。実用的に
は、ＬＤＤ領域の不純物濃度がチャネル領域の不純物濃
度の１．５倍以上である事が望ましい。

【００２１】最後に、本発明に従って製造された薄膜半
導体装置を駆動基板して組み立てたアクティブマトリク
ス型液晶デイスプレイの一例を参考の為図７に示す。図
示する様に液晶ディスプレイはガラス等からなる駆動基
板１０１と同じくガラス等からなる対向基板１０２と両
者の間に保持された液晶１０３とで構成されている。駆
動基板１０１には画素アレイ部１０４と駆動回路部とが
集積形成されている。駆動回路部は垂直駆動回路１０５
と水平駆動回路１０６とに分かれている。又、駆動基板
１０１の周辺部上端には外部接続用の端子部１０７が形
成されている。端子部１０７は配線１０８を介して垂直
駆動回路１０５及び水平駆動回路１０６に接続してい
る。画素アレイ部１０４は互いに交差したゲートライン
１０９と信号ライン１１０を備えている。両ライン１０
９，１１０の交差部には画素電極１１１とこれを駆動す
る薄膜トランジスタ１１２とが集積形成されている。一
方、対向基板１０２の内表面には図示しないが対向電極
やカラーフィルタが形成されている。

【００２２】

【発明の効果】以上説明した様に、本発明によれば、従
来の技術では困難であった低温プロセス薄膜トランジス
タのＶｔｈ制御が容易になった。この為、電気特性が正
確に制御された低温多結晶シリコン等からなる薄膜トラ
ンジスタを絶縁基板の大面積全体に渡って集積形成する
事が容易になった。従って、本発明を利用する事により
大面積の基板上に周辺駆動回路を一体化した高解像度の
液晶ディスプレイを実現できる。この様に、本発明の効
果は絶大なものがある。

【図面の簡単な説明】

【図１】本発明にかかる薄膜半導体装置製造方法の第１
実施形態を示す工程図である。

【図２】本発明にかかる薄膜半導体装置製造方法の第２
実施形態を示す工程図である。

【図３】薄膜トランジスタのドーズ量と閾電圧との関係
を示すグラフである。

【図４】同じく薄膜トランジスタのドーズ量と閾電圧と
の関係を示すグラフである。

【図５】薄膜トランジスタのゲート電圧／ドレイン電流
特性を示すグラフである。

【図６】薄膜トランジスタの閾電圧制御におけるレーザ
エネルギーとドーズ量との関係を示すグラフである。

【図７】本発明に従って製造された薄膜半導体装置を用
いて組み立てられた液晶ディスプレイの一例を示す模式
的な斜視図である。

【符号の説明】

０…絶縁基板、２…半導体薄膜、３…ゲート絶縁膜、４
…ゲート電極、８…高濃度不純物領域、８ａ…低濃度不
純物領域

Claims (3)

【特許請求の範囲】
1. 【請求項１】 絶縁基板に非単結晶の半導体薄膜を成膜
   する第１の工程と、 最低結晶化エネルギーを超える強度のレーザ光を半導体
   薄膜に照射して非単結晶を多結晶に転換し薄膜トランジ
   スタの活性層を形成する第２の工程と、 薄膜トランジスタの閾電圧を調整する為該活性層に所定
   の濃度で不純物を注入する処理を行なった後、最低結晶
   化エネルギーよりも大きく多結晶の平均結晶粒径が最大
   となるエネルギー以下の強度を有するレーザ光を半導体
   薄膜に照射する処理を行ない該活性層に注入された不純
   物を１．５×１０¹⁸／cm³ 未満の実効濃度で活性化する
   第３の工程と、 活性層をチャネル領域としてそのまま残す部分以外の半
   導体薄膜に不純物を選択的に注入して少なくとも薄膜ト
   ランジスタのソース領域及びドレイン領域を形成する第
   ４の工程とを行なう薄膜半導体装置の製造方法。
2. 【請求項２】 前記第４の工程は、ソース領域及び／又
   はドレイン領域とチャネル領域との間にソース領域及び
   ／又はドレイン領域と同一導電型でより低濃度且つチャ
   ネル領域より高濃度の不純物を注入して低濃度不純物領
   域を形成する処理を含んでいる請求項１記載の薄膜半導
   体装置の製造方法。
3. 【請求項３】 無アルカリガラスからなる絶縁基板に薄
   膜トランジスタを形成する為、第１ないし第４の工程を
   含む全ての工程は６００℃以下の処理温度で実行される
   請求項１記載の薄膜半導体装置の製造方法。