JP3344072B2 - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JP3344072B2 JP3344072B2 JP08779994A JP8779994A JP3344072B2 JP 3344072 B2 JP3344072 B2 JP 3344072B2 JP 08779994 A JP08779994 A JP 08779994A JP 8779994 A JP8779994 A JP 8779994A JP 3344072 B2 JP3344072 B2 JP 3344072B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon film
- polycrystalline silicon
- forming
- amorphous silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 38
- 239000010409 thin film Substances 0.000 title claims description 29
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- 239000010408 film Substances 0.000 claims description 278
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 74
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 68
- 229910052739 hydrogen Inorganic materials 0.000 claims description 49
- 239000001257 hydrogen Substances 0.000 claims description 49
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 38
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 38
- 239000012535 impurity Substances 0.000 claims description 31
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 30
- 229910052710 silicon Inorganic materials 0.000 claims description 30
- 239000010703 silicon Substances 0.000 claims description 30
- 150000002500 ions Chemical class 0.000 claims description 29
- 229910052751 metal Inorganic materials 0.000 claims description 27
- 239000002184 metal Substances 0.000 claims description 27
- -1 hydrogen ions Chemical class 0.000 claims description 21
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 13
- 150000002431 hydrogen Chemical class 0.000 claims description 7
- 238000010438 heat treatment Methods 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims 6
- 230000003213 activating effect Effects 0.000 claims 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 238000005530 etching Methods 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 239000002344 surface layer Substances 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 238000005499 laser crystallization Methods 0.000 description 6
- 239000010410 layer Substances 0.000 description 6
- 238000000137 annealing Methods 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 239000011651 chromium Substances 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 4
- JZLMRQMUNCKZTP-UHFFFAOYSA-N molybdenum tantalum Chemical compound [Mo].[Ta] JZLMRQMUNCKZTP-UHFFFAOYSA-N 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 230000004913 activation Effects 0.000 description 3
- 238000001704 evaporation Methods 0.000 description 3
- 238000005984 hydrogenation reaction Methods 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000007743 anodising Methods 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 239000010407 anodic oxide Substances 0.000 description 1
- 229910001439 antimony ion Inorganic materials 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
Description
【０００１】
【産業上の利用分野】本発明は、薄膜トランジスタの製
造方法に関するものである。
造方法に関するものである。
【０００２】
【従来の技術】近年、多結晶シリコン（以下ｐｏｌｙ−
Ｓｉと記す）膜を用いた薄膜トランジスタ、いわゆるｐ
ｏｌｙ−ＳｉＴＦＴ（Thin Film Transistor）が活性
回路素子としてＬＣＤ，ＳＲＡＭ等に用いられている。
特にレーザ結晶化処理を行ったｐｏｌｙ−Ｓｉ膜を活性
層に用いてＴＦＴを形成する方法には種々の報告があ
る。
Ｓｉと記す）膜を用いた薄膜トランジスタ、いわゆるｐ
ｏｌｙ−ＳｉＴＦＴ（Thin Film Transistor）が活性
回路素子としてＬＣＤ，ＳＲＡＭ等に用いられている。
特にレーザ結晶化処理を行ったｐｏｌｙ−Ｓｉ膜を活性
層に用いてＴＦＴを形成する方法には種々の報告があ
る。
【０００３】レーザ結晶化処理を用いる方法は低コスト
のガラス基板上に低温プロセスによってＴＦＴを形成す
ることができる。エキシマレーザ光を用いて非晶質シリ
コン層を結晶化する方法では、結晶粒は１０ｎｍ程度に
しか成長しないため、結晶粒界が多くなる。そこで水素
化処理によって、結晶粒界に存在する主要な欠陥である
ダングリングボンドを水素に置換することによって該ダ
ングリングボンドを除去する。
のガラス基板上に低温プロセスによってＴＦＴを形成す
ることができる。エキシマレーザ光を用いて非晶質シリ
コン層を結晶化する方法では、結晶粒は１０ｎｍ程度に
しか成長しないため、結晶粒界が多くなる。そこで水素
化処理によって、結晶粒界に存在する主要な欠陥である
ダングリングボンドを水素に置換することによって該ダ
ングリングボンドを除去する。
【０００４】その従来例を、図６の製造工程図によって
説明する。図６の（１）に示すように、ガラス基板１１
１上にはゲート１１２が設けられている。さらにガラス
基板１１１上にはゲート１１２を覆う状態に陽極酸化層
１１３，保護膜１１４およびゲート絶縁膜１１５が順に
形成されている。
説明する。図６の（１）に示すように、ガラス基板１１
１上にはゲート１１２が設けられている。さらにガラス
基板１１１上にはゲート１１２を覆う状態に陽極酸化層
１１３，保護膜１１４およびゲート絶縁膜１１５が順に
形成されている。
【０００５】まず化学的気相成長（以下ＣＶＤと記す）
法によって、上記ゲート絶縁膜１１５上にｎ型不純物を
含む非晶質シリコン膜（１１６）を成膜する。次いでエ
キシマレーザ光を用いたレーザ結晶化法によって、非晶
質シリコン膜（１１６）を結晶化してｐｏｌｙ−Ｓｉ膜
１１７を生成する。次いでＣＶＤ法によって、上記ｐｏ
ｌｙ−Ｓｉ膜１１７上に酸化シリコン膜１１８を成膜す
る。
法によって、上記ゲート絶縁膜１１５上にｎ型不純物を
含む非晶質シリコン膜（１１６）を成膜する。次いでエ
キシマレーザ光を用いたレーザ結晶化法によって、非晶
質シリコン膜（１１６）を結晶化してｐｏｌｙ−Ｓｉ膜
１１７を生成する。次いでＣＶＤ法によって、上記ｐｏ
ｌｙ−Ｓｉ膜１１７上に酸化シリコン膜１１８を成膜す
る。
【０００６】その後図６の（２）に示すように、リソグ
ラフィー技術とエッチングとによって、上記酸化シリコ
ン膜（１１８）をパターニングし、ゲート１１２の上方
の上記ｐｏｌｙ−Ｓｉ膜１１７上に酸化シリコン膜（１
１８）からなるエッチング停止パターン１１９を形成す
る。
ラフィー技術とエッチングとによって、上記酸化シリコ
ン膜（１１８）をパターニングし、ゲート１１２の上方
の上記ｐｏｌｙ−Ｓｉ膜１１７上に酸化シリコン膜（１
１８）からなるエッチング停止パターン１１９を形成す
る。
【０００７】次いで図６の（３）に示すように、ＣＶＤ
法によって、上記エッチング停止パターン１１９を覆う
状態にｎ型不純物を含むシリコン膜１２０と金属膜１２
１とを堆積する。
法によって、上記エッチング停止パターン１１９を覆う
状態にｎ型不純物を含むシリコン膜１２０と金属膜１２
１とを堆積する。
【０００８】その後図６の（４）に示すように、リソグ
ラフィー技術とエッチングとによって、上記金属膜１２
１と上記シリコン膜１２０とで、上記ゲート１１２の上
方両側にソース／ドレイン１２２，１２３を形成する。
ラフィー技術とエッチングとによって、上記金属膜１２
１と上記シリコン膜１２０とで、上記ゲート１１２の上
方両側にソース／ドレイン１２２，１２３を形成する。
【０００９】次いで、プラズマ水素化処理によって、上
記エッチング停止パターン１１９を通して、ゲート１１
２の上方におけるｐｏｌｙ−Ｓｉ膜１１７の界面に水素
（図示せず）を導入する。そしてダングリングボンドを
水素に置換して除去する。上記のようにして、ＴＦＴ
（Thin Film Transistor）１０１は形成される。
記エッチング停止パターン１１９を通して、ゲート１１
２の上方におけるｐｏｌｙ−Ｓｉ膜１１７の界面に水素
（図示せず）を導入する。そしてダングリングボンドを
水素に置換して除去する。上記のようにして、ＴＦＴ
（Thin Film Transistor）１０１は形成される。
【００１０】
【発明が解決しようとする課題】しかしながら、上記製
造方法によって形成されたＴＦＴでは、水素はエッチン
グ停止パターンを通してのみｐｏｌｙ−Ｓｉ膜に供給さ
れる。そのため、ｐｏｌｙ−Ｓｉ膜の全体に水素を供給
することは困難であるため、その抵抗は高くなる。また
ソース／ドレイン領域の活性化アニール処理を高温で行
う必要がある。さらにドレイン近傍に電界が集中し易い
のでリーク電流が多い。
造方法によって形成されたＴＦＴでは、水素はエッチン
グ停止パターンを通してのみｐｏｌｙ−Ｓｉ膜に供給さ
れる。そのため、ｐｏｌｙ−Ｓｉ膜の全体に水素を供給
することは困難であるため、その抵抗は高くなる。また
ソース／ドレイン領域の活性化アニール処理を高温で行
う必要がある。さらにドレイン近傍に電界が集中し易い
のでリーク電流が多い。
【００１１】本発明は、キャリア移動特性とリーク電流
特性とに優れた薄膜トランジスタおよびその製造方法を
提供することを目的とする。
特性とに優れた薄膜トランジスタおよびその製造方法を
提供することを目的とする。
【００１２】
【課題を解決するための手段】本発明は、上記目的を達
成するためになされた薄膜トランジスタの製造方法であ
る。
成するためになされた薄膜トランジスタの製造方法であ
る。
【００１３】薄膜トランジスタは以下のような構成を成
す。すなわち、少なくとも表面が絶縁性を有する基体上
にはゲートとそれを覆うゲート絶縁膜を含む絶縁膜とが
形成されている。そしてゲート上を含む基体上には絶縁
膜を介して水素化を施した多結晶シリコン膜が形成され
ている。さらにゲート上方の多結晶シリコン膜上には酸
化シリコン膜パターンが形成されている。そしてそのパ
ターンの両外側の多結晶シリコン膜上には、水素を含む
非晶質シリコン膜，導電型シリコン膜および金属膜が下
から順次積層されていて、それらの膜によってソース／
ドレインが形成されているものである。液晶表示装置
は、上記薄膜トランジスタを備えたものである。
す。すなわち、少なくとも表面が絶縁性を有する基体上
にはゲートとそれを覆うゲート絶縁膜を含む絶縁膜とが
形成されている。そしてゲート上を含む基体上には絶縁
膜を介して水素化を施した多結晶シリコン膜が形成され
ている。さらにゲート上方の多結晶シリコン膜上には酸
化シリコン膜パターンが形成されている。そしてそのパ
ターンの両外側の多結晶シリコン膜上には、水素を含む
非晶質シリコン膜，導電型シリコン膜および金属膜が下
から順次積層されていて、それらの膜によってソース／
ドレインが形成されているものである。液晶表示装置
は、上記薄膜トランジスタを備えたものである。
【００１４】薄膜トランジスタの製造方法としては、第
１工程で、絶縁性表面の基体上のゲートを覆う状態にし
て少なくともゲート絶縁膜を含む絶縁膜を形成した後、
その上面側に多結晶シリコン膜を形成する。第２工程
で、多結晶シリコン膜上に酸化シリコン膜を成膜した
後、パターニングしてゲート上方に酸化シリコン膜パタ
ーンを形成する。第３工程で、酸化シリコン膜パターン
を覆う状態にして多結晶シリコン膜上に水素を含む非晶
質シリコン膜，導電型シリコン膜および金属膜を順次形
成する。第４工程で、熱処理によって、非晶質シリコン
膜中の水素を多結晶シリコン膜に導入し、導電型シリコ
ン膜中の導電性不純物を活性化する。そして第５工程
で、金属膜と導電型シリコン膜と非晶質シリコン膜とを
パターニングしてソース／ドレインを形成する。
１工程で、絶縁性表面の基体上のゲートを覆う状態にし
て少なくともゲート絶縁膜を含む絶縁膜を形成した後、
その上面側に多結晶シリコン膜を形成する。第２工程
で、多結晶シリコン膜上に酸化シリコン膜を成膜した
後、パターニングしてゲート上方に酸化シリコン膜パタ
ーンを形成する。第３工程で、酸化シリコン膜パターン
を覆う状態にして多結晶シリコン膜上に水素を含む非晶
質シリコン膜，導電型シリコン膜および金属膜を順次形
成する。第４工程で、熱処理によって、非晶質シリコン
膜中の水素を多結晶シリコン膜に導入し、導電型シリコ
ン膜中の導電性不純物を活性化する。そして第５工程
で、金属膜と導電型シリコン膜と非晶質シリコン膜とを
パターニングしてソース／ドレインを形成する。
【００１５】また第３工程で、酸化シリコン膜パターン
を覆う状態にして多結晶シリコン膜上に非晶質シリコン
膜を成膜した後、イオンドーピングによって、非晶質シ
リコン膜中に水素イオンを注入し、その表層に導電型不
純物イオンを注入した後、金属膜を形成する。またイオ
ンドーピングのかわりにプラズマドーピングによって、
非晶質シリコン膜中に水素イオンを導入するとともに導
電型不純物イオンを導入し、その後金属膜を形成しても
よい。
を覆う状態にして多結晶シリコン膜上に非晶質シリコン
膜を成膜した後、イオンドーピングによって、非晶質シ
リコン膜中に水素イオンを注入し、その表層に導電型不
純物イオンを注入した後、金属膜を形成する。またイオ
ンドーピングのかわりにプラズマドーピングによって、
非晶質シリコン膜中に水素イオンを導入するとともに導
電型不純物イオンを導入し、その後金属膜を形成しても
よい。
【００１６】
【作用】上記構成の薄膜トランジスタでは、ソース／ド
レインが非晶質シリコン膜と導電型シリコン膜と金属膜
とから形成されていることから、非晶質シリコン膜がオ
フセットになる。したがって、薄膜トランジスタはオフ
セット構造になるので、ドレイン近傍の電界緩和によっ
てリーク電流が小さくなる。さらにゲート上に絶縁膜を
介して水素化した多結晶シリコン膜が形成されているこ
とから、多結晶シリコン膜のダングリングボンドは水素
によって置換されて除去される。そのため、多結晶シリ
コン膜で形成されるチャネル領域のキャリア移動度が高
まる。また、本発明の薄膜トランジスタは従来の薄膜ト
ランジスタの課題を解決したものであるから、従来の薄
膜トランジスタと同様に、液晶表示装置に用いることが
できる。
レインが非晶質シリコン膜と導電型シリコン膜と金属膜
とから形成されていることから、非晶質シリコン膜がオ
フセットになる。したがって、薄膜トランジスタはオフ
セット構造になるので、ドレイン近傍の電界緩和によっ
てリーク電流が小さくなる。さらにゲート上に絶縁膜を
介して水素化した多結晶シリコン膜が形成されているこ
とから、多結晶シリコン膜のダングリングボンドは水素
によって置換されて除去される。そのため、多結晶シリ
コン膜で形成されるチャネル領域のキャリア移動度が高
まる。また、本発明の薄膜トランジスタは従来の薄膜ト
ランジスタの課題を解決したものであるから、従来の薄
膜トランジスタと同様に、液晶表示装置に用いることが
できる。
【００１７】上記薄膜トランジスタの製造方法では、多
結晶シリコン膜上に形成した酸化シリコン膜パターンを
覆う状態で多結晶シリコン膜上に水素を含む非晶質シリ
コン膜，導電型シリコン膜および金属膜を順に成膜し、
その後非晶質シリコン膜中の水素を多結晶シリコン膜に
拡散することから、多結晶シリコン膜は全域にわたって
水素化される。そのため、ソース／ドレインの抵抗が下
げられる。
結晶シリコン膜上に形成した酸化シリコン膜パターンを
覆う状態で多結晶シリコン膜上に水素を含む非晶質シリ
コン膜，導電型シリコン膜および金属膜を順に成膜し、
その後非晶質シリコン膜中の水素を多結晶シリコン膜に
拡散することから、多結晶シリコン膜は全域にわたって
水素化される。そのため、ソース／ドレインの抵抗が下
げられる。
【００１８】上記第３工程で、酸化シリコン膜パターン
を覆う状態にして多結晶シリコン膜上に非晶質シリコン
膜を成膜した後、イオンドーピングによって、非晶質シ
リコン膜中に、水素イオンを注入する方法では、非晶質
シリコン膜中に水素イオンを多量に含ませることが可能
になる。他方、プラズマドーピングによって、非晶質シ
リコン膜中に導電型不純物イオンを導入する方法では、
非晶質シリコン膜の表層に導電型不純物イオンを導入す
ることが容易になる。また上記方法では、非晶質シリコ
ン膜中に、水素イオンとともに導電型不純物イオンが導
入されることから、４００℃以下の低温アニール処理で
導電型不純物イオンが活性化される。したがって、低温
化プロセスが実現される。さらに導電型シリコン膜の成
膜を行う必要がなくなるので、成膜工程が省略できる。
を覆う状態にして多結晶シリコン膜上に非晶質シリコン
膜を成膜した後、イオンドーピングによって、非晶質シ
リコン膜中に、水素イオンを注入する方法では、非晶質
シリコン膜中に水素イオンを多量に含ませることが可能
になる。他方、プラズマドーピングによって、非晶質シ
リコン膜中に導電型不純物イオンを導入する方法では、
非晶質シリコン膜の表層に導電型不純物イオンを導入す
ることが容易になる。また上記方法では、非晶質シリコ
ン膜中に、水素イオンとともに導電型不純物イオンが導
入されることから、４００℃以下の低温アニール処理で
導電型不純物イオンが活性化される。したがって、低温
化プロセスが実現される。さらに導電型シリコン膜の成
膜を行う必要がなくなるので、成膜工程が省略できる。
【００１９】
【実施例】本発明の薄膜トランジスタの一実施例を、図
１の概略構成断面図によって説明する。
１の概略構成断面図によって説明する。
【００２０】図に示すように、少なくとも表面が絶縁性
を有する基体１１上の一部分にはゲート１２が形成され
ている。上記基体１１は、例えばガラス基板からなる。
またゲート１２は、例えば、モリブデン（Ｍｏ），タン
タル（Ｔａ），クロム（Ｃｒ），銅（Ｃｕ），チタン
（Ｔｉ），アルミニウム（Ａｌ）のうちの１種の金属ま
たはそれらの金属の複数種で形成した合金からなる。例
えばモリブデンタンタル（ＭｏＴａ）からなる。
を有する基体１１上の一部分にはゲート１２が形成され
ている。上記基体１１は、例えばガラス基板からなる。
またゲート１２は、例えば、モリブデン（Ｍｏ），タン
タル（Ｔａ），クロム（Ｃｒ），銅（Ｃｕ），チタン
（Ｔｉ），アルミニウム（Ａｌ）のうちの１種の金属ま
たはそれらの金属の複数種で形成した合金からなる。例
えばモリブデンタンタル（ＭｏＴａ）からなる。
【００２１】上記基体１１上にはゲート１２を覆う状態
に複数層の絶縁膜１３が形成されている。この複数層の
絶縁膜１３は、ゲート１２の表層を陽極酸化してなる酸
化膜１４と、基体１１を保護するものでそれを覆う状態
に成膜した窒化シリコン膜１５と、その上面に成膜した
酸化シリコンからなるゲート絶縁膜１６とで形成されて
いる。上記酸化膜１４はプラズマ酸化したものであって
もよい。
に複数層の絶縁膜１３が形成されている。この複数層の
絶縁膜１３は、ゲート１２の表層を陽極酸化してなる酸
化膜１４と、基体１１を保護するものでそれを覆う状態
に成膜した窒化シリコン膜１５と、その上面に成膜した
酸化シリコンからなるゲート絶縁膜１６とで形成されて
いる。上記酸化膜１４はプラズマ酸化したものであって
もよい。
【００２２】さらに上記ゲート絶縁膜１６の上面には多
結晶シリコン膜１７が成膜されている。この多結晶シリ
コン膜１７は、例えば、非晶質シリコン膜をレーザ結晶
化法によって多結晶化したものからなる。
結晶シリコン膜１７が成膜されている。この多結晶シリ
コン膜１７は、例えば、非晶質シリコン膜をレーザ結晶
化法によって多結晶化したものからなる。
【００２３】そしてゲート１２の上方の多結晶シリコン
膜１７上には、酸化シリコン膜パターン１８が形成され
ている。この酸化シリコン膜パターン１８は、後述する
ソース／ドレインを形成する際のエッチング停止層にな
るもので、かつ水素イオンを通す材料で形成される。
膜１７上には、酸化シリコン膜パターン１８が形成され
ている。この酸化シリコン膜パターン１８は、後述する
ソース／ドレインを形成する際のエッチング停止層にな
るもので、かつ水素イオンを通す材料で形成される。
【００２４】上記酸化シリコン膜パターン１８の両外側
における多結晶シリコン膜１７上には、水素を含む非晶
質シリコン（以下ａ−Ｓｉ：Ｈと記す）膜１９と導電型
シリコン膜２０と金属膜２１とを下から順に積層したソ
ース／ドレイン２２，２３が形成されている。さらに上
記ソース／ドレイン２２，２３およびその間を覆う状態
に窒化シリコンからなるパッシベーション膜２４が形成
されている。
における多結晶シリコン膜１７上には、水素を含む非晶
質シリコン（以下ａ−Ｓｉ：Ｈと記す）膜１９と導電型
シリコン膜２０と金属膜２１とを下から順に積層したソ
ース／ドレイン２２，２３が形成されている。さらに上
記ソース／ドレイン２２，２３およびその間を覆う状態
に窒化シリコンからなるパッシベーション膜２４が形成
されている。
【００２５】上記の如くに、薄膜トランジスタ１が構成
されている。
されている。
【００２６】上記構成の薄膜トランジスタ１では、ゲー
ト１２上に絶縁膜１３を介して水素化した多結晶シリコ
ン膜１７が形成されていることから、多結晶シリコン膜
１７の界面に存在するダングリングボンドは水素によっ
て置換されて除去される。そのため、チャネル領域のキ
ャリア移動度が高まる。さらにソース／ドレイン２２，
２３がａ−Ｓｉ：Ｈ膜１９と導電型シリコン膜２０と金
属膜２１とから形成されていることから、上記ａ−Ｓ
ｉ：Ｈ膜１９がオフセットになる。したがって、薄膜ト
ランジスタ１はオフセット構造になるので、ドレインと
して作用するソース／ドレイン２２（または２３）の近
傍の電界が緩和されて、リーク電流が小さくなる。ま
た、上記薄膜トランジスタ１は、従来の薄膜トランジス
タの課題を解決したものであるから、従来の薄膜トラン
ジスタと同様に、液晶表示装置に用いることができる。
ト１２上に絶縁膜１３を介して水素化した多結晶シリコ
ン膜１７が形成されていることから、多結晶シリコン膜
１７の界面に存在するダングリングボンドは水素によっ
て置換されて除去される。そのため、チャネル領域のキ
ャリア移動度が高まる。さらにソース／ドレイン２２，
２３がａ−Ｓｉ：Ｈ膜１９と導電型シリコン膜２０と金
属膜２１とから形成されていることから、上記ａ−Ｓ
ｉ：Ｈ膜１９がオフセットになる。したがって、薄膜ト
ランジスタ１はオフセット構造になるので、ドレインと
して作用するソース／ドレイン２２（または２３）の近
傍の電界が緩和されて、リーク電流が小さくなる。ま
た、上記薄膜トランジスタ１は、従来の薄膜トランジス
タの課題を解決したものであるから、従来の薄膜トラン
ジスタと同様に、液晶表示装置に用いることができる。
【００２７】次に、上記薄膜トランジスタ１の製造方法
を、図２，図３の製造工程図（その１），（その２）に
よって説明する。なお、図では、上記図１で説明したの
と同様の構成部品には同一符号を付して説明する。
を、図２，図３の製造工程図（その１），（その２）に
よって説明する。なお、図では、上記図１で説明したの
と同様の構成部品には同一符号を付して説明する。
【００２８】図２の（１）に示すように、少なくとも表
面が絶縁性を有する基体１１として、例えばガラス基板
上には、モリブデンタンタル（ＭｏＴａ）からなるゲー
ト１２が形成されている。そのゲート１２は、モリブデ
ン（Ｍｏ），タンタル（Ｔａ），クロム（Ｃｒ），銅
（Ｃｕ），チタン（Ｔｉ），アルミニウム（Ａｌ）等の
１種の金属またはそれらの金属の合金で形成することも
可能である。そして上記ゲート１２を覆う状態に複数層
の絶縁膜１３が形成されている。この複数層の絶縁膜１
３は、例えば、ゲート１２の表層を陽極酸化した酸化膜
１４と、それを覆う状態に成膜した窒化シリコンの保護
膜１５と、その上面に成膜した酸化シリコンのゲート絶
縁膜１６とで形成されている。
面が絶縁性を有する基体１１として、例えばガラス基板
上には、モリブデンタンタル（ＭｏＴａ）からなるゲー
ト１２が形成されている。そのゲート１２は、モリブデ
ン（Ｍｏ），タンタル（Ｔａ），クロム（Ｃｒ），銅
（Ｃｕ），チタン（Ｔｉ），アルミニウム（Ａｌ）等の
１種の金属またはそれらの金属の合金で形成することも
可能である。そして上記ゲート１２を覆う状態に複数層
の絶縁膜１３が形成されている。この複数層の絶縁膜１
３は、例えば、ゲート１２の表層を陽極酸化した酸化膜
１４と、それを覆う状態に成膜した窒化シリコンの保護
膜１５と、その上面に成膜した酸化シリコンのゲート絶
縁膜１６とで形成されている。
【００２９】そして第１工程で、例えば化学的気相成長
（以下ＣＶＤと記す）法に代表される成膜技術によっ
て、非晶質シリコン膜（３１）を成膜する。その後、レ
ーザ結晶化法によって、上記非晶質シリコン膜（３１）
にエキシマレーザ光を照射してレーザ結晶化処理を行
い、非晶質シリコン膜（３１）を多結晶シリコン膜１７
に改質する。
（以下ＣＶＤと記す）法に代表される成膜技術によっ
て、非晶質シリコン膜（３１）を成膜する。その後、レ
ーザ結晶化法によって、上記非晶質シリコン膜（３１）
にエキシマレーザ光を照射してレーザ結晶化処理を行
い、非晶質シリコン膜（３１）を多結晶シリコン膜１７
に改質する。
【００３０】次いで図２の（２）に示す第２工程を行
う。この工程では、ＣＶＤ法，蒸着法，スパッタ法等の
成膜技術によって、多結晶シリコン膜１７上に酸化シリ
コン膜３２を成膜する。その後、リソグラフィー技術と
エッチングとによって、酸化シリコン膜３２の２点鎖線
で示す部分を除去し、ゲート１２の上方の多結晶シリコ
ン膜１７上に残した酸化シリコン膜（３２）で酸化シリ
コン膜パターン１８を形成する。ここでは酸化シリコン
膜パターン１８を形成したが、例えば水素を通す材料で
あれば他の材料を用いても差し支えない。
う。この工程では、ＣＶＤ法，蒸着法，スパッタ法等の
成膜技術によって、多結晶シリコン膜１７上に酸化シリ
コン膜３２を成膜する。その後、リソグラフィー技術と
エッチングとによって、酸化シリコン膜３２の２点鎖線
で示す部分を除去し、ゲート１２の上方の多結晶シリコ
ン膜１７上に残した酸化シリコン膜（３２）で酸化シリ
コン膜パターン１８を形成する。ここでは酸化シリコン
膜パターン１８を形成したが、例えば水素を通す材料で
あれば他の材料を用いても差し支えない。
【００３１】続いて図２の（３）に示す第３工程を行
う。この工程では、例えばＣＶＤ法、ここでは２５０℃
以下の成膜温度でのＰＥＣＶＤ法によって、酸化シリコ
ン膜パターン１８を覆う状態にして多結晶シリコン膜１
７上に水素を含む非晶質シリコン（以下ａ−Ｓｉ：Ｈと
記す）膜１９を成膜する。次いでＣＶＤ法，蒸着法，ス
パッタ法等の成膜技術によって、ａ−Ｓｉ：Ｈ膜１９上
に導電型シリコン膜２０を成膜する。この導電型シリコ
ン膜２０は、ｎ型またはｐ型の不純物を含むシリコン膜
からなる。その後ＣＶＤ法，蒸着法，スパッタ法等の成
膜技術によって、導電型シリコン膜２０上に金属膜２１
を形成する。
う。この工程では、例えばＣＶＤ法、ここでは２５０℃
以下の成膜温度でのＰＥＣＶＤ法によって、酸化シリコ
ン膜パターン１８を覆う状態にして多結晶シリコン膜１
７上に水素を含む非晶質シリコン（以下ａ−Ｓｉ：Ｈと
記す）膜１９を成膜する。次いでＣＶＤ法，蒸着法，ス
パッタ法等の成膜技術によって、ａ−Ｓｉ：Ｈ膜１９上
に導電型シリコン膜２０を成膜する。この導電型シリコ
ン膜２０は、ｎ型またはｐ型の不純物を含むシリコン膜
からなる。その後ＣＶＤ法，蒸着法，スパッタ法等の成
膜技術によって、導電型シリコン膜２０上に金属膜２１
を形成する。
【００３２】その後図３の（４）に示す第４工程を行
う。この工程では、熱処理によって、ａ−Ｓｉ：Ｈ膜１
９中の水素を多結晶シリコン膜１７に拡散して、その多
結晶シリコン膜１７を水素化する。それとともに、導電
型シリコン膜２０中の導電性不純物を活性化する。上記
熱処理は、４００℃以下の温度で行う。例えば３７５℃
で熱処理を行う。
う。この工程では、熱処理によって、ａ−Ｓｉ：Ｈ膜１
９中の水素を多結晶シリコン膜１７に拡散して、その多
結晶シリコン膜１７を水素化する。それとともに、導電
型シリコン膜２０中の導電性不純物を活性化する。上記
熱処理は、４００℃以下の温度で行う。例えば３７５℃
で熱処理を行う。
【００３３】そして図３の（５）に示す第５工程を行
う。この工程では、リソグラフィー技術とエッチングと
によって、金属膜２１と導電型シリコン膜２０とａ−Ｓ
ｉ：Ｈ膜１９とをパターニングして、酸化シリコン膜パ
ターン１８の両外側にａ−Ｓｉ：Ｈ膜１９と導電型シリ
コン膜２０と金属膜２１とからなるソース／ドレイン２
２，２３を形成する。さらにＣＶＤ法によって、上記酸
化シリコン膜パターン１８とソース／ドレイン２２，２
３を覆う状態に、パッシベーション膜２４を窒化シリコ
ンで成膜する。上記の如くに、薄膜トランジスタ１は製
造される。
う。この工程では、リソグラフィー技術とエッチングと
によって、金属膜２１と導電型シリコン膜２０とａ−Ｓ
ｉ：Ｈ膜１９とをパターニングして、酸化シリコン膜パ
ターン１８の両外側にａ−Ｓｉ：Ｈ膜１９と導電型シリ
コン膜２０と金属膜２１とからなるソース／ドレイン２
２，２３を形成する。さらにＣＶＤ法によって、上記酸
化シリコン膜パターン１８とソース／ドレイン２２，２
３を覆う状態に、パッシベーション膜２４を窒化シリコ
ンで成膜する。上記の如くに、薄膜トランジスタ１は製
造される。
【００３４】上記薄膜トランジスタの製造方法では、多
結晶シリコン膜１７上に酸化シリコン膜パターン１８を
形成し、さらに酸化シリコン膜パターン１８を覆う状態
で多結晶シリコン膜１７上にａ−Ｓｉ：Ｈ膜１９，導電
型シリコン膜２０および金属膜２１の順に成膜した後、
ａ−Ｓｉ：Ｈ膜１９中の水素を多結晶シリコン膜１７に
拡散することから、多結晶シリコン膜１７は全域にわた
って水素化される。一般に、水素は酸化シリコン中を良
く通ることが知られている。したがって、ａ−Ｓｉ：Ｈ
膜１９中の水素は酸化シリコン膜パターン１８を通過す
る。そのため、酸化シリコン膜パターン１８に覆われて
いる部分の多結晶シリコン膜１７にも水素が導入される
ので、その部分の結晶粒界が解消して抵抗が下がる。
結晶シリコン膜１７上に酸化シリコン膜パターン１８を
形成し、さらに酸化シリコン膜パターン１８を覆う状態
で多結晶シリコン膜１７上にａ−Ｓｉ：Ｈ膜１９，導電
型シリコン膜２０および金属膜２１の順に成膜した後、
ａ−Ｓｉ：Ｈ膜１９中の水素を多結晶シリコン膜１７に
拡散することから、多結晶シリコン膜１７は全域にわた
って水素化される。一般に、水素は酸化シリコン中を良
く通ることが知られている。したがって、ａ−Ｓｉ：Ｈ
膜１９中の水素は酸化シリコン膜パターン１８を通過す
る。そのため、酸化シリコン膜パターン１８に覆われて
いる部分の多結晶シリコン膜１７にも水素が導入される
ので、その部分の結晶粒界が解消して抵抗が下がる。
【００３５】なお、ａ−Ｓｉ：Ｈ膜を用いて多結晶シリ
コン膜１７に水素を拡散する方法は、従来の水素を含む
窒化シリコン膜を用いて多結晶シリコン膜に水素を拡散
する方法にも応用できる。すなわち、水素を含む窒化シ
リコン膜の代わりにａ−Ｓｉ：Ｈ膜を用いて、水素を拡
散した後、ａ−Ｓｉ：Ｈ膜を除去する。そして、パッシ
ベーション膜としての窒化シリコン膜を結晶すればよ
い。
コン膜１７に水素を拡散する方法は、従来の水素を含む
窒化シリコン膜を用いて多結晶シリコン膜に水素を拡散
する方法にも応用できる。すなわち、水素を含む窒化シ
リコン膜の代わりにａ−Ｓｉ：Ｈ膜を用いて、水素を拡
散した後、ａ−Ｓｉ：Ｈ膜を除去する。そして、パッシ
ベーション膜としての窒化シリコン膜を結晶すればよ
い。
【００３６】次に上記製造方法での第３工程を以下のよ
うに行うことも可能である。それを図４の製造工程図に
よって説明する。なお、図１〜図３で説明したのと同様
の構成部品には同一符号を付して説明する。
うに行うことも可能である。それを図４の製造工程図に
よって説明する。なお、図１〜図３で説明したのと同様
の構成部品には同一符号を付して説明する。
【００３７】図４の（１）に示すように、酸化シリコン
膜パターン１８を覆う状態にして多結晶シリコン膜１７
上に非晶質シリコン膜４１を成膜する。
膜パターン１８を覆う状態にして多結晶シリコン膜１７
上に非晶質シリコン膜４１を成膜する。
【００３８】その後図４の（２）に示すように、イオン
ドーピング技術、例えばイオン注入法によって、非晶質
シリコン膜４１中に、水素イオン４２を注入する。それ
とともに、その非晶質シリコン膜４１の表層に導電型不
純物イオン４３を注入する。この導電型不純物イオン４
３としては、ｎ型不純物ではリンイオン（Ｐ+ ），ヒ素
イオン（Ａｓ+ ）またはアンチモンイオン（Ｓｂ+ ）が
代表的であり、例えばｐ型不純物ではホウ素イオン（Ｂ
+ ）が代表的である。そして導電型不純物イオン４３
は、１ｋｅＶ〜５ｋｅＶ程度の低いエネルギーで打ち込
む。
ドーピング技術、例えばイオン注入法によって、非晶質
シリコン膜４１中に、水素イオン４２を注入する。それ
とともに、その非晶質シリコン膜４１の表層に導電型不
純物イオン４３を注入する。この導電型不純物イオン４
３としては、ｎ型不純物ではリンイオン（Ｐ+ ），ヒ素
イオン（Ａｓ+ ）またはアンチモンイオン（Ｓｂ+ ）が
代表的であり、例えばｐ型不純物ではホウ素イオン（Ｂ
+ ）が代表的である。そして導電型不純物イオン４３
は、１ｋｅＶ〜５ｋｅＶ程度の低いエネルギーで打ち込
む。
【００３９】そして図４の（３）に示すように、ＣＶＤ
法，蒸着法，スパッタ法等の成膜技術によって、非晶質
シリコン膜４１の上面に金属膜２１を形成する。
法，蒸着法，スパッタ法等の成膜技術によって、非晶質
シリコン膜４１の上面に金属膜２１を形成する。
【００４０】また上記第３工程の製造方法では、イオン
ドーピング技術によって、非晶質シリコン膜４１中に水
素イオン４２を注入することから、非晶質シリコン膜４
１中には少なくとも窒化シリコン膜と同程度の水素イオ
ン４２を含ませることが可能になる。また非晶質シリコ
ン膜４１中には水素イオン４２と導電型不純物イオン４
３が注入されることから、その活性化アニール処理を４
００℃以下の温度で行うことが可能になる。したがっ
て、低温化プロセスが実現される。さらに導電型シリコ
ン膜を成膜する必要がないので、その成膜工程を省略す
ることができる。
ドーピング技術によって、非晶質シリコン膜４１中に水
素イオン４２を注入することから、非晶質シリコン膜４
１中には少なくとも窒化シリコン膜と同程度の水素イオ
ン４２を含ませることが可能になる。また非晶質シリコ
ン膜４１中には水素イオン４２と導電型不純物イオン４
３が注入されることから、その活性化アニール処理を４
００℃以下の温度で行うことが可能になる。したがっ
て、低温化プロセスが実現される。さらに導電型シリコ
ン膜を成膜する必要がないので、その成膜工程を省略す
ることができる。
【００４１】次に上記図２，図３で説明した製造方法の
第３工程は以下のようにも行える。それを図５の製造工
程図によって説明する。なお、上記図４で説明したのと
同様の構成部品には同一符号を付して説明する。
第３工程は以下のようにも行える。それを図５の製造工
程図によって説明する。なお、上記図４で説明したのと
同様の構成部品には同一符号を付して説明する。
【００４２】図５の（１）に示すように、酸化シリコン
膜パターン１８を覆う状態にして多結晶シリコン膜１７
上に非晶質シリコン膜４１を成膜する。
膜パターン１８を覆う状態にして多結晶シリコン膜１７
上に非晶質シリコン膜４１を成膜する。
【００４３】その後図５の（２）に示すように、プラズ
マドーピングによって、非晶質シリコン膜４１中に、水
素イオン４２を注入するとともに、その非晶質シリコン
膜４１の表層に導電型不純物イオン４３を注入する。
マドーピングによって、非晶質シリコン膜４１中に、水
素イオン４２を注入するとともに、その非晶質シリコン
膜４１の表層に導電型不純物イオン４３を注入する。
【００４４】そして図５の（３）に示すように、ＣＶＤ
法，蒸着法，スパッタ法等の成膜技術によって、非晶質
シリコン膜４１の上面に金属膜２１を形成する。
法，蒸着法，スパッタ法等の成膜技術によって、非晶質
シリコン膜４１の上面に金属膜２１を形成する。
【００４５】上記図５によって説明した第３工程の製造
方法では、プラズマドーピングによって、非晶質シリコ
ン膜４１中に水素イオン４２を導入するとともに導電型
不純物イオン４３を導入することから、非晶質シリコン
膜４１の表層に導電型不純物イオン４３を導入すること
が容易になる。また上記同様に、非晶質シリコン膜４１
中には水素イオン４２と導電型不純物イオン４３が注入
されることから、その活性化アニール処理を４００℃以
下の温度で行うことが可能になる。したがって、低温化
プロセスが実現される。さらに導電型シリコン膜を成膜
する必要がないので、その成膜工程を省略することがで
きる。
方法では、プラズマドーピングによって、非晶質シリコ
ン膜４１中に水素イオン４２を導入するとともに導電型
不純物イオン４３を導入することから、非晶質シリコン
膜４１の表層に導電型不純物イオン４３を導入すること
が容易になる。また上記同様に、非晶質シリコン膜４１
中には水素イオン４２と導電型不純物イオン４３が注入
されることから、その活性化アニール処理を４００℃以
下の温度で行うことが可能になる。したがって、低温化
プロセスが実現される。さらに導電型シリコン膜を成膜
する必要がないので、その成膜工程を省略することがで
きる。
【００４６】
【発明の効果】以上、説明したように本発明によれば、
ソース／ドレインが非晶質シリコン膜と導電型シリコン
膜と金属膜とから形成されているので、非晶質シリコン
膜がオフセットになる。したがって、薄膜トランジスタ
はオフセット構造になるので、オフ電流が低減でき、ド
レイン近傍の電界緩和によってリーク電流を小さくする
ことができる。さらにゲート上に絶縁膜を介して水素化
した多結晶シリコン膜が形成されているので、多結晶シ
リコン膜のダングリングボンドは水素によって置換して
除去できている。そのため、チャネル領域のキャリア移
動度の向上が図れる。
ソース／ドレインが非晶質シリコン膜と導電型シリコン
膜と金属膜とから形成されているので、非晶質シリコン
膜がオフセットになる。したがって、薄膜トランジスタ
はオフセット構造になるので、オフ電流が低減でき、ド
レイン近傍の電界緩和によってリーク電流を小さくする
ことができる。さらにゲート上に絶縁膜を介して水素化
した多結晶シリコン膜が形成されているので、多結晶シ
リコン膜のダングリングボンドは水素によって置換して
除去できている。そのため、チャネル領域のキャリア移
動度の向上が図れる。
【００４７】請求項１の発明によれば、多結晶シリコン
膜上に水素を含む非晶質シリコン膜を成膜し、その後非
晶質シリコン膜中の水素を多結晶シリコン膜に注入する
ことから、多結晶シリコン膜は全域にわたって水素化さ
れる。そのため、ソース／ドレインの抵抗が下げられ
る。
膜上に水素を含む非晶質シリコン膜を成膜し、その後非
晶質シリコン膜中の水素を多結晶シリコン膜に注入する
ことから、多結晶シリコン膜は全域にわたって水素化さ
れる。そのため、ソース／ドレインの抵抗が下げられ
る。
【００４８】請求項２の発明によれば、イオンドーピン
グによって、非晶質シリコン膜中に水素イオンを注入す
るので、非晶質シリコン膜中に水素イオンを多量に含ま
せることが可能になる。したがって、多結晶シリコン膜
の水素化を容易にかつ十分に行うことができる。したが
って、多結晶シリコン膜のダングリングボンドは除去で
きるので、チャネル領域のキャリアの移動度の向上が図
れる。
グによって、非晶質シリコン膜中に水素イオンを注入す
るので、非晶質シリコン膜中に水素イオンを多量に含ま
せることが可能になる。したがって、多結晶シリコン膜
の水素化を容易にかつ十分に行うことができる。したが
って、多結晶シリコン膜のダングリングボンドは除去で
きるので、チャネル領域のキャリアの移動度の向上が図
れる。
【００４９】請求項３の発明によれば、プラズマドーピ
ングによって、非晶質シリコン膜中に導電型不純物イオ
ンを導入するので、導電型不純物イオンは非晶質シリコ
ン膜の表層に容易に導入できる。したがって、非晶質シ
リコン膜の下層は、導電型不純物イオンが拡散されない
ので、その領域はオフセットとして機能する。
ングによって、非晶質シリコン膜中に導電型不純物イオ
ンを導入するので、導電型不純物イオンは非晶質シリコ
ン膜の表層に容易に導入できる。したがって、非晶質シ
リコン膜の下層は、導電型不純物イオンが拡散されない
ので、その領域はオフセットとして機能する。
【００５０】請求項２および請求項３の発明によれば、
非晶質シリコン膜中に、水素イオンと導電型不純物イオ
ンとが導入されるので、４００℃以下の低温アニール処
理で導電型不純物イオンの活性化が可能になる。したが
って、低温化プロセスが実現できる。
非晶質シリコン膜中に、水素イオンと導電型不純物イオ
ンとが導入されるので、４００℃以下の低温アニール処
理で導電型不純物イオンの活性化が可能になる。したが
って、低温化プロセスが実現できる。
【図１】本発明の実施例の概略構成断面図である。
【図２】本発明の実施例の製造工程図（その１）であ
る。
る。
【図３】本発明の実施例の製造工程図（その２）であ
る。
る。
【図４】第３工程の製造工程図である。
【図５】第３工程の製造工程図である。
【図６】従来例の製造工程図である。
１ 薄膜トランジスタ １１ 基体 １２ ゲート １３ 絶縁膜 １７ 多結晶シリコン膜 １８ 酸化シリコン膜 １９ 水素を含む非晶質シリコン（ａ−Ｓｉ：Ｈ）膜 ２０ 導電型シリコン膜 ２１ 金属膜 ２２ ソース／ドレイン ２３ ソース・ドレイン ３１ 非晶質シリコン膜 ３２ 酸化シリコン膜 ４１ 非晶質シリコン膜 ４２ 水素イオン ４３ 導電型不純物イオン
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−206532（ＪＰ，Ａ) 特開 平４−321219（ＪＰ，Ａ) 特開 平３−222370（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/786 H01L 21/336
Claims (3)
- 【請求項１】 少なくとも表面が絶縁性を有する基体上
に設けたゲートを覆う状態にして少なくともゲート絶縁
膜を含む絶縁膜を形成した後、その上面側に多結晶シリ
コン膜を形成する第１工程と、 前記多結晶シリコン膜上に酸化シリコン膜を成膜した
後、パターニングして前記ゲート上方の前記多結晶シリ
コン膜上に酸化シリコン膜パターンを形成する第２工程
と、 前記酸化シリコン膜パターンを覆う状態にして前記多結
晶シリコン膜上に水素を含む非晶質シリコン膜，導電型
シリコン膜および金属膜を順次形成する第３工程と、 熱処理によって、前記非晶質シリコン膜中の水素を前記
多結晶シリコン膜に導入するとともに、前記導電型シリ
コン膜中の導電性不純物を活性化する第４工程と、 前記金属膜と前記導電型シリコン膜と前記非晶質シリコ
ン膜とをパターニングしてソース／ドレインを形成する
第５工程とからなることを特徴とする薄膜トランジスタ
の製造方法。 - 【請求項２】 少なくとも表面が絶縁性を有する基体上
に設けたゲートを覆う状態にして少なくともゲート絶縁
膜を含む絶縁膜を形成した後、その上面側に多結晶シリ
コン膜を形成する第１工程と、 前記多結晶シリコン膜上に酸化シリコン膜を成膜した
後、パターニングして前記ゲート上方の前記多結晶シリ
コン膜上に酸化シリコン膜パターンを形成する第２工程
と、 前記酸化シリコン膜パターンを覆う状態にして前記多結
晶シリコン膜上に非晶質シリコン膜を成膜した後、イオ
ンドーピングによって、該非晶質シリコン膜中に水素イ
オンを注入するとともに該非晶質シリコン膜の表層に導
電型不純物イオンを注入し、その後前記金属膜を形成す
る第３工程と、 熱処理によって、前記非晶質シリコン膜中の水素を前記
多結晶シリコン膜に導入するとともに、前記導電型シリ
コン膜中の導電性不純物を活性化する第４工程と、 前記金属膜と前記導電型シリコン膜と前記非晶質シリコ
ン膜とをパターニングしてソース／ドレインを形成する
第５工程とからなることを特徴とする薄膜トランジスタ
の製造方法。 - 【請求項３】 少なくとも表面が絶縁性を有する基体上
に設けたゲートを覆う状態にして少なくともゲート絶縁
膜を含む絶縁膜を形成した後、その上面側に多結晶シリ
コン膜を形成する第１工程と、 前記多結晶シリコン膜上に酸化シリコン膜を成膜した
後、パターニングして前記ゲート上方の前記多結晶シリ
コン膜上に酸化シリコン膜パターンを形成する第２工程
と、 前記酸化シリコン膜パターンを覆う状態にして前記多結
晶シリコン膜上に非晶質シリコン膜を成膜した後、プラ
ズマドーピングによって、該非晶質シリコン膜中に水素
イオンと導電型不純物イオンとを導入し、その後前記金
属膜を形成する第３工程と、 熱処理によって、前記非晶質シリコン膜中の水素を前記
多結晶シリコン膜に導入するとともに、前記導電型シリ
コン膜中の導電性不純物を活性化する第４工程と、 前記金属膜と前記導電型シリコン膜と前記非晶質シリコ
ン膜とをパターニングしてソース／ドレインを形成する
第５工程とからなることを特徴とする薄膜トランジスタ
の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08779994A JP3344072B2 (ja) | 1994-03-31 | 1994-03-31 | 薄膜トランジスタの製造方法 |
| KR1019950005898A KR100379858B1 (ko) | 1994-03-31 | 1995-03-21 | 박막트랜지스터의제조방법 |
| US08/412,946 US5567633A (en) | 1994-03-31 | 1995-03-29 | Method for producing a thin film transistor having improved carrier mobility characteristics and leakage current characteristics |
| US08/671,730 US5728610A (en) | 1994-03-31 | 1996-06-28 | Method for producing a thin film transistor having improved carrier mobility characteristics and leakage current characteristics |
| KR1020020060929A KR100415915B1 (ko) | 1994-03-31 | 2002-10-07 | 박막트랜지스터 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08779994A JP3344072B2 (ja) | 1994-03-31 | 1994-03-31 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07273347A JPH07273347A (ja) | 1995-10-20 |
| JP3344072B2 true JP3344072B2 (ja) | 2002-11-11 |
Family
ID=13925035
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08779994A Expired - Fee Related JP3344072B2 (ja) | 1994-03-31 | 1994-03-31 | 薄膜トランジスタの製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US5567633A (ja) |
| JP (1) | JP3344072B2 (ja) |
| KR (2) | KR100379858B1 (ja) |
Families Citing this family (48)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3344072B2 (ja) * | 1994-03-31 | 2002-11-11 | ソニー株式会社 | 薄膜トランジスタの製造方法 |
| US5976919A (en) * | 1994-06-10 | 1999-11-02 | Matsushita Electric Industrial Co., Ltd. | Apparatus and method of manufacturing semiconductor element |
| KR100187387B1 (ko) * | 1995-10-07 | 1999-03-20 | 구자홍 | 박막트랜지스터의 오우믹층 활성화방법 |
| US5616933A (en) * | 1995-10-16 | 1997-04-01 | Sony Corporation | Nitride encapsulated thin film transistor fabrication technique |
| JP3645378B2 (ja) * | 1996-01-19 | 2005-05-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3729955B2 (ja) * | 1996-01-19 | 2005-12-21 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3645380B2 (ja) * | 1996-01-19 | 2005-05-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置 |
| JP3516424B2 (ja) * | 1996-03-10 | 2004-04-05 | 株式会社半導体エネルギー研究所 | 薄膜半導体装置 |
| KR100196336B1 (en) * | 1996-07-27 | 1999-06-15 | Lg Electronics Inc | Method of manufacturing thin film transistor |
| US5899711A (en) * | 1996-10-11 | 1999-05-04 | Xerox Corporation | Method for enhancing hydrogenation of thin film transistors using a metal capping layer and method for batch hydrogenation |
| US5707895A (en) * | 1996-10-21 | 1998-01-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Thin film transistor performance enhancement by water plasma treatment |
| TW386238B (en) * | 1997-01-20 | 2000-04-01 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing the same |
| US6010923A (en) * | 1997-03-31 | 2000-01-04 | Sanyo Electric Co., Ltd. | Manufacturing method of semiconductor device utilizing annealed semiconductor layer as channel region |
| US5920772A (en) * | 1997-06-27 | 1999-07-06 | Industrial Technology Research Institute | Method of fabricating a hybrid polysilicon/amorphous silicon TFT |
| EP0930166B1 (en) * | 1997-10-21 | 2005-02-23 | Microjet Technology Co., Ltd | Manufacturing process and structure of ink jet printhead |
| US5998229A (en) * | 1998-01-30 | 1999-12-07 | Samsung Electronics Co., Ltd. | Methods of manufacturing thin film transistors and liquid crystal displays by plasma treatment of undoped amorphous silicon |
| JP3788022B2 (ja) * | 1998-03-30 | 2006-06-21 | セイコーエプソン株式会社 | 薄膜トランジスタおよびその製造方法 |
| KR100325066B1 (ko) | 1998-06-30 | 2002-08-14 | 주식회사 현대 디스플레이 테크놀로지 | 박막트랜지스터의제조방법 |
| JP4332263B2 (ja) * | 1998-10-07 | 2009-09-16 | エルジー ディスプレイ カンパニー リミテッド | 薄膜トランジスタの製造方法 |
| US6518156B1 (en) | 1999-03-29 | 2003-02-11 | Hewlett-Packard Company | Configurable nanoscale crossbar electronic circuits made by electrochemical reaction |
| KR100596468B1 (ko) * | 1999-07-28 | 2006-07-03 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터의 게이트전극 및 그 제조방법 |
| KR100795323B1 (ko) * | 2000-04-11 | 2008-01-21 | 소니 가부시끼 가이샤 | 플랫 패널 디스플레이의 제조 방법 |
| KR100641627B1 (ko) * | 2000-07-19 | 2006-11-02 | 엘지.필립스 엘시디 주식회사 | 비정질 박막트랜지스터 및 그 제조방법 |
| KR100394028B1 (ko) * | 2000-12-28 | 2003-08-06 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그 제조방법 |
| US6518113B1 (en) * | 2001-02-06 | 2003-02-11 | Advanced Micro Devices, Inc. | Doping of thin amorphous silicon work function control layers of MOS gate electrodes |
| JP4860833B2 (ja) * | 2001-04-10 | 2012-01-25 | ゲットナー・ファンデーション・エルエルシー | 薄膜トランジスタの製造方法 |
| CN100474084C (zh) * | 2003-07-14 | 2009-04-01 | 株式会社半导体能源研究所 | 液晶显示器件 |
| US20050048706A1 (en) * | 2003-08-27 | 2005-03-03 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
| KR100685395B1 (ko) * | 2004-06-30 | 2007-02-22 | 삼성에스디아이 주식회사 | 유기전계발광표시장치의 제조방법 |
| KR100721555B1 (ko) * | 2004-08-13 | 2007-05-23 | 삼성에스디아이 주식회사 | 박막트랜지스터 및 그 제조 방법 |
| KR100731745B1 (ko) * | 2005-06-22 | 2007-06-22 | 삼성에스디아이 주식회사 | 유기전계발광표시장치 및 그 제조방법 |
| CN100459043C (zh) * | 2006-02-08 | 2009-02-04 | 财团法人工业技术研究院 | 多晶硅膜的制造方法以及薄膜晶体管的制造方法 |
| JP4200458B2 (ja) * | 2006-05-10 | 2008-12-24 | ソニー株式会社 | 薄膜トランジスタの製造方法 |
| TW200802858A (en) * | 2006-06-26 | 2008-01-01 | Tatung Co Ltd | Structure of semiconductor with low heat carrier effect |
| US8174013B2 (en) * | 2006-09-08 | 2012-05-08 | Sharp Kabushiki Kaisha | Semiconductor device, method for manufacturing the semiconductor device, and display device |
| KR101469026B1 (ko) | 2007-12-11 | 2014-12-05 | 삼성디스플레이 주식회사 | 표시 장치 및 그 표시판의 제조 방법 |
| JP5608347B2 (ja) | 2008-08-08 | 2014-10-15 | 株式会社半導体エネルギー研究所 | 半導体装置及び半導体装置の作製方法 |
| JP5563787B2 (ja) * | 2009-06-09 | 2014-07-30 | 三菱電機株式会社 | 薄膜トランジスタ及びその製造方法、並びに薄膜トランジスタアレイ基板及び表示装置 |
| WO2012117439A1 (ja) | 2011-02-28 | 2012-09-07 | パナソニック株式会社 | 薄膜半導体装置及びその製造方法 |
| JP2012204548A (ja) * | 2011-03-24 | 2012-10-22 | Sony Corp | 表示装置およびその製造方法 |
| CN102789989A (zh) * | 2012-08-15 | 2012-11-21 | 京东方科技集团股份有限公司 | 多晶硅晶体管制造方法及多晶硅晶体管、显示器件 |
| CN103913917B (zh) * | 2014-03-27 | 2017-02-22 | 上海天马微电子有限公司 | 一种tft阵列基板及显示面板 |
| JP6464368B2 (ja) | 2014-11-28 | 2019-02-06 | 株式会社Ｊｏｌｅｄ | 薄膜トランジスタ基板 |
| KR102283919B1 (ko) | 2015-01-06 | 2021-07-30 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| US9741871B2 (en) | 2015-11-03 | 2017-08-22 | International Business Machines Corporation | Self-aligned heterojunction field effect transistor |
| CN107481936A (zh) * | 2017-08-07 | 2017-12-15 | 武汉华星光电技术有限公司 | 低温多晶硅薄膜晶体管及其制备方法 |
| US10516058B2 (en) | 2017-08-07 | 2019-12-24 | Wuhan China Star Optoelectronics Technology Co., Ltd. | Low temperature polysilicon thin film transistor and preparation method thereof |
| SG11202108406RA (en) * | 2019-02-19 | 2021-09-29 | Applied Materials Inc | Polysilicon liners |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0714066B2 (ja) * | 1985-09-05 | 1995-02-15 | ソニー株式会社 | 半導体装置の製造方法 |
| JPH03132074A (ja) * | 1989-10-18 | 1991-06-05 | Matsushita Electric Ind Co Ltd | 薄膜の製造方法及び薄膜トランジスターの製造方法 |
| JPH03219643A (ja) * | 1990-01-25 | 1991-09-27 | Seiko Epson Corp | 半導体装置の製造方法 |
| JP2874271B2 (ja) * | 1990-04-12 | 1999-03-24 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| DE69127395T2 (de) * | 1990-05-11 | 1998-01-02 | Asahi Glass Co Ltd | Verfahren zum Herstellen eines Dünnfilm-Transistors mit polykristallinem Halbleiter |
| JP2796175B2 (ja) * | 1990-06-05 | 1998-09-10 | 松下電器産業株式会社 | 薄膜トランジスターの製造方法 |
| US5075237A (en) * | 1990-07-26 | 1991-12-24 | Industrial Technology Research Institute | Process of making a high photosensitive depletion-gate thin film transistor |
| JPH04186634A (ja) * | 1990-11-17 | 1992-07-03 | Seiko Epson Corp | 薄膜半導体装置の製造方法 |
| JPH04206836A (ja) * | 1990-11-30 | 1992-07-28 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH0563196A (ja) * | 1991-09-04 | 1993-03-12 | Hitachi Ltd | 薄膜半導体装置及びその製造方法並び液晶表示装置 |
| US5403756A (en) * | 1991-11-20 | 1995-04-04 | Sharp Kabushiki Kaisha | Method of producing a polycrystalline semiconductor film without annealing, for thin film transistor |
| US5559344A (en) * | 1992-01-31 | 1996-09-24 | Hitachi, Ltd. | Thin-film semiconductor element, thin-film semiconductor device and methods of fabricating the same |
| JP2779289B2 (ja) * | 1992-05-11 | 1998-07-23 | シャープ株式会社 | 薄膜トランジスタの製造方法 |
| KR960010338B1 (ko) * | 1992-12-30 | 1996-07-30 | 현대전자산업 주식회사 | 폴리실리콘 박막트랜지스터의 수소화처리방법 |
| JP3344072B2 (ja) * | 1994-03-31 | 2002-11-11 | ソニー株式会社 | 薄膜トランジスタの製造方法 |
-
1994
- 1994-03-31 JP JP08779994A patent/JP3344072B2/ja not_active Expired - Fee Related
-
1995
- 1995-03-21 KR KR1019950005898A patent/KR100379858B1/ko not_active IP Right Cessation
- 1995-03-29 US US08/412,946 patent/US5567633A/en not_active Expired - Lifetime
-
1996
- 1996-06-28 US US08/671,730 patent/US5728610A/en not_active Expired - Fee Related
-
2002
- 2002-10-07 KR KR1020020060929A patent/KR100415915B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100379858B1 (ko) | 2003-07-16 |
| JPH07273347A (ja) | 1995-10-20 |
| US5728610A (en) | 1998-03-17 |
| KR950034848A (ko) | 1995-12-28 |
| US5567633A (en) | 1996-10-22 |
| KR100415915B1 (ko) | 2004-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3344072B2 (ja) | 薄膜トランジスタの製造方法 | |
| US5646424A (en) | Transistor device employing crystallization catalyst | |
| US6169292B1 (en) | Thin film type monolithic semiconductor device | |
| US5966594A (en) | Semiconductor device and method for manufacturing the same | |
| US6346486B2 (en) | Transistor device and method of forming the same | |
| US6261875B1 (en) | Transistor and process for fabricating the same | |
| JP4802364B2 (ja) | 半導体層のドーピング方法、薄膜半導体素子の製造方法、及び半導体層の抵抗制御方法 | |
| US5834071A (en) | Method for forming a thin film transistor | |
| JPH0758339A (ja) | 半導体装置およびその作製方法 | |
| JP3869189B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP3359689B2 (ja) | 半導体回路およびその作製方法 | |
| JP3348531B2 (ja) | 薄膜トランジスタの水素化方法および薄膜トランジスタの形成方法 | |
| US6713330B1 (en) | Method of fabricating a thin film transistor | |
| JPH06333823A (ja) | 多結晶シリコン膜の製造方法、薄膜トランジスタの製造方法及びリモートプラズマ装置 | |
| US6127210A (en) | Manufacturing method of CMOS thin film semiconductor device and CMOS thin film semiconductor device manufactured thereby | |
| US6140159A (en) | Method for activating an ohmic layer for a thin film transistor | |
| JP3181901B2 (ja) | 薄膜トランジスタ | |
| JPH0786608A (ja) | 半導体装置およびその作製方法 | |
| JP3316201B2 (ja) | 半導体回路 | |
| JP3180499B2 (ja) | 半導体装置の製造方法 | |
| JP3333489B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP3181817B2 (ja) | 薄膜トランジスタ | |
| JP3238684B2 (ja) | 半導体回路の作製方法 | |
| JPH05315360A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0936369A (ja) | 薄膜半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080830 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080830 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090830 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100830 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |