KR100415915B1 - 박막트랜지스터 및 그 제조방법 - Google Patents

박막트랜지스터 및 그 제조방법 Download PDF

Info

Publication number
KR100415915B1
KR100415915B1 KR1020020060929A KR20020060929A KR100415915B1 KR 100415915 B1 KR100415915 B1 KR 100415915B1 KR 1020020060929 A KR1020020060929 A KR 1020020060929A KR 20020060929 A KR20020060929 A KR 20020060929A KR 100415915 B1 KR100415915 B1 KR 100415915B1
Authority
KR
South Korea
Prior art keywords
film
gate
silicon film
amorphous silicon
polycrystalline silicon
Prior art date
Application number
KR1020020060929A
Other languages
English (en)
Inventor
다람팔고사인
죠나단웨스트워터
우스이세쓰오
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Application granted granted Critical
Publication of KR100415915B1 publication Critical patent/KR100415915B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate

Abstract

본 발명은 저온프로세스에 의해 TFT의 활성층의 poly­Si막 전체를 수소화하여 그 저항의 저감을 도모하고, 또한 드레인 근방의 전계를 완화하여 리크전류의 저감을 도모한다.
절연성 표면의 기체(基體)(11)상에는 게이트(12)와 그것을 덮는 절연막(13)이 형성되고, 게이트(12)상을 포함하는 기체(11)상에는 절연막(13)을 개재하여 수소화를 실시한 다결정실리콘막(17)이 형성되어 있다. 또한, 게이트(12) 위쪽의 다결정실리콘막(17)상에는 산화실리콘막패턴(18)이 형성되고, 그 대략 양쪽 가장자리의 다결정실리콘막(17)상에는, a­Si:H막(19), 도전형 실리콘막(20), 금속막(21)이 적층되어 있고, 그들 막으로 소스/드레인(22),(23)이 형성되어 있다. 따라서, a­Si:H막(19)은 오프셋(offset)이 된다.

Description

박막트랜지스터 및 그 제조방법 {THIN FILM TRANSISTOR AND THE PRODUCTION METHOD THEREOF}
본 발명은 박막트랜지스터 및 그 제조방법에 관한 것이다.
근년, 다결정실리콘(이하, poly­Si라고 함)막을 사용한 박막트랜지스터, 이른바 poly­Si TFT (Thin Film Transistor)가 활성회로소자로서 LCD, SRAM 등에 사용되고 있다. 특히 레이저결정화처리를 행한 poly­Si막을 활성층에 사용하여 TFT를 형성하는 방법에는 각종의 보고가 있다.
레이저결정화처리를 이용하는 방법은 저코스트의 유리기판상에 저온프로세스에 의해 TFT를 형성할 수 있다. 엑시머레이저광을 사용하여 비정질실리콘층을 결정화하는 방법에서는, 결정립(結晶粒)은 10 nm 정도로 밖에 성장하지 않으므로, 결정입계가 많아진다. 그래서, 수소화처리에 의해 결정입계에 존재하는 주요한 결함인 덩글링본드를 수소로 치환함으로써 이 덩글링본드를 제거한다.
그 종래예에 대하여 제6도의 제조공정도에 따라서 설명한다.
제6도의 (1)에 나타낸 바와 같이, 유리기판(111)상에는 게이트(112)가 배설되어 있다. 또한, 유리기판(111)상에는 게이트(112)를 덮는 상태로 양극(陽極)산화층(113), 보호막(114) 및 게이트절연막(15)이 차례로 형성되어 있다.
먼저, 화학적 기상성장(氣相成長)(이하 CVD라고 함)법에 의해 상기 게이트절연막(115)상에 n 형 불순물을 함유하는 비정질실리콘막(116)을 성막한다.
이어서, 엑시머레이저광을 사용한 레이저결정화법에 의해 비정질 실리콘막 (116)을 결정화하여 poly­Si막(117)을 생성한다.
이어서, CVD 법에 의해 상기 poly­Si막(117)상에 산화실리콘막 (118)을 성막한다.
그 후, 제6도의 (2)에 나타낸 바와 같이, 리소그라피기술과 에칭에 의해 상기 산화실리콘막(118)을 패터닝하고, 게이트(112)의 위쪽의 상기 poly­Si막(117)상에 산화실리콘막(118)으로 이루어지는 에칭정지패턴(119)을 형성한다.
이어서, 제6도의 (3)에 나타낸 바와 같이, CVD 법에 의해 상기 에칭정지패턴(119)을 덮는 상태로 n형 불순물을 함유하는 실리콘막(120)과 금속막(121)을 퇴적한다.
그 후, 제6도의 (4)에 나타낸 바와 같이, 리소그라피기술과 에칭에 의해 상기 금속막(121)과 상기 실리콘막(120)으로 상기 게이트(112)의 위쪽 양측에 소스/드레인(122),(123)을 형성한다.
이어서, 플라즈마수소화처리에 의해 상기 에칭정지패턴(119)을 통하여, 게이트(112)의 위쪽에 있어서의 poly­Si막(117)의 계면에 수소(도시하지 않음)를 도입한 다. 그리고, 덩글링본드를 수소로 치환하여 제거한다.
상기와 같이 하여, TFT (Thin Film Transistor)(101)는 형성된다.
그러나, 상기 제조방법에 의해 형성된 TFT 에서는, 수소는 에칭정지패턴을 통해 서만 poly­Si막에 공급된다. 그러므로, poly­Si막의 전체에 수소를 공급하는 것은 곤란하므로, 그 저항은 높아진다.
또, 소스/드레인영역의 활성화어닐처리를 고온으로 행할 필요가 있다.
또한, 드레인 근방에 전계가 집중하기 쉬우므로 리크전류가 많다.
본 발명은 캐리어이동특성과 리크전류특성이 우수한 박막트랜지스터 및 그제조방법을 제공하는 것을 목적으로 한다.
제1도는 본 발명의 실시예의 개략구성단면도.
제2도는 본 발명의 실시예의 제조공정도(1).
제3도는 본 발명의 실시예의 제조공정도(2).
제4도 및 제5도는 제3 공정의 제조공정도.
제6도는 종래예의 제조공정도.
* 도면의 주요 부분에 대한 부호의 설명
(1): 박막트랜지스터, (11): 기체, (12): 게이트, (13): 절연막,
(17): 다결정실리콘막, (18): 산화실리콘막,
(19): 수소를 함유하는 비정질실리콘(a­Si:H)막,
(20): 도전형 실리콘막, (21): 금속막, (22): 소스/드레인,
(23): 소스·드레인, (31): 비정질실리콘막, (32): 산화실리콘막,
(41): 비정질실리콘막, (42): 수소이온, (43): 도전형 불순물이온.
본 발명은 상기 목적을 달성하기 위하여 이루어진 박막트랜지스터 및 그 제조방법이다.
박막트랜지스터는 다음과 같은 구성을 이룬다.
즉, 최소한 표면이 절연성을 가지는 기체(基體)상에는 게이트와 그것을 덮는 게이트절연막을 포함하는 절연막이 형성되어 있다. 그리고, 게이트상을 포함하는 기체상에는 절연막을 개재하여 수소화를 실시한 다결정실리콘막이 형성되어 있다. 또한, 게이트 위쪽의 다결정실리콘막상에는 산화실리콘막패턴이 형성되어 있다. 그리고, 그 패턴의 대략 양쪽 가장자리의 다결정실리콘막상에는 수소를 함유하는 비정질실리콘막, 도전형 실리콘막 및 금속막이 순차 적층되어 있고, 그들 막에 의해 소스/드레인이 형성되어 있다.
박막트랜지스터의 제조방법으로서는, 제1 공정에서, 절연성 표면의 기체상의 게이트를 덮는 상태로 하여 최소한 게이트절연막을 포함하는 절연막을 형성한 후, 그 상면측에 다결정실리콘막을 형성한다. 제2 공정에서, 다결정실리콘막상에 산화실리콘막을 성막한 후, 패터닝하여 게이트 위쪽에 산화실리콘막패턴을 형성한다. 제3 공정에서, 산화실리콘막패턴을 덮는 상태로 하여 다결정실리콘막상에 수소를 함유하는 비정질실리콘막, 도전형 실리콘막 및 금속막을 순차 형성한다. 제4 공정에서, 열처리에 의해 비정질실리콘막중의 수소를 다결정실리콘막에 도입하여, 도전형 실리콘막중의 도전성 불순물을 활성화한다. 그리고, 제5 공정에서, 금속막과 도전형 실리콘막과 비정질실리콘막을 패터닝하여 소스/드레인을 형성한다.
또, 제3 공정에서, 산화실리콘막패턴을 덮는 상태로 하여 다결정실리콘막상에 비정질실리콘막을 성막한 후, 이온도핑에 의해 비정질실리콘막중에 수소이온을 주입하고, 그 표층에 도전형 불순물이온을 주입한 후, 금속막을 형성한다.
또, 이온도핑의 대신에 플라즈마도핑에 의해 비정질실리콘막중에 수소이온을 도입하는 동시에 도전형 불순물이온을 도입하고, 그 후 금속막을 형성해도 된다.
상기 구성의 박막트랜지스터에서는, 소스/드레인이 비정질실리콘막과 도전형 실리콘막과 금속막으로 형성되어 있으므로, 비정질실리콘막은 오프셋이 된다. 따라서, 박막트랜지스터는 오프셋 구조가 되므로, 드레인 근방의 전계완화에 의해 리크전류가 작아진다.
또한, 게이트상에 절연막을 개재하여 수소화한 다결정실리콘막이 형성되어 있으므로, 다결정실리콘막의 덩글링본드는 수소에 의해 치환되어 제거된다. 그러므로, 다결정실리콘막으로 형성되는 채널영역의 캐리어이동도가 높아진다.
상기 박막트랜지스터의 제조방법에서는, 다결정실리콘막상에 형성한 산화실리콘패턴을 덮는 상태로 다결정실리콘막상에 수소를 함유하는 비정질실리콘막, 도전형 실리콘막 및 금속막을 차례로 성막하고, 그 후 비정질실리콘막중의 수소를 다결정실리콘막에 확산함으로써, 다결정실리콘막은 전역에 걸쳐서 수소화된다. 그러므로, 소스/드레인의 저항이 낮아진다.
상기 제3 공정에서, 산화실리콘막패턴을 덮는 상태로 하여 다결정실리콘막상에 비정질실리콘막을 성막한 후, 이온도핑에 의해 비정질실리콘막중에 수소이온을 주입하는 방법에서는, 비정질실리콘막중에 수소이온을 다량으로 함유시키는 것이 가능하게 된다.
한편, 플라즈마도핑에 의해 비정질실리콘막중에 도전형 불순물이온을 도입하는 방법에서는, 비정질실리콘막의 표층에 도전형 불순물이온을 도입하는 것이 용이하게 된다.
또, 상기 방법에서는, 비정질실리콘막중에 수소이온과 함께 도전형 불순물이온이 도입됨으로써, 400℃ 이하의 저온어닐처리로 도전형 불순물이온이 활성화된다. 따라서, 저온화 프로세스가 실현된다. 또한, 도전형 실리콘막의 성막을 행할 필요가 없어지므로, 성막공정을 생략할 수 있다.
본 발명의 박막트랜지스터의 일실시예에 대하여 제1도의 개략구성단면도에 따라서 설명한다.
도면에 나타낸 바와 같이, 최소한 표면이 절연성을 가지는 기체(基體)(11)상의 일부분에는 게이트(12)가 형성되어 있다. 상기 기체(11)는, 예를 들면 유리기판으로 이루어진다. 또, 게이트(12)는, 예를 들면 몰리브덴(Mo), 탄탈(Ta), 크롬(Cr), 동(Cu), 티탄(Ti), 알루미늄(Al) 중의 1종의 금속 또는 그들 금속의 복수종으로 형성한 합금으로 이루어진다. 예를 들면 몰리브덴탄탈(MoTa)로 이루어진다.
상기 기체(11)상에는 게이트(12)를 덮는 상태로 복수층의 절연막(13)이 형성되어 있다. 이 복수층의 절연막(13)은 게이트(12)의 표층을 양극(陽極)산화하여 이루어지는 산화막(14)과, 기체(11)를 보호하는 것으로 그것을 덮는 상태로 성막한 질화실리콘막(15)과, 그 상면에 성막한 산화실리콘으로 이루어지는 게이트절연막(16)으로 형성되어 있다. 상기 산화막(14)은 플라즈마산화한 것이라도 된다.
또한, 상기 게이트절연막(16)의 상면에는 다결정실리콘막(17)이 성막되어 있다. 이 다결정실리콘막(17)은, 예를 들면 비정질실리콘막을 레이저결정화법에 의해 다결정화한 것으로 이루어진다.
그리고, 게이트(12)의 위쪽의 다결정실리콘막(17)상에는, 산화실리콘막패턴 (18)이 형성되어 있다. 이 산화실리콘막패턴(18)은 후술하는 소스/드레인을 형성할 때의 에칭정지층으로 되는 것이고, 또한 수소이온을 통과시키는 재료로 형성된다.
상기 산화실리콘막패턴(18)의 대략 양쪽 가장자리에 있어서의 다결정실리콘막(17)상에 는, 수소를 함유하는 비정질실리콘(이하 a­Si:H라고 함)막(19)과 도전형 실리콘막(20)과 금속막(21)과를 적층한 소스/드레인(22),(23)이 형성되어 있다.
또한, 상기 소스/드레인(22),(23) 및 그 사이를 덮는 상태로 질화실리콘으로 이루어지는 패시베이션막(24)이 형성되어 있다.
상기와 같이, 박막트랜지스터(1)가 구성되어 있다.
상기 구성의 박막트랜지스터(1)에서는, 게이트(12)상에 절연막(13)을 개재하여 수소화한 다결정실리콘막(17)이 형성되어 있으므로, 다결정실리콘막(17)의 계면에 존재하는 덩글링본드는 수소에 의해 치환되어 제거된다. 그러므로, 채널영역의 캐리어이동도가 높아진다.
또한, 소스/드레인(22),(23)이 a­Si:H막(19)과 도전형 실리콘막(20)과 금속막(21)으로 형성되어 있으므로, 상기 a­Si:H막(19)은 오프셋이 된다. 따라서, 박막트랜지스터(1)는 오프셋 구조가 되므로, 드레인으로서 작용하는 소스/드레인(22) (또는 23) 근방의 전계가 완화되어서, 리크전류가 작아진다.
다음에, 상기 박막트랜지스터(1)의 제조방법에 대하여 제2도, 제3도의 제조공정도(1),(2)에 따라서 설명한다.
그리고, 도면에서는 상기 제1도에서 설명한 것과 동일한 구성부품에는 동일 부호를 붙여서 설명한다.
제2도의 (1)에 나타낸 바와 같이, 최소한 표면이 절연성을 가지는 기체(11)로서, 예를 들면 유리기판상에는, 몰리브덴탄탈(MoTa)로 이루어지는 게이트(12)가 형성되어 있다. 그 게이트(12)는 몰리브덴(Mo), 탄탈(Ta), 크롬(Cr), 동(Cu), 티탄(Ti), 알루미늄(Al) 등의 1종의 금속 또는 그들 금속의 합금으로 형성하는 것도 가능하다.
그리고, 상기 게이트(12)를 덮는 상태로 복수층의 절연막(13)이 형성되어 있다. 이 복수층의 절연막(13)은, 예를 들면 게이트(12)의 표층을 양극산화한 산화막(14)과, 그것을 덮는 상태로 성막한 질화실리콘의 보호막(15)과, 그 상면에 성막한 산화실리콘의 게이트절연막(16)으로 형성되어 있다.
그리고, 제1 공정에서, 예를 들면 화학적 기상성장(氣相成長)(이하 CVD라고 함)법으로 대표되는 성막기술에 의해 비정질실리콘막(31)을 성막한다. 그 후, 레이저결정화법에 의해 상기 비정질실리콘막(31)에 엑시머레이저광을 조사(照射)하여 레이저결정화처리를 행하여, 비정질실리콘막(31)을 다결정실리콘막(17)으로 개질(改質)한다.
이어서, 제2도의 (2)에 나타낸 제2 공정을 행한다. 이 공정에서는, CVD법, 증착법, 스퍼터법 등의 성막기술에 의해 다결정실리콘막(17)상에 산화실리콘막(32)을 성막한다.
그 후, 리소그라피기술과 에칭에 의해 산화실리콘막(32)의 2점쇄선으로 나타낸 부분을 제거하고, 게이트(12)의 위쪽의 다결정실리콘막(17)상에 남긴 산화실리콘막(32)으로 산화실리콘막패턴(18)을 형성한다.
여기서는 산화실리콘막패턴(18)을 형성하였으나, 예를 들면 수소를 통과시키는 재료이면 다른 재료를 사용해도 상관없다.
이어서, 제2도의 (3)에 나타낸 제3 공정을 행한다. 이 공정에서는, 예를 들면 CVD법, 여기서는 250℃ 이하의 성막온도에서의 PECVD 법에 의해 산화실리콘막패턴(18)을 덮는 상태로 하여 다결정실리콘막(17)상에 수소를 함유하는 비정질실리콘(이하 a­Si:H 라고 함)막(19)을 성막한다.
이어서, CVD법, 증착법, 스퍼터법 등의 성막기술에 의해 a­Si:H막(19)상에 도전형 실리콘막(20)을 성막한다. 이 도전형 실리콘막(20)은 n형 또는 p형의 불순물을 함유하는 실리콘막으로 이루어진다.
그 후, CVD법, 증착법, 스퍼터법 등의 성막기술에 의해 도전형 실리콘막(20)상에 금속막(21)을 형성한다.
그 후, 제3도의 (4)에 나타낸 제4 공정을 행한다. 이 공정에서는, 열처리에 의해 a­Si:H막(19)중의 수소를 다결정실리콘막(17)에 확산하여, 그 다결정실리콘막(17)을 수소화한다. 그와 동시에, 도전형 실리콘막(20)중의 도전성 불순물을 활성화한다. 상기 열처리는 400℃ 이하의 온도에서 행한다. 예를 들면 375℃ 에서 열처리를 행한다.
그리고, 제3도의 (5)에 나타낸 제5 공정을 행한다. 이 공정에서는, 리소그라피기술과 에칭에 의해, 금속막(21)과 도전형 실리콘막(20)과 a­Si:H막(19)을 패터닝하여, 산화실리콘막패턴(18)의 대략 양쪽 가장자리에 a­Si:H막(19)과 도전형 실리콘막(20)과 금속막(21)으로 이루어지는 소스/드레인(22),(23)을 형성한다.
또한, CVD 법에 의해 상기 산화실리콘막패턴(18)과 소스/드레인(22),(23)을 덮는 상태로 패시베이션막(24)을 질화실리콘으로 성막한다.
상기와 같이, 박막트랜지스터(1)는 제조된다.
상기 박막트랜지스터의 제조방법에서는, 다결정실리콘막(17)상에 산화실리콘막패턴(18)을 형성하고, 또한 산화실리콘막패턴(18)을 덮는 상태로 다결정실리콘막(17)상에 a­Si:H막(19), 도전형 실리콘막(20) 및 금속막(21)의 순으로 성막한 후, a­Si:H막(19)중의 수소를 다결정실리콘막(17)에 확산함으로써, 다결정실리콘막(17)은 전역에 걸쳐서 수소화된다. 일반적으로, 수소는 산화실리콘중을 양호하게 통과하는 것이 알려져 있다. 따라서, a­Si:H막(19)중의 수소는 산화실리콘막패턴(18)을 통과한다. 그러므로, 산화실리콘막패턴(18)에 덮여 있는 부분의 다결정실리콘막(17)에도 수소가 도입되므로, 그 부분의 결정입계가 해소하여 저항이 내려간다.
그리고, a­Si:H막을 사용하여 다결정실리콘막(17)에 수소를 확산하는 방법은 종래의 수소를 함유하는 질화실리콘막을 사용하여 다결정실리콘막에 수소를 확산하는 방법에도 응용할 수 있다.
즉, 수소를 함유하는 질화실리콘막의 대신에 a­Si:H막을 사용하여,수소를 확산한 후, a­Si:H막을 제거한다. 그리고, 패시베이션막으로서의 질화실리콘막을 결정(結晶)하면 된다.
다음에, 상기 제조방법에서의 제3 공정을 다음과 같이 행하는 것도 가능하다. 그것을 제4도의 제조공정도에 따라서 설명한다.
그리고, 제1도∼제3도에서 설명한 것과 동일한 구성부품에는 동일 부호를 붙여서 설명한다.
제4도의 (1)에 나타낸 바와 같이, 산화실리콘막패턴(18)을 덮는 상태로 하여 다결정실리콘막(17)상에 비정질실리콘막(41)을 성막한다.
그 후, 제4도의 (2)에 나타낸 바와 같이, 이온도핑기술, 예를 들면 이온주입법에 의해 비정질실리콘막(41)중에 수소이온(42)을 주입한다. 그와 동시에, 그 비정질실리콘막(41)의 표층에 도전형 불순물이온(43)을 주입한다. 이 도전형 불순물이온(43)으로서는, n형 불순물로는 인이온(P+), 비소이온(As+) 또는 안티몬이온(Sb+)이 대표적이고, 예를 들면 p형 불순물로는 붕소이온(B+)이 대표적이다. 그리고, 도전형 불순물이온(43)은 1 keV ∼ 5 keV 정도의 낮은 에너지로 타입한다.
그리고, 제4도의 (3)에 나타낸 바와 같이, CVD법, 증착법, 스퍼터법 등의 성막기술에 의해 비정질실리콘막(41)의 상면에 금속막(21)을 형성한다.
또, 상기 제3 공정의 제조방법에서는, 이온도핑기술에 의해 비정질실리콘막(41)중에 수소이온(42)을 주입함으로써, 비정질실리콘막(41)중에는 최소한 질화실리콘막과 동일 정도의 수소이온(42)을 함유시키는 것이 가능하게 된다.
또, 비정질실리콘막(41)중에는 수소이온(42)과 도전형 불순물이온(43)이 주입됨으로써, 그 활성화 어닐처리를 400℃ 이하의 온도에서 행하는 것이 가능하게 된다. 따라서, 저온화 프로세스가 실현된다.
또한, 도전형 실리콘막을 성막할 필요가 없으므로, 그 성막공정을 생략할 수 있다.
다음에, 상기 제2도, 제3도에서 설명한 제조방법의 제3 공정은 다음과 같이도 행할 수 있다. 그것을 제5도의 제조공정도에 따라서 설명한다.
그리고, 상기 제4도에서 설명한 것과 동일한 구성부품에는 동일 부호를 붙여서 설명한다.
제5도의 (1)에 나타낸 바와 같이, 산화실리콘막패턴(18)을 덮는 상태로 하여 다결정실리콘막(17)상에 비정질실리콘막(41)을 성막한다.
그 후, 제5도의 (2)에 나타낸 바와 같이, 플라즈마도핑에 의해 비정질실리콘막(41)중에 수소이온(42)을 주입하는 동시에, 그 비정질실리콘막(41)의 표층에 도전형 불순물이온(43)을 주입한다.
그리고, 제5도의 (3)에 나타낸 바와 같이, CVD법, 증착법, 스퍼터법 등의 성막기술에 의해 비정질실리콘막(41)의 상면에 금속막(21)을 형성한다.
상기 제5도에 따라서 설명한 제3 공정의 제조방법에서는, 플라즈마도핑에 의해 비정질실리콘막(41)중에 수소이온(42)을 도입하는 동시에 도전형 불순물이온(43)을 도입함으로써, 비정질실리콘막(41)의 표층에 도전형 불순물이온(43)을 도입하는 것이 용이하게 된다.
또, 상기와 마찬가지로, 비정질실리콘막(41)중에는 수소이온(42)과 도전형 불순물이온(43)이 주입됨으로써, 그 활성화 어닐처리를 400℃ 이하의 온도에서 행하는 것이 가능하게 된다. 따라서, 저온화 프로세스가 실현된다.
또한, 도전형 실리콘막을 성막할 필요가 없으므로, 그 성막공정을 생략할 수 있다.
이상 설명한 바와 같이, 소스/드레인이 비정질실리콘막과 도전형 실리콘막과 금속막으로 형성되어 있으므로, 비정질실리콘막은 오프셋이 된다. 따라서, 박막트랜지스터는 오프셋 구조로 되므로, 오프전류를 저감할 수 있고, 드레인 근방의 전계완화에 의해 리크전류를 작게 할 수 있다.
또한, 게이트상에 절연막을 개재하여 수소화한 다결정실리콘막이 형성되어 있으므로, 다결정실리콘막의 덩글링본드는 수소에 의해 치환하여 제거할 수 있다. 그러므로, 채널영역의 캐리어이동도의 향상을 도모할 수 있다.
다결정실리콘막상에 수소를 함유하는 비정질실리콘막을 성막하고, 그 후 비정질실리콘막중의 수소를 다결정실리콘막에 주입함으로써, 다결정실리콘막은 전역에 걸쳐서 수소화된다. 그러므로, 소스/드레인의 저항이 내려간다.
이온도핑에 의해 비정질실리콘막중에 수소이온을 주입하므로, 비정질실리콘막중에 수소이온을 다량으로 함유시키는 것이 가능하게 된다. 따라서, 다결정실리콘막의 수소화를 용이하게 또한 충분하게 행할 수 있다. 따라서, 다결정실리콘막의 덩글링본드는 제거할 수 있으므로, 채널영역의 캐리어의 이동도의 향상을 도모할 수 있다.
플라즈마도핑에 의해 비정질실리콘막중에 도전형 불순물이온을 도입하므로, 도전형 불순물이온은 비정질실리콘막의 표층에 용이하게 도입할 수 있다. 따라서, 비정질실리콘막의 하층은 도전형 불순물이온이 확산되지 않으므로, 그 영역은 오프셋으로 기능한다.
비정질실리콘막중에 수소이온과 도전형 불순물이온이 도입되므로, 400℃ 이하의 저온어닐처리로 도전형 불순물이온의 활성화가 가능하게 된다. 따라서, 저온화 프로세스를 실현할 수 있다.

Claims (3)

  1. 적어도 표면이 절연성을 갖는 기체 상에 형성된 게이트,
    적어도 상기 게이트를 피복한 상태로 상기 기체 상에 형성된 것으로서 적어도 게이트 절연막을 포함하는 절연막,
    수소화 처리를 하여 상기 절연막을 통하여 상기 게이트 위를 포함한 상기 기체 상에 형성된 다결정 실리콘막,
    상기 게이트의 상측의 상기 다결정 실리콘막 위에 형성된 산화 실리콘막 패턴,
    상기 산화 실리콘막 패턴의 양쪽 가장자리의 상기 다결정 실리콘막 상에 형성된 것으로서 수소를 함유하고, 상층에 도전형 불순물이 도입되어 있는 비정질 실리콘막, 그리고
    상기 비정질 실리콘막 위에 금속막을 적층하여 이루어지는 소스/드레인
    을 포함하는 박막 트랜지스터.
  2. 적어도 표면이 절연성을 갖는 기체 상에 형성된 게이트를 피복한 상태로 적어도 게이트 절연막을 포함한 절연막을 형성한 후, 상기 절연막의 상면측에 다결정 실리콘막을 형성하는 제1 단계,
    상기 다결정 실리콘막 위에 산화 실리콘막을 형성하고 상기 산화 실리콘막을 패터닝하여 상기 게이트 상측의 상기 다결정 실리콘막 위에 산화 실리콘막 패턴을형성하는 제2 단계,
    상기 산화 실리콘막 패턴을 피복한 상태로 하여, 상기 다결정 실리콘막 상에 수소를 함유하고, 상층에 도전형 불순물이 도입되어 있는 비정질 실리콘막 및 금속막을 순차 형성하는 제3 단계,
    열처리에 의해, 상기 비정질 실리콘막 중의 수소를 상기 다결정 실리콘막에 도입함과 함께, 상기 비정질 실리콘막 중의 도전성 불순물을 활성화하는 제4 단계, 그리고
    상기 금속막과 상기 비정질 실리콘막을 패터닝하여 소스/드레인을 형성하는 제5 단계
    를 포함하는 박막트랜지스터의 제조방법.
  3. 적어도 표면이 절연성을 갖는 기체 상에 형성된 게이트,
    적어도 상기 게이트를 피복한 상태로 상기 기체 상에 형성된 것으로서 적어도 게이트 절연막을 포함하는 절연막,
    수소화 처리를 하여 상기 절연막을 통하여 상기 게이트 위를 포함한 상기 기체 상에 형성된 다결정 실리콘막,
    상기 게이트 상측의 상기 다결정 실리콘막 위에 형성된 산화 실리콘 막 패턴,
    상기 산화 실리콘 막 패턴의 양쪽 가장자리의 상기 다결정 실리콘막 위에 형성된 것으로서 수소를 함유하고, 상층에 도전형 불순물이 도입되어 있는 비정질 실리콘막, 그리고
    상기 비정질 실리콘막 위에 금속막을 적층하여 이루어지는 소스/드레인
    을 포함하는 박막 트랜지스터를 구비한 액정 표시 장치.
KR1020020060929A 1994-03-31 2002-10-07 박막트랜지스터 및 그 제조방법 KR100415915B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-1994-00087799 1994-03-31
JP08779994A JP3344072B2 (ja) 1994-03-31 1994-03-31 薄膜トランジスタの製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1019950005898A Division KR100379858B1 (ko) 1994-03-31 1995-03-21 박막트랜지스터의제조방법

Publications (1)

Publication Number Publication Date
KR100415915B1 true KR100415915B1 (ko) 2004-01-24

Family

ID=13925035

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1019950005898A KR100379858B1 (ko) 1994-03-31 1995-03-21 박막트랜지스터의제조방법
KR1020020060929A KR100415915B1 (ko) 1994-03-31 2002-10-07 박막트랜지스터 및 그 제조방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1019950005898A KR100379858B1 (ko) 1994-03-31 1995-03-21 박막트랜지스터의제조방법

Country Status (3)

Country Link
US (2) US5567633A (ko)
JP (1) JP3344072B2 (ko)
KR (2) KR100379858B1 (ko)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3344072B2 (ja) * 1994-03-31 2002-11-11 ソニー株式会社 薄膜トランジスタの製造方法
US5976919A (en) * 1994-06-10 1999-11-02 Matsushita Electric Industrial Co., Ltd. Apparatus and method of manufacturing semiconductor element
KR100187387B1 (ko) * 1995-10-07 1999-03-20 구자홍 박막트랜지스터의 오우믹층 활성화방법
US5616933A (en) * 1995-10-16 1997-04-01 Sony Corporation Nitride encapsulated thin film transistor fabrication technique
JP3729955B2 (ja) * 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645378B2 (ja) * 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645380B2 (ja) * 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
JP3516424B2 (ja) * 1996-03-10 2004-04-05 株式会社半導体エネルギー研究所 薄膜半導体装置
KR100196336B1 (en) * 1996-07-27 1999-06-15 Lg Electronics Inc Method of manufacturing thin film transistor
US5899711A (en) * 1996-10-11 1999-05-04 Xerox Corporation Method for enhancing hydrogenation of thin film transistors using a metal capping layer and method for batch hydrogenation
US5707895A (en) * 1996-10-21 1998-01-13 Taiwan Semiconductor Manufacturing Company, Ltd. Thin film transistor performance enhancement by water plasma treatment
TW386238B (en) * 1997-01-20 2000-04-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US6010923A (en) * 1997-03-31 2000-01-04 Sanyo Electric Co., Ltd. Manufacturing method of semiconductor device utilizing annealed semiconductor layer as channel region
US5920772A (en) * 1997-06-27 1999-07-06 Industrial Technology Research Institute Method of fabricating a hybrid polysilicon/amorphous silicon TFT
EP0930166B1 (en) * 1997-10-21 2005-02-23 Microjet Technology Co., Ltd Manufacturing process and structure of ink jet printhead
KR100612984B1 (ko) * 1998-01-30 2006-10-31 삼성전자주식회사 박막 트랜지스터의 제조 방법
JP3788022B2 (ja) * 1998-03-30 2006-06-21 セイコーエプソン株式会社 薄膜トランジスタおよびその製造方法
KR100325066B1 (ko) 1998-06-30 2002-08-14 주식회사 현대 디스플레이 테크놀로지 박막트랜지스터의제조방법
JP4332263B2 (ja) * 1998-10-07 2009-09-16 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタの製造方法
US6518156B1 (en) 1999-03-29 2003-02-11 Hewlett-Packard Company Configurable nanoscale crossbar electronic circuits made by electrochemical reaction
KR100596468B1 (ko) * 1999-07-28 2006-07-03 엘지.필립스 엘시디 주식회사 박막트랜지스터의 게이트전극 및 그 제조방법
WO2001078045A1 (en) * 2000-04-11 2001-10-18 Sony Corporation Production method for flat panel display
KR100641627B1 (ko) * 2000-07-19 2006-11-02 엘지.필립스 엘시디 주식회사 비정질 박막트랜지스터 및 그 제조방법
KR100394028B1 (ko) * 2000-12-28 2003-08-06 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
US6518113B1 (en) * 2001-02-06 2003-02-11 Advanced Micro Devices, Inc. Doping of thin amorphous silicon work function control layers of MOS gate electrodes
JP4860833B2 (ja) * 2001-04-10 2012-01-25 ゲットナー・ファンデーション・エルエルシー 薄膜トランジスタの製造方法
CN100474084C (zh) * 2003-07-14 2009-04-01 株式会社半导体能源研究所 液晶显示器件
US20050048706A1 (en) * 2003-08-27 2005-03-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
KR100685395B1 (ko) * 2004-06-30 2007-02-22 삼성에스디아이 주식회사 유기전계발광표시장치의 제조방법
KR100721555B1 (ko) * 2004-08-13 2007-05-23 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법
KR100731745B1 (ko) * 2005-06-22 2007-06-22 삼성에스디아이 주식회사 유기전계발광표시장치 및 그 제조방법
CN100459043C (zh) * 2006-02-08 2009-02-04 财团法人工业技术研究院 多晶硅膜的制造方法以及薄膜晶体管的制造方法
JP4200458B2 (ja) 2006-05-10 2008-12-24 ソニー株式会社 薄膜トランジスタの製造方法
TW200802858A (en) * 2006-06-26 2008-01-01 Tatung Co Ltd Structure of semiconductor with low heat carrier effect
US8174013B2 (en) * 2006-09-08 2012-05-08 Sharp Kabushiki Kaisha Semiconductor device, method for manufacturing the semiconductor device, and display device
KR101469026B1 (ko) 2007-12-11 2014-12-05 삼성디스플레이 주식회사 표시 장치 및 그 표시판의 제조 방법
JP5608347B2 (ja) 2008-08-08 2014-10-15 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
JP5563787B2 (ja) * 2009-06-09 2014-07-30 三菱電機株式会社 薄膜トランジスタ及びその製造方法、並びに薄膜トランジスタアレイ基板及び表示装置
WO2012117439A1 (ja) 2011-02-28 2012-09-07 パナソニック株式会社 薄膜半導体装置及びその製造方法
JP2012204548A (ja) * 2011-03-24 2012-10-22 Sony Corp 表示装置およびその製造方法
CN102789989A (zh) * 2012-08-15 2012-11-21 京东方科技集团股份有限公司 多晶硅晶体管制造方法及多晶硅晶体管、显示器件
CN103913917B (zh) * 2014-03-27 2017-02-22 上海天马微电子有限公司 一种tft阵列基板及显示面板
JP6464368B2 (ja) 2014-11-28 2019-02-06 株式会社Ｊｏｌｅｄ 薄膜トランジスタ基板
KR102283919B1 (ko) 2015-01-06 2021-07-30 삼성디스플레이 주식회사 액정 표시 장치
US9741871B2 (en) 2015-11-03 2017-08-22 International Business Machines Corporation Self-aligned heterojunction field effect transistor
CN107481936A (zh) * 2017-08-07 2017-12-15 武汉华星光电技术有限公司 低温多晶硅薄膜晶体管及其制备方法
US10516058B2 (en) 2017-08-07 2019-12-24 Wuhan China Star Optoelectronics Technology Co., Ltd. Low temperature polysilicon thin film transistor and preparation method thereof
WO2020172299A1 (en) * 2019-02-19 2020-08-27 Applied Materials, Inc. Polysilicon liners

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0563196A (ja) * 1991-09-04 1993-03-12 Hitachi Ltd 薄膜半導体装置及びその製造方法並び液晶表示装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0714066B2 (ja) * 1985-09-05 1995-02-15 ソニー株式会社 半導体装置の製造方法
JPH03132074A (ja) * 1989-10-18 1991-06-05 Matsushita Electric Ind Co Ltd 薄膜の製造方法及び薄膜トランジスターの製造方法
JPH03219643A (ja) * 1990-01-25 1991-09-27 Seiko Epson Corp 半導体装置の製造方法
JP2874271B2 (ja) * 1990-04-12 1999-03-24 セイコーエプソン株式会社 半導体装置の製造方法
DE69127395T2 (de) * 1990-05-11 1998-01-02 Asahi Glass Co Ltd Verfahren zum Herstellen eines Dünnfilm-Transistors mit polykristallinem Halbleiter
JP2796175B2 (ja) * 1990-06-05 1998-09-10 松下電器産業株式会社 薄膜トランジスターの製造方法
US5075237A (en) * 1990-07-26 1991-12-24 Industrial Technology Research Institute Process of making a high photosensitive depletion-gate thin film transistor
JPH04186634A (ja) * 1990-11-17 1992-07-03 Seiko Epson Corp 薄膜半導体装置の製造方法
JPH04206836A (ja) * 1990-11-30 1992-07-28 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US5403756A (en) * 1991-11-20 1995-04-04 Sharp Kabushiki Kaisha Method of producing a polycrystalline semiconductor film without annealing, for thin film transistor
US5559344A (en) * 1992-01-31 1996-09-24 Hitachi, Ltd. Thin-film semiconductor element, thin-film semiconductor device and methods of fabricating the same
JP2779289B2 (ja) * 1992-05-11 1998-07-23 シャープ株式会社 薄膜トランジスタの製造方法
KR960010338B1 (ko) * 1992-12-30 1996-07-30 현대전자산업 주식회사 폴리실리콘 박막트랜지스터의 수소화처리방법
JP3344072B2 (ja) * 1994-03-31 2002-11-11 ソニー株式会社 薄膜トランジスタの製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0563196A (ja) * 1991-09-04 1993-03-12 Hitachi Ltd 薄膜半導体装置及びその製造方法並び液晶表示装置

Also Published As

Publication number Publication date
JPH07273347A (ja) 1995-10-20
KR950034848A (ko) 1995-12-28
KR100379858B1 (ko) 2003-07-16
US5567633A (en) 1996-10-22
JP3344072B2 (ja) 2002-11-11
US5728610A (en) 1998-03-17

Similar Documents

Publication Publication Date Title
KR100415915B1 (ko) 박막트랜지스터 및 그 제조방법
US5677549A (en) Semiconductor device having a plurality of crystalline thin film transistors
US6479838B2 (en) Thin film transistor, thin film transistor array substrate, liquid crystal display device, and electroluminescent display device
KR100203982B1 (ko) 반도체장치 및 그의 제작방법
US5858823A (en) Semiconductor circuit for electro-optical device and method of manufacturing the same
JP4802364B2 (ja) 半導体層のドーピング方法、薄膜半導体素子の製造方法、及び半導体層の抵抗制御方法
US6346486B2 (en) Transistor device and method of forming the same
US6261875B1 (en) Transistor and process for fabricating the same
JP2000174289A (ja) 半導体装置およびその作製方法
JP3869189B2 (ja) 薄膜トランジスタの作製方法
US7071040B2 (en) Method of fabricating thin film transistor
JPH09321305A (ja) 薄膜トランジスタ及びそれを用いた液晶表示装置
US6140159A (en) Method for activating an ohmic layer for a thin film transistor
JP4222966B2 (ja) 薄膜トランジスタおよびその製造方法
JP3181901B2 (ja) 薄膜トランジスタ
KR0166910B1 (ko) 액정표시소자용 박막트랜지스터 제조방법
JPH09186337A (ja) 薄膜トランジスタの製造方法並びにこの方法によって形成された電気光学表示装置
JP3181817B2 (ja) 薄膜トランジスタ
KR100304551B1 (ko) 박막트랜지스터제조방법
JPH05315360A (ja) 薄膜トランジスタの製造方法
JP3252997B2 (ja) 薄膜トランジスタおよびその製造方法
JPH05235356A (ja) 薄膜状絶縁ゲイト型半導体装置およびその作製方法
JPH04206934A (ja) 半導体装置およびその作製方法
JP2000286427A (ja) 電気光学装置
JP2000269516A (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090102

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee