CN103913917B - 一种tft阵列基板及显示面板 - Google Patents
一种tft阵列基板及显示面板 Download PDFInfo
- Publication number
- CN103913917B CN103913917B CN201410120700.4A CN201410120700A CN103913917B CN 103913917 B CN103913917 B CN 103913917B CN 201410120700 A CN201410120700 A CN 201410120700A CN 103913917 B CN103913917 B CN 103913917B
- Authority
- CN
- China
- Prior art keywords
- semiconductor
- array substrate
- tft array
- edge
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本发明公开了一种TFT阵列基板以及显示面板,用以解决现有技术中由带岛状ESL的TFT组成的显示面板存在画面显示效果差的问题。TFT阵列基板中的TFT包括栅极,第一绝缘层,半导体图形,刻蚀保护图形,以及源极和漏极,其中,源极和漏极不直接覆盖半导体图形的边缘,该半导体图形的边缘为半导体图形与第一绝缘层的交界边。采用本发明技术方案,令源极和漏极不直接覆盖第一绝缘层在与半导体图形交界边处的下陷区域,避免了由于尖端放电效应造成的TFT短路问题,提高了显示面板的显示效果。
Description
技术领域
本发明涉及显示面板领域,尤其涉及一种TFT阵列基板及包含该TFT阵列基板的显示面板。
背景技术
目前,带岛状ESL(Etch-stop layer,刻蚀保护层)的TFT(Thin Film Transistor;薄膜晶体管)结构以寄生电容小的优点,得到了广泛应用。请参阅图1a所示,为典型的带岛状ESL的TFT阵列基板断面结构示意图,如图所示,TFT阵列基板包括基板1和位于该基板1上的TFT,该TFT包括位于基板1上的栅极2,栅极绝缘层3,半导体图形4,刻蚀保护图形5,源极和漏极6,以及钝化层7。其中,TFT的俯视图参阅图1b所示。
目前,在制作带岛状ESL的TFT时,由于制作工艺的限制,导致TFT处容易发生短路问题,从而影响显示面板的显示效果。
发明内容
本发明实施例提供一种TFT阵列基板以及显示面板,用以解决现有技术中由带岛状ESL的TFT组成的显示面板存在画面显示效果差的问题。
本发明实施例提供的具体技术方案如下:
一种TFT阵列基板,包括:
一基板和位于所述基板上的TFT阵列,其中所述TFT包括:
位于所述基板上的栅极;
覆盖所述栅极的第一绝缘层;
位于所述第一绝缘层上且与所述栅极对应设置的半导体图形;
位于所述半导体图形上且覆盖部分半导体图形的刻蚀保护图形;
位于所述刻蚀保护图形和所述半导体图形上的源极和漏极,且,
所述源极和漏极不直接覆盖半导体图形的边缘,所述半导体图形的边缘即半导体图形与所述第一绝缘层的交界边。
一种显示面板,包括如上所述的TFT阵列基板、与所述TFT阵列基板相对设置的彩膜基板,以及位于两者之间的液晶分子层。
本发明实施例中,TFT阵列基板中的TFT包括栅极,第一绝缘层,半导体图形,刻蚀保护图形,以及源极和漏极,其中,源极和漏极不覆盖半导体图形的边缘,该半导体图形的边缘为半导体图形与第一绝缘层的交界边。采用本发明技术方案,令源极和漏极不覆盖下陷区域,避免了由于尖端放电效应造成的短路问题,提高了显示面板的显示效果。
附图说明
图1a为现有技术中典型的带岛状ESL的TFT阵列基板断面结构示意图;
图1b为现有技术中典型的带岛状ESL的TFT俯视结构示意图;
图2为本发明实施例中形成刻蚀保护图形时TFT阵列基板断面结构示意图;
图3为本发明实施例一中TFT阵列基板断面结构示意图一;
图4a为本发明实施例一中TFT俯视结构示意图;
图4b为本发明实施例一中源极和漏极与半导体图形放大俯视结构示意图;
图5为本发明实施例一中TFT阵列基板断面结构示意图二;
图6为本发明实施例二中TFT阵列基板断面结构示意图一;
图7a为本发明实施例二中TFT俯视结构示意图;
图7b为本发明实施例二中源极和漏极与半导体图形放大俯视结构示意图;
图8为本发明实施例二中TFT阵列基板断面结构示意图二;
图9为本发明实施例中显示面板断面结构示意图。
具体实施方式
发明人经研究发现,在对TFT中ESL层图案化时,通常采用干法刻蚀技术,即通过干刻气体对ESL层进行刻蚀。请参阅图2所示,为形成刻蚀保护图形50时的TFT断面结构示意图,在形成刻蚀保护图形50的过程中,为了保证非刻蚀保护图形50之外的ESL层刻蚀的彻底性,需要增加过刻量;此时,由于刻蚀保护图形50与栅极绝缘层30的材料相同或类似,干刻气体与ESL层以及栅极绝缘层30均产生反应,而半导体图形40与干刻气体的反应速度较慢,从而导致在半导体图形40周边区域干刻气体浓度增加,造成栅极绝缘层30上与半导体图形40的交接边处的过刻量更高,因而在两者的交接边处的栅极绝缘层30上形成下陷区域80。在上述存在下陷区域80的栅极绝缘层30、半导体图形40以及刻蚀保护图形50上方形成源极和漏极60后,则下陷区域80在栅极20和源漏极60间形成一类似尖端放电的形状。静电很容易在该下陷区域80处击穿栅绝缘层30,进而导致栅极20和源漏极60之间发生短路,影响显示面板的画面显示效果。
为了解决现有技术中由带岛状ESL的TFT组成的显示面板存在画面显示效果差的问题。本发明实施例中,TFT阵列基板中的TFT包括栅极,第一绝缘层,半导体图形,刻蚀保护图形,以及源极和漏极,其中,源极和漏极不直接覆盖半导体图形的边缘,该半导体图形的边缘为半导体图形与第一绝缘层的交界边。采用本发明技术方案,令源极和漏极不直接覆盖第一绝缘层在半导体图形边界处的下陷区域,避免了由于尖端放电效应造成的TFT短路问题,提高了显示面板的显示效果。
需要说明的是,由于在本发明实施例中,TFT阵列基板包括一基板以及位于该基板上的TFT阵列,该TFT阵列包含多个TFT,且本发明实施例提供的TFT阵列基板包括的每个TFT的实施方式类似,下面将以本发明实施例的TFT阵列基板包括的一个TFT的实施方式为例,结合附图对本发明实施例的方案进行说明。
实施例一
请参考图3,为本发明实施例一提供的TFT阵列基板断面结构示意图。如图所示,TFT阵列基板包括:基板10,位于基板10上的栅极20,第一绝缘层90,半导体图形40,刻蚀保护图形50,源极和漏极60,以及数据线100。
具体的,第一绝缘层90覆盖在栅极20上;半导体图形40位于第一绝缘层90的上方,且半导体图形40与栅极20对应设置,可选的,该半导体图形40的材料为氧化物半导体;刻蚀保护图形50位于半导体图形40的上方,覆盖部分半导体图形40,其中,刻蚀保护图形50为岛状图形;源极和漏极60位于半导体图形40和刻蚀保护图形50的上方,且源极和漏极60不直接覆盖半导体图形40的边缘,换句话讲,源极和漏极60与半导体图形40的边缘完全不交叠或者两者之间不直接接触,即两者之间存在其它物质层将两者隔开,其中,该半导体图形40的边缘为半导体图形40与第一绝缘层90的交界边;数据线100与源极和漏极60位于同一层。
请参阅图4a,为本发明实施例一提供的TFT俯视结构示意图,该TFT俯视结构示意图沿A A′的断面图即为图3所示的TFT阵列基板断面结构示意图。如图所示,实施例一提供的TFT中,为了使源极和漏极60不直接覆盖半导体图形40的边缘,通过增大半导体图形40的覆盖面积,令源极600和漏极610均位于半导体图形40的覆盖区域范围内,并且,考虑到TFT尺寸问题,较优的,源极600和漏极610的边缘距离半导体图形40边缘的最小距离d大于等于0.1微米,请参阅图4b,为本发明实施例一中将图4a中区域P放大后的俯视结构示意图。
半导体图形40在第一方向上的长度大于刻蚀保护图形50的长度,刻蚀保护图形50在第二方向上的长度大于半导体图形40的长度,即刻蚀保护图形50在第二方向上覆盖部分半导体图形40的边缘,半导体图形40和刻蚀保护图形50呈十字设置。其中,在本实施例一中,第一方向与数据线100延伸方向相垂直,第二方向与数据线100延伸方向相同。上述源极600和漏极610之间为断开设置,即源极600和漏极610之间存在沿第二方向延伸的狭长区域S(参阅图4b所示),该狭长区域S与半导体图形40的交叠区域均设置有刻蚀保护图形50;此外,上述源极600和漏极610分别通过与该源极和漏极60位于同一层的第一连接线6000和第二连接线6100连接电信号,其中,第一连接线6000用于连接数据线100与源极600,第二连接线6100与漏极610相连接。第一连接线6000和第二连接线6100均位于刻蚀保护图形50上且不覆盖未被刻蚀保护图形50覆盖的半导体图形的边缘。在被第一连接线6000和第二连接线6100覆盖的半导体图形40的边缘处,第一连接线6000和半导体图形40的边缘之间存在刻蚀保护图形50以及第二连接线6100和半导体图形40的边缘之间也存在刻蚀保护图形50,因此第一连接线6000和第二连接线6100均没有直接覆盖半导体图形40的边缘。
请参阅图5,为本发明实施例一中图4a所示TFT俯视图沿BB′方向的断面结构示意图,如图所示,刻蚀保护图形50完全覆盖半导体图形40,而源极和漏极60位于刻蚀保护图形50的上方,避免了源极和漏极60直接覆盖半导体图形50和第一绝缘层90的边缘所引起的TFT短路问题,提高了显示装置的性能。
优选的,第一连接线6000与第二连接线6100位于半导体图形40在第二方向上的同一边,且不覆盖未被刻蚀保护图形50覆盖的半导体图形40的边缘。此外,第一连接线6000与第二连接线6100也可以分别位于所述半导体图形40在第二方向上的两个不同边,且不覆盖未被刻蚀保护图形5覆盖的半导体图形40的边缘。
采用上述技术方案,源极和漏极60位于半导体图形40的上方并且位于半导体图形40的覆盖区域范围内,使源极和漏极60以及数据线100均不直接覆盖半导体图形40的边缘;此外第一连接线6000和第二连接线6100均位于刻蚀保护图形50上且不直接覆盖半导体图形40的边缘,从而避免了源极和漏极60、数据线100、以及第一连接线6000和第二连接线6100位于第一绝缘层90的下陷区域处,进而避免了发生短路问题,提高了显示面板的显示效果。
实施例二
请参考图6,为本发明实施例二提供的TFT阵列基板断面结构示意图。如图所示,实施例二提供的TFT阵列基板包括:基板10,位于基板10上的栅极20,第一绝缘层90,半导体图形40,刻蚀保护图形50,以及源极和漏极60。
具体的,第一绝缘层90覆盖在栅极20上;半导体图形40位于第一绝缘层90的上方,且半导体图形40与栅极20对应设置,可选的,该半导体图形40的材料为氧化物半导体;刻蚀保护图形50位于半导体图形40的上方,覆盖部分半导体图形40,其中,刻蚀保护图形50为岛状图形;源极和漏极60位于半导体图形40和刻蚀保护图形50的上方,且源极和漏极60不直接覆盖半导体图形40的边缘,换句话讲,源极和漏极60与半导体图形40的边缘完全不交叠或者两者之间不直接接触,即两者之间存在其它物质层将两者隔开,其中,该半导体图形40的边缘为半导体图形40与第一绝缘层90的交界边。
请参阅图7a,为本发明实施例二提供的TFT俯视结构示意图,该TFT俯视结构示意图沿DD′的断面图即为图6所示的TFT阵列基板断面结构示意图。如图所示,实施例二提供的TFT中,为了使源极和漏极60不直接覆盖半导体图形40的边缘,可选的,通过增大半导体图形40的覆盖面积,令源极600和漏极610位于半导体图形40的覆盖区域范围内,并且,考虑到TFT尺寸问题,较优的,源极600和漏极610的边缘距离半导体图形40边缘的最小距离d大于等于0.1微米,请参阅图7b,为本发明实施例二中对图7a中区域P放大后的俯视结构示意图。
半导体图形40在第一方向上的长度大于刻蚀保护图形50的长度,刻蚀保护图形50在第二方向上的长度大于半导体图形40的长度,即刻蚀保护图形50在第二方向上覆盖部分半导体图形40的边缘,半导体图形40和刻蚀保护图形50呈十字设置。其中,在本实施例二中,第一方向与数据线100延伸方向相同,第二方向与数据线100延伸方向相垂直。上述源极600和漏极610之间为断开设置,即源极600和漏极610之间存在沿第二方向延伸的狭长区域S(参阅图7b所示),该狭长区域S与半导体图形40的交叠区域均设置有刻蚀保护图形50;此外,上述源极600和漏极610分别通过与该源极和漏极60位于同一层的第一连接线6000和第二连接线6100连接电信号,其中,第一连接线6000用于连接数据线100与源极600,第二连接线6100与漏极610相连接。第一连接线6000和第二连接线6100均位于刻蚀保护图形50上且不覆盖未被刻蚀保护图形50覆盖的半导体图形40的边缘。在被第一连接线6000和第二连接线6100覆盖的半导体图形40的边缘处,第一连接线6000和半导体图形40的边缘之间存在刻蚀保护图形50以及第二连接线6100和半导体图形40的边缘之间也存在刻蚀保护图形50,因此第一连接线6000和第二连接线6100均没有直接覆盖半导体图形40的边缘。
请参阅图8,为本发明实施例二中图7a所示TFT俯视图沿CC′方向的断面结构示意图,如图所示,刻蚀保护图形50完全覆盖半导体图形40,而源极和漏极60位于刻蚀保护图形50和第一绝缘层90的上方,避免了源极和漏极60直接覆盖半导体图形50和第一绝缘层90的边缘所引起的TFT短路问题,提高了显示装置的性能。
优选的,第一连接线6000与第二连接线6100分别位于所述半导体图形40在第二方向上的两个不同边,且不覆盖未被刻蚀保护图形50覆盖的半导体图形40的边缘。此外,第一连接线6000与第二连接线6100也可以位于半导体图形40在第二方向上的同一边,且不覆盖未被刻蚀保护图形50覆盖的半导体图形40的边缘。采用上述技术方案,源极和漏极60位于半导体图形40的上方并且位于半导体图形40的覆盖区域范围内,使源极和漏极60以及数据线100均不直接覆盖半导体图形40的边缘;此外第一连接线6000和第二连接线6100均位于刻蚀保护图形50上且不直接覆盖半导体图形40的边缘,从而避免了源极和漏极60、数据线100、以及第一连接线6000和第二连接线6100位于第一绝缘层90的下陷区域处,进而避免了发生短路问题,提高了显示面板的显示效果。
实施例三
参阅图9所示,本发明实施例三还提供一种显示面板,该显示面板包括如上所述的TFT阵列基板11,以及与该TFT阵列基板11相对设置的彩膜基板12,以及位于TFT阵列基板11和彩膜基板12之间的液晶分子层13。
综上所述,本发明实施例中,组成TFT阵列基板的TFT中,包含栅极,覆盖该栅极的第一绝缘层;位于第一绝缘层上且与上述栅极对应设置的半导体图形;位于半导体图形上且覆盖部分半导体图形的刻蚀保护图形;位于刻蚀保护图形和所述半导体图形上的源极和漏极,且源极和漏极不直接覆盖半导体图形的边缘,半导体图形的边缘即半导体图形与所述第一绝缘层的交界边。采用上述技术方案,令源极和漏极不直接覆盖第一绝缘层在与半导体图形交界边处的下陷区域,避免了由于尖端放电效应造成的TFT短路问题,提高了显示面板的显示效果。
显然,本领域的技术人员可以对本发明实施例进行各种改动和变型而不脱离本发明实施例的精神和范围。这样,倘若本发明实施例的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (9)
1.一种TFT阵列基板,包括:
一基板和位于所述基板上的TFT阵列,其中所述TFT包括:
位于所述基板上的栅极;
覆盖所述栅极的第一绝缘层;
位于所述第一绝缘层上且与所述栅极对应设置的半导体图形;
位于所述半导体图形上且覆盖部分半导体图形的刻蚀保护图形;
位于所述刻蚀保护图形和所述半导体图形上的源极和漏极,且,
所述源极和漏极位于半导体图形的覆盖区域范围内。
2.如权利要求1所述的TFT阵列基板,其特征在于,在第一方向上所述半导体图形的长度大于所述刻蚀保护图形的长度,在与第一方向垂直的第二方向上所述刻蚀保护图形的长度大于所述半导体图形的长度,所述刻蚀保护图形在第二方向上覆盖部分半导体图形的边缘;所述半导体图形的边缘即半导体图形与所述第一绝缘层的交界边;
所述第一方向与数据线延伸方向相同或垂直。
3.如权利要求2所述的TFT阵列基板,其特征在于,还包括分别与源极和漏极电连接的第一连接线和第二连接线,所述第一连接线和第二连接线均位于所述刻蚀保护图形上且不覆盖未被刻蚀保护图形覆盖的半导体图形的边缘。
4.如权利要求3所述的TFT阵列基板,其特征在于,第一连接线和第二连接线与所述源极和漏极位于同一层。
5.如权利要求4所述的TFT阵列基板,其特征在于,所述TFT阵列基板还包括数据线,其中,所述数据线与所述源极和漏极位于同一层,且所述数据线与所述源极通过所述第一连接线电性连接。
6.如权利要求5所述的TFT阵列基板,其特征在于,所述第一连接线和第二连接线均位于所述半导体图形在第二方向上的同一边或分别位于所述半导体图形在第二方向上的两个不同边。
7.如权利要求1所述的TFT阵列基板,其特征在于,所述源极和漏极的边缘距离半导体图形的边缘的最小距离大于等于0.1微米;所述半导体图形的边缘即半导体图形与所述第一绝缘层的交界边。
8.如权利要求1所述的TFT阵列基板,其特征在于,所述半导体图形的材料为氧化物半导体。
9.一种显示面板,包括如权利要求1-8任一项所述的TFT阵列基板、与所述TFT阵列基板相对设置的彩膜基板,以及位于两者之间的液晶分子层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410120700.4A CN103913917B (zh) | 2014-03-27 | 2014-03-27 | 一种tft阵列基板及显示面板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410120700.4A CN103913917B (zh) | 2014-03-27 | 2014-03-27 | 一种tft阵列基板及显示面板 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103913917A CN103913917A (zh) | 2014-07-09 |
CN103913917B true CN103913917B (zh) | 2017-02-22 |
Family
ID=51039708
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410120700.4A Active CN103913917B (zh) | 2014-03-27 | 2014-03-27 | 一种tft阵列基板及显示面板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103913917B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104317089B (zh) * | 2014-10-27 | 2017-02-01 | 合肥鑫晟光电科技有限公司 | 一种阵列基板及其制备方法、显示面板、显示装置 |
CN109378320B (zh) * | 2018-12-05 | 2021-01-26 | 合肥鑫晟光电科技有限公司 | 一种阵列基板及其制备方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04280637A (ja) * | 1991-03-08 | 1992-10-06 | Nippondenso Co Ltd | 薄膜トランジスタの製造方法 |
JP3344072B2 (ja) * | 1994-03-31 | 2002-11-11 | ソニー株式会社 | 薄膜トランジスタの製造方法 |
US6025605A (en) * | 1996-07-26 | 2000-02-15 | Lg Electronics Inc. | Aligned semiconductor structure |
TWI234288B (en) * | 2004-07-27 | 2005-06-11 | Au Optronics Corp | Method for fabricating a thin film transistor and related circuits |
US8174013B2 (en) * | 2006-09-08 | 2012-05-08 | Sharp Kabushiki Kaisha | Semiconductor device, method for manufacturing the semiconductor device, and display device |
US9269573B2 (en) * | 2008-09-17 | 2016-02-23 | Idemitsu Kosan Co., Ltd. | Thin film transistor having crystalline indium oxide semiconductor film |
CN101572274A (zh) * | 2009-05-26 | 2009-11-04 | 友达光电股份有限公司 | 一种具有刻蚀阻挡层的氧化物薄膜晶体管及其制备方法 |
CN102646684B (zh) * | 2012-02-17 | 2015-03-11 | 京东方科技集团股份有限公司 | 一种阵列基板及其制造方法和显示设备 |
CN102842619B (zh) * | 2012-09-03 | 2016-08-03 | 南京中电熊猫液晶显示科技有限公司 | 一种半导体装置及其制造方法 |
CN203455566U (zh) * | 2013-09-17 | 2014-02-26 | 上海天马微电子有限公司 | 一种薄膜晶体管阵列基板及液晶显示装置 |
CN103618004B (zh) * | 2013-10-16 | 2016-05-18 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 |
-
2014
- 2014-03-27 CN CN201410120700.4A patent/CN103913917B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN103913917A (zh) | 2014-07-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103676386B (zh) | 一种显示面板及显示装置 | |
US9524992B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
CN102844803B (zh) | 有源矩阵基板和显示装置 | |
CN106783842A (zh) | 一种静电保护电路、阵列基板、显示面板及显示装置 | |
CN104391389B (zh) | 一种基板及显示面板、显示装置 | |
TWI526757B (zh) | 陣列基板及顯示器 | |
CN105511146B (zh) | 一种集成触控显示面板 | |
CN107065339A (zh) | 一种阵列基板、显示面板及显示装置 | |
CN103413810A (zh) | 像素结构、显示面板与像素结构的制作方法 | |
JP4410912B2 (ja) | 静電保護回路 | |
CN105093751A (zh) | 预防esd的goa布局设计 | |
KR102274583B1 (ko) | 액정 표시 장치 및 이의 제조 방법 | |
CN104064601A (zh) | Tft、tft阵列基板及其制造方法、显示面板、显示装置 | |
CN106842751A (zh) | 阵列基板及其修复方法、显示装置 | |
CN107167970B (zh) | 一种显示基板及显示设备 | |
CN103913917B (zh) | 一种tft阵列基板及显示面板 | |
KR102106006B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
CN107845644A (zh) | 一种阵列基板及其制备方法、显示装置 | |
CN101158762A (zh) | 用以显示影像的系统 | |
CN106292100B (zh) | 阵列基板及具有该阵列基板的液晶显示面板 | |
CN105762154B (zh) | 一种阵列基板及其制备方法、显示面板、显示装置 | |
WO2016037373A1 (zh) | 薄膜晶体管阵列基板及薄膜晶体管阵列基板的制备方法 | |
CN107402671A (zh) | 一种内嵌式触控面板及其制造方法 | |
CN104898338B (zh) | 一种阵列基板及显示装置 | |
EP3279941A1 (en) | Array substrate and preparation method therefor, and display device thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |