TWI526757B - 陣列基板及顯示器 - Google Patents

Description

陣列基板及顯示器

本發明是有關於一種陣列基板及顯示器，且特別是有關於一種具有特殊結構的扇出線路的陣列基板以及具有此陣列基板的顯示器。

顯示面板具有主動區(active area)以及週邊線路區(peripheral circuit area)。通常，主動區會經由其中的訊號線電性連接至週邊線路區，進而與控制訊號或接收訊號的驅動晶片電性連接。一般而言，驅動晶片有特定的尺寸設計，所以週邊線路會由連接訊號線的一端向驅動晶片所在的區域集中而構成扇出線路(fan-out circuit)。

扇出線路具有多條扇出導線(fan-out wire)。在習知的扇出線路製程或是顯示面板的切割製程中，扇出導線容易有表層刮傷甚至是斷線等問題，因此容易導致面板的顯示效果下降。有鑑於此，如何有效地避免扇出導線受到刮傷或發生斷線問題，將是本領域中一個非常重要的課題。

本發明提供一種陣列基板，所述陣列基板中的扇出導線受到有效地保護，因此具有所述陣列基板的顯示器能夠具有良好的顯示品質。

本發明的陣列基板包括多條扇出導線、多個浮置圖案以及絕緣層。多條扇出導線位於基底上。多個浮置圖案配置於扇出導線上且電性絕緣於扇出導線，其中各浮置圖案僅與兩相鄰扇出導線或僅與三相鄰扇出導線重疊。絕緣層位於扇出導線以及浮置圖案之間。

本發明的顯示器包括如上所述的陣列基板以及配置在陣列基板上的顯示層。

基於上述，在本發明的陣列基板中，浮置圖案配置在扇出導線上，因此浮置圖案可避免扇出導線受到表面刮傷或斷線。此外，當經由後續製程而在浮置圖案上配置保護層時，浮置圖案可使得保護層的高度提高，且經由浮置圖案與扇出導線的配置方式，可進一步提高保護層的保護效果。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施方式，並配合所附圖式作詳細說明如下。

1‧‧‧顯示器

10‧‧‧陣列基板

12‧‧‧對向基板

14‧‧‧顯示層

18‧‧‧浮置圖案區

30、40、50、60、70‧‧‧扇出線路結構

102‧‧‧主動區

104‧‧‧扇出線路區

100‧‧‧基底

202‧‧‧閘極

204‧‧‧閘絕緣層

206‧‧‧通道層

208‧‧‧源/汲極

210‧‧‧薄膜電晶體

220‧‧‧有機絕緣層

230‧‧‧接觸窗

240‧‧‧畫素電極

310、610‧‧‧扇出導線

311、611‧‧‧間隔

312、613、615‧‧‧扇出導線的邊緣

320、420、520、620、720‧‧‧浮置圖案

330‧‧‧絕緣層

322、522、622‧‧‧浮置圖案的邊緣

340‧‧‧保護層

612‧‧‧第一扇出導線

614‧‧‧第二扇出導線

630‧‧‧第一絕緣層

640‧‧‧第二絕緣層

A-A'、B-B'、C-C'、D-D'、E-E'、I-I'‧‧‧線

d1、d2、d3、d4、d5、d6、d7、d8、d9、d10‧‧‧寬度

DL‧‧‧資料線

II、III‧‧‧區域

P‧‧‧畫素結構

SL‧‧‧掃描線

圖1是依照本發明的一實施方式的陣列基板的上視示意圖。

圖2A為圖1的畫素結構的上視示意圖。

圖2B為沿圖2A之I-I'線的剖面示意圖。

圖3A為本發明第一實施方式的扇出線路結構的局部示意圖。

圖3B為沿圖3A之A-A'線所截取的放大剖面示意圖。

圖4A為本發明第二實施方式的扇出線路結構的局部示意圖。

圖4B為沿圖4A之B-B'線所截取的放大剖面示意圖。

圖5A為本發明第三實施方式的扇出線路結構的局部示意圖。

圖5B為沿圖5A之C-C'線所截取的放大剖面示意圖。

圖6A為本發明第三實施方式的扇出線路結構的局部示意圖。

圖6B為沿圖6A之D-D'線所截取的放大剖面示意圖。

圖7A為本發明第三實施方式的扇出線路結構的局部示意圖。

圖7B為沿圖7A之E-E'線所截取的放大剖面示意圖。

圖8是依照本發明的一實施方式的顯示器的剖面示意圖。

圖1是依照本發明的一實施方式的陣列基板的上視示意圖。請參照圖1，陣列基板10包括基底100。基底100的材料可為玻璃、石英、有機聚合物或是金屬等等。基底100包括主動區102以及扇出線路區104。主動區102中可配置有多個畫素結構P，而扇出線路區104可配置有扇出線路結構(相關描述將於下文中詳細說明)。畫素結構P經由多條訊號線(未繪示)連接至扇出線路結 構，從而畫素結構P可以藉由扇出線路結構連接至驅動晶片(未繪示)，以接收來自於驅動晶片的驅動訊號或是傳遞感測訊號給驅動晶片。一般常見的連接方式包括有直接將驅動晶片配置於陣列基板10上或是藉由電路板將陣列基板10與驅動晶片連接。

圖2A為圖1的畫素結構的上視示意圖，而圖2B為沿圖2A之I-I'線的剖面示意圖。請同時參照圖2A及圖2B，畫素結構P包括掃描線SL、資料線DL、薄膜電晶體210、有機絕緣層220以及畫素電極240。

掃描線SL與資料線DL的延伸方向不相同，較佳的是掃描線SL的延伸方向與資料線DL的延伸方向垂直。此外，掃描線SL與資料線DL例如是位於不相同的膜層，且兩者之間夾有絕緣層。掃描線SL與資料線DL主要用來傳遞驅動畫素結構P的驅動訊號。掃描線SL與資料線DL的材料通常是金屬。然而，本發明不限於此。根據其他實施例，掃描線SL與資料線DL也可以使用其他導電材料例如是包括合金、金屬氧化物、金屬氮化物、金屬材料的氮氧化物或是金屬材料與其它導電材料的堆疊層。

薄膜電晶體210配置於基底100上。薄膜電晶體210包括閘極202、閘絕緣層204、通道層206以及源/汲極208。在薄膜電晶體210中，閘極202與掃描線SL可屬於同一膜層且彼此電性連接，而源/汲極208與資料線DL可屬於同一膜層且彼此電性連接。更詳細地說，由於閘極202與掃描線SL可屬於同一膜層，且源/汲極208與資料線DL可屬於同一膜層，因此閘極202及源/汲 極208的材料例如是包括金屬、合金、金屬氧化物、金屬氮化物、金屬材料的氮氧化物或是金屬材料與其它導電材料的堆疊層。此外，閘絕緣層204亦可與掃描線SL與資料線DL之間的絕緣層屬於同一膜層，且閘絕緣層204的材料例如是包括氧化矽、氮化矽、氮氧化矽等。

通道層206位於閘極202上方的閘絕緣層204上。通道層206的材料例如是包括氧化銦鎵鋅(Indium Gallium Zinc Oxide，IGZO)、氧化銦鎵(Indium Gallium Oxide，IGO)、氧化銦鋅(Indium Zinc Oxide，IZO)、氧化銦錫鋅(Indium Tin Zinc Oxide，ITZO)、氧化鋅(Zinc oxide，ZnO)或其他合適的材料。

有機絕緣層220覆蓋基底200上。在此，有機絕緣層220又可稱為平坦層。有機絕緣層220的材料例如是包括聚酯類(PET)、聚烯類、聚丙醯類、聚碳酸酯類、聚環氧烷類、聚苯烯類、聚醚類、聚酮類、聚醇類、聚醛類、其它合適的材料、或上述之組合。

畫素電極240位於薄膜電晶體210上且與透過接觸窗230與薄膜電晶體210電性連接。畫素電極240可為穿透式畫素電極或是反射式畫素電極。舉例來說，當畫素電極240為穿透式畫素電極時，畫素電極240可為透明導電材料，其包括金屬氧化物，例如是銦錫氧化物(ITO)、銦鋅氧化物、鋁錫氧化物、鋁鋅氧化物、銦鍺鋅氧化物、或其它合適的氧化物、或者是上述至少二者之堆疊層。反之，當畫素電極240為反射式畫素電極時，畫素電極240 可為具有高反射率的金屬材料層、或者是上述透明導電材料的單一膜層或堆疊層與具有高反射率的金屬材料所構成的堆疊層。

以下，將參照圖3A至圖7B詳細說明扇出線路結構的各個態樣來對本發明的陣列基板進行更詳細的說明。在圖3A至圖7B中，扇出線路結構位於基底100上。

特別說明的是，在本申請案中，術語「多條相鄰的導線」是指多條導線互相並排且在該多條導線之間不配置有其他導線。舉例來說，當在本申請案中提及「兩相鄰導線」時，則表示兩條導線互相並排且兩條導線之間不配置有其他導線。又，當在本申請案中提及「三相鄰導線」時，則表示三條導線互相並排且三條導線之間不配置有其他導線。也就是說，在多條相鄰的導線之間可配置有間隔(space)或是絕緣體以將多條相鄰的導線兩兩隔開以避免導線互接觸而發生短路。

第一實施方式

圖3A為本發明第一實施方式的扇出線路結構的局部示意圖。圖3B為沿圖3A之A-A'線所截取的放大剖面示意圖。請同時參照圖3A及圖3B，扇出線路結構30具有多條扇出導線310、多個浮置圖案320以及絕緣層330。

在本實施方式中，扇出導線310屬於同一膜層。基於導電性的考量，扇出導線310的材料通常是金屬。但是，本發明不限於此，在其他的實施例中，扇出導線310也可以使用其他導電材料。例如：合金、金屬材料的氮化物、金屬材料的氧化物、金 屬材料的氮氧化物、或其它合適的材料、或是金屬材料與其它導電材料的堆疊層。更具體地說，扇出導線310與圖2A及2B中的掃描線SL及閘極202例如是屬於同一膜層且在同一製程步驟中形成，因此不需要額外的製程步驟。

浮置圖案320配置於扇出導線310上。各浮置圖案320僅與兩相鄰的扇出導線310重疊，且各扇出導線310僅與浮置圖案320中的一者重疊。此外，各浮置圖案320的寬度等於或小於兩個扇出導線310的寬度d1與間隔311的寬度d2的總和(2d1+d2)。更具體地說，當浮置圖案320的寬度小於兩個扇出導線310的寬度d1與間隔311的寬度d2的總和時，各浮置圖案320的邊緣322內縮於對應之扇出導線310的邊緣312，且其中內縮距離d3例如是約0.1微米至約5微米。也就是說，各浮置圖案320的邊緣322是位在對應之扇出導線310的正上方，而不是對齊扇出導線310的邊緣312或是超出扇出導線310的邊緣312。另外，當浮置圖案320的寬度等於兩個扇出導線310的寬度d1與間隔311的寬度d2的總和時，則內縮距離d3為0。亦即，各浮置圖案320的邊緣322對齊扇出導線310的邊緣312。

浮置圖案320的材料通常是金屬。但是，本發明不限於此，在其他的實施例中，浮置圖案320也可以例如是合金、金屬氧化物、金屬氮化物、金屬材料的氮氧化物或是金屬材料與其它導電材料的堆疊層。更具體地說，浮置圖案320與圖2A及圖2B中的資料線DL及源/汲極208例如是屬於同一膜層在同一製程步 驟中形成，因此不需要額外的製程步驟。

絕緣層330位於扇出導線310以及浮置圖案320之間，從而扇出導線310與浮置圖案320兩者電性絕緣。絕緣層330的材料例如是氧化矽、氮化矽或是其組合。具體來說，絕緣層330與圖2B中的閘絕緣層204可在相同的製程步驟中形成，且因此不需要額外的製程步驟。

在本實施方式中，扇出線路結構30可更包括保護層340。保護層340覆蓋扇出導線310以及浮置圖案320，且因此保護層340可保護扇出導線310以及浮置圖案320的表面不受到刮傷等或是產生斷線等缺陷。

在扇出線路結構中，若浮置圖案320對齊扇出導線310的邊緣312或是超出扇出導線310的邊緣312時，膜層間所形成的地形(topography)容易使得保護層340的某些區域的厚度過薄而產生薄弱點(weak point)。如此一來，保護層340的薄弱點容易因輕微刮傷而剝落，使得無法提供良好的保護效果。有鑑於此，如圖3B所示的膜層堆疊結構中，各浮置圖案320的邊緣322是內縮於對應之扇出導線310的邊緣312，藉此所形成的地形使得保護層340能夠免於產生薄弱點，進而提供良好的保護效果。

值得一提的是，由於浮置圖案320配置於扇出導線310上，因此浮置圖案320在扇出線路結構30的製程中可保護扇出導線310不受到刮傷或是產生斷線等缺陷。此外，由於扇出線路結構30配置有浮置圖案320，因此浮置圖案320可以使得扇出導線 310上的堆疊膜層(包括絕緣層330、浮置圖案320及保護層340)的厚度增加，從而進一步增加對扇出導線310的保護效果。再者，由於在製造畫素結構(如圖2A的畫素結構P)的過程中，可同時製造扇出線路結構30中的扇出導線310、浮置圖案320及絕緣層330，因此扇出線路結構30可利用現有的製程來製造，而不需要額外的製程步驟。

第二實施方式

圖4A為本發明第二實施方式的扇出線路結構的局部示意圖。圖4B為沿圖4A之B-B'線所截取的放大剖面示意圖。請同時參照圖3A、圖3B以及圖4A、圖4B，第二實施方式的扇出線路結構40與第一實施方式的扇出線路結構30相似，因此相同的元件以相同的符號表示，且不再重複說明。

詳細而言，第二實施方式的扇出線路結構40與第一實施方式的扇出線路結構30的差異僅在於：在扇出線路結構40中，各浮置圖案420是僅與三相鄰的扇出導線310重疊，而在扇出線路結構30中，各浮置圖案320則是僅與兩相鄰的扇出導線310重疊。更詳細地說，各浮置圖案420的寬度等於或小於三個扇出導線310的寬度d1與兩個間隔311的寬度d2的總和(3d1+2d2)，且各扇出導線310僅與浮置圖案420中的一者重疊。

在本實施方式中，由於各浮置圖案320可配置在三相鄰的扇出導線310上，因此當扇出導線310的線寬或兩相鄰扇出導線310之間的間隙311的尺寸縮小時，浮置圖案可具有更大的製 程裕度(process window)。

第三實施方式

圖5A為本發明第三實施方式的扇出線路結構的局部示意圖。圖5B為沿圖5A之C-C'線所截取的放大剖面示意圖。請同時參照圖3A、圖3B以及圖5A、圖5B，第三實施方式的扇出線路結構50與第一實施方式的扇出線路結構30相似，惟兩者之間的差異僅在於：在扇出線路結構50中，各浮置圖案520僅配置在兩相鄰扇出導線310之間的間隔311中，且各浮置圖案520的邊緣522與扇出導線310的邊緣312對齊。

更詳細地說，在扇出線路結構50中，浮置圖案520的寬度實質上與間隔311的寬度d2相同，因此浮置圖案520可配置在間隔311中而沒有配置在扇出導線310正上方。換句話說，浮置圖案520完全配置在位於間隔311內之絕緣層330部分的正上方，其中位於間隔311內之絕緣層330部分形成順適的凹陷結構，且浮置圖案520完全位於此凹陷結構內，因此可使得扇出線路結構50整體的厚度降低，進而使得陣列基板的厚度下降。此外，由於浮置圖案520配置在保護層340下方，因此浮置圖案520可以提高扇出導線310上之部分區域的堆疊膜層的厚度，從而進一步增加堆疊膜層對扇出導線310的保護效果。

第四實施方式

圖6A為本發明第四實施方式的扇出線路結構的局部示意圖。圖6B為沿圖6A之D-D'線所截取的放大剖面示意圖。請同 時參照圖6A及圖6B，扇出線路結構60包括多條扇出導線610、第一絕緣層630、第二絕緣層640及多個浮置圖案620。

在本實施方式中，多條第一扇出導線612與多條第二扇出導線614構成扇出導線610，其中第一扇出導線612與第二扇出導線614交替排列且屬不同的膜層。進一步而言，第一扇出導線612與圖2A及2B中的掃描線SL及閘極202屬於同一膜層且在同一製程步驟中形成；多條第二扇出導線614與資料線DL及源/汲極208屬於同一膜層且在同一製程步驟中形成。

第一絕緣層630配置在第一扇出導線612與第二扇出導線614之間。具體來說，第一絕緣層630與圖2B的閘絕緣層204可屬於同一膜層且在相同的製程步驟中形成，因此不需要額外的製程步驟。

各浮置圖案620僅與兩彼此相鄰之第一扇出導線612與第二扇出導線614重疊，且各第一扇出導線612及各第二扇出導線614分別僅與浮置圖案620中的一者重疊。另外，各浮置圖案620的寬度可等於或小於一條第一扇出導線612的寬度d4、一條第二扇出導線612的寬度d5及一個扇出導線之間的間隔611的寬度d6的總和(d4+d5+d6)。也就是說，當浮置圖案620的寬度小於d4+d5+d6時，各浮置圖案620的邊緣622內縮於對應之第一扇出導線612的邊緣613及對應之第二扇出導線614的邊緣615，且內縮距離d7及d8例如是約0.1微米至約5微米。

浮置圖案620配置在扇出導線610上。具體來說，浮置 圖案620與圖2B中的畫素電極240屬於同一膜層且在同一製程步驟中形成，且因此浮置圖案620的材料可包括金屬及/或透明金屬氧化物。具體來說，當畫素電極240為穿透式畫素電極時，浮置圖案620的材料為透明金屬氧化物(例如ITO)或其他適合的透明導電材料；而當畫素電極240為反射式畫素電極時，浮置圖案620的材料為具有高反射率的金屬材料層、或者是透明金屬氧化物與具有高反射率的金屬材料所構成的堆疊層。

第二絕緣層640配置在扇出導線610與浮置圖案620之間，從而使得扇出導線610與浮置圖案620彼此電性絕緣。具體來說，第二絕緣層640與圖2B中的有機絕緣層220屬於同一膜層且在同一製程步驟中形成。

特別說明的是，在本實施方式中，透過第二絕緣層640上配置有浮置圖案620，使得扇出導線610上方的部分區域的堆疊膜層的厚度得以增厚，藉此扇出導線610能夠受到良好的保護，而不易受到外力刮傷或是產生斷線的問題。另外，在製造畫素結構(如圖2A的畫素結構P)的過程中，可同時製造扇出線路結構60中的扇出導線610、浮置圖案620、第一絕緣層630及第二絕緣層640，因此扇出線路結構60可利用現有的製程來製造，而不需要額外的製程步驟。

另外，雖然在圖6中並未繪示，但在浮置圖案620上更可配置有保護層，從而進一步提高對扇出導線610的保護效果。

第五實施方式

圖7A為本發明第五實施方式的扇出線路結構的局部示意圖。圖7B為沿圖7A之E-E'線所截取的放大剖面示意圖。請同時參照圖6A、圖6B以及圖7A、圖7B，第五實施方式的扇出線路結構70與第四實施方式的扇出線路結構60相似，因此相同的元件以相同的符號表示，且不再重複說明。

詳細而言，第五實施方式的扇出線路結構70與第四實施方式的扇出線路結構60的差異僅在於：在扇出線路結構70中，各浮置圖案720是僅與三相鄰的扇出導線610重疊，而在扇出線路結構60中，各浮置圖案620則是僅與兩相鄰的扇出導線610重疊。

更詳細地說，在扇出線路結構70中，由於多條扇出導線610是由彼此交錯排列的多條第一扇出導線612與多條第二扇出導線614所構成，且各浮置圖案720僅與三相鄰的扇出導線610重疊，因此各浮置圖案720有以下配置方式：(a)與對應之第二扇出導線614以及與此第二扇出導線614彼此相鄰之兩第一扇出導線612重疊(如區域II所示，此時各浮置圖案720的寬度可等於或小於兩第一扇出導線612與一第二扇出導線614及它們之間的間隔611的寬度總和(2d4+d5+2d6))；或者，(b)與對應之第一扇出導線612以及與此第一扇出導線612彼此相鄰之兩第二扇出導線614重疊(如區域III所示，此時各浮置圖案720的寬度可等於或小於兩第二扇出導線614與一第一扇出導線612及它們之間的間隔611的寬度總和(d4+2d5+2d6))。

在本實施方式中，由於各浮置圖案720可僅配置在扇出導線610中的三條相鄰導線上，因此浮置圖案720可具有更大的製程裕度(process window)。

由上述實施方式可得知，本發明的浮置圖案可配置在不同形式的扇出線路結構上，且因此本發明適用於多種形式的陣列基板中及其顯示器中。以下將對本發明的顯示器的結構進行詳細的說明。

圖8是依照本發明的一實施方式的顯示器的剖面示意圖。請參照圖8，顯示器1包括陣列基板10、對向基板12以及顯示層14。在本實施方式中，顯示器1可例如是液晶顯示器或電泳顯示器。

陣列基板10與對向基板12彼此面對面配置，且陣列基板10的部分被對向基板12暴露。更詳細地說，陣列基板10具有浮置圖案區18，且在浮置圖案區18中配置有多個浮置圖案(如前所述的浮置圖案320、420、520、620及720)。在本申請案中，浮置圖案區18是指前所述的浮置圖案320、420、520、620及720的佈局區域，亦即被前述浮置圖案形成的區域的集合為浮置圖案區18。

浮置圖案區18的一部分位於對向基板12的下方而其他部分被對向基板12暴露出來。由於對向基板12暴露出浮置圖案區18的部分區域，因此浮置圖案區18的兩邊緣與對向基板12的邊緣可分別具有水平距離d9及d10。水平距離d9或d10例如是0 微米至1000微米。當水平距離d9等於0時，對向基板12實質上暴露出浮置圖案區18的全部區域。反之，當水平距離d10等於0時，浮置圖案區18的全部區域實質上位於對向基板12的下方而被對向基板12遮蔽且不被暴露出來。從另一觀點而言，由於浮置圖案區18中配置有多個浮置圖案，因此當水平距離d9或d10為0微米至1000微米時，則表示浮置圖案區18中的其中一個浮置圖案的邊緣與對向基板12的邊緣之間的最小水平距離為0微米至1000微米。特別說明的是，在製作顯示器1的過程中，當對陣列基板10上的對向基板12進行切割處理以暴露出部分陣列基板10時，由於陣列基板10設置有多個浮置圖案，且因此可保護陣列基板10中的扇出導線不受到刮傷或是產生斷線等問題。

顯示層14位於陣列基板10上，且顯示層14配置於陣列基板10與對向基板12之間。顯示層14例如是液晶層或電泳顯示層。舉例而言，當顯示層14為液晶層時，顯示器1為液晶顯示器，而當顯示層14為電泳顯示層時，顯示器1為電泳顯示器。

綜上所述，在本發明的陣列基板中，由於浮置圖案配置於扇出導線上，因此浮置圖案可保護扇出導線不受到刮傷或是產生斷線。此外，由於各浮置圖案配置在保護層下方且浮置圖案的邊緣內縮於對應之扇出導線的邊緣，因此浮置圖案不僅可以使得扇出導線上的堆疊膜層的厚度增加，更可避免在保護層中產生薄弱點，且因此可提高陣列基板及顯示器的製程良率。再者，由於本發明的浮置圖案可利用現有的製程所形成，故不需要額外的製 程步驟及成本。此外，由於本發明的浮置圖案可經選擇而與兩相鄰或與三相鄰的扇出導線重疊，因此本發明的浮置圖案同時具有大的製程裕度。

雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

310‧‧‧扇出導線

312‧‧‧扇出導線的邊緣

320‧‧‧浮置圖案

322‧‧‧浮置圖案的邊緣

330‧‧‧絕緣層

340‧‧‧保護層

A-A'‧‧‧線

d3‧‧‧寬度

Claims (15)

1. 一種陣列基板，包括：多條扇出導線，位於一基底上；多個浮置圖案，配置於該些扇出導線上且電性絕緣於該些扇出導線，其中各該浮置圖案僅與兩相鄰扇出導線或僅與三相鄰扇出導線重疊，且每一扇出導線僅與該些浮置圖案中的一者重疊；以及一絕緣層，位於該些扇出導線以及該些浮置圖案之間。
2. 如申請專利範圍第1項所述的陣列基板，其中該些浮置圖案的邊緣不對齊該些扇出導線的邊緣。
3. 如申請專利範圍第2項所述的陣列基板，其中各該浮置圖案的邊緣內縮於對應之該扇出導線的邊緣，且該內縮距離為0.1微米至5微米。
4. 如申請專利範圍第1項所述的陣列基板，其中該些扇出導線屬於同一膜層。
5. 如申請專利範圍第4項所述的陣列基板，更包括多條掃描線與多條資料線，且該些扇出導線與該些掃描線屬同一膜層，該些浮置圖案與該些資料線屬同一膜層。
6. 如申請專利範圍第1項所述的陣列基板，其中多條第一扇出導線與多條第二扇出導線構成該些扇出導線，該些第一扇出導線與該些第二扇出導線交替排列且屬不同的膜層，各該浮置圖案僅與兩彼此相鄰之第一扇出導線與第二扇出導線重疊。
7. 如申請專利範圍第6項所述的陣列基板，更包括多條掃描線與多條資料線，且該些第一扇出導線與該些掃描線屬同一膜層，該些第二扇出導線與該些資料線屬同一膜層。
8. 如申請專利範圍第1項所述的陣列基板，其中多條第一扇出導線與多條第二扇出導線構成該些扇出導線，該些第一扇出導線與該些第二扇出導線交替排列且屬不同的膜層，各該浮置圖案僅與對應之第二扇出導線以及與該第二扇出導線彼此相鄰之兩第一扇出導線重疊或與對應之第一扇出導線以及與該第一扇出導線彼此相鄰之兩第二扇出導線重疊。
9. 如申請專利範圍第8項所述的陣列基板，更包括多條掃描線與多條資料線，且該些第一扇出導線與該些掃描線屬同一膜層，該些第二扇出導線與該些資料線屬同一膜層。
10. 如申請專利範圍第1項所述的陣列基板，更包括一保護層，覆蓋該些扇出導線以及該些浮置圖案。
11. 如申請專利範圍第1項所述的陣列基板，其中該些扇出導線以及該些浮置圖案的材料包括金屬。
12. 如申請專利範圍第1項所述的陣列基板，其中該些浮置圖案的材料包括透明金屬氧化物。
13. 一種顯示器，包括：如申請專利範圍第1項所述的陣列基板；以及一顯示層，位於該陣列基板上。
14. 如申請專利範圍第13項所述的顯示器，更包括一對向基 板，其中該顯示層位於該陣列基板以及該對向基板之間，該陣列基板係被該對向基板暴露，其中該些浮置圖案中之一個的邊緣係與該對向基板的邊緣具有一最小水平距離，該最小水平距離為0微米至1000微米。
15. 如申請專利範圍第13項所述的顯示器，其中該顯示層為一液晶層或一電泳顯示層。