TWI495942B - 畫素結構、顯示面板與畫素結構的製作方法 - Google Patents

畫素結構、顯示面板與畫素結構的製作方法 Download PDF

Info

Publication number
TWI495942B
TWI495942B TW102117793A TW102117793A TWI495942B TW I495942 B TWI495942 B TW I495942B TW 102117793 A TW102117793 A TW 102117793A TW 102117793 A TW102117793 A TW 102117793A TW I495942 B TWI495942 B TW I495942B
Authority
TW
Taiwan
Prior art keywords
insulating layer
gate insulating
electrode
pixel
pixel electrode
Prior art date
Application number
TW102117793A
Other languages
English (en)
Other versions
TW201445231A (zh
Inventor
shu ming Huang
Yi Ji Tsai
Chung Li Chao
Wan Jung Tseng
Original Assignee
Au Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Au Optronics Corp filed Critical Au Optronics Corp
Priority to TW102117793A priority Critical patent/TWI495942B/zh
Priority to CN201310280460.XA priority patent/CN103413810B/zh
Priority to US14/016,207 priority patent/US9035317B2/en
Publication of TW201445231A publication Critical patent/TW201445231A/zh
Application granted granted Critical
Publication of TWI495942B publication Critical patent/TWI495942B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned

Description

畫素結構、顯示面板與畫素結構的製作方法
本發明是有關於一種畫素結構、顯示面板與畫素結構的製作方法，且特別是有關於一種具有良好的可靠度的畫素結構、具有前述畫素結構的顯示面板與前述畫素結構的製作方法。
顯示面板主要有以下幾種：有機電激發光顯示面板(organic electroluminescence display panel)以及薄膜電晶體液晶顯示面板等(thin film transistor liquid crystal display panel)，其中又以薄膜電晶體液晶顯示面板的應用最為廣泛。一般而言，薄膜電晶體液晶顯示器主要由畫素結構陣列基板、彩色濾光陣列基板和顯示介質層所構成，其中畫素結構陣列基板包括多條掃描線、多條資料線以及多個陣列排列的畫素結構，且各畫素結構分別與對應的掃描線及資料線電性連接。
對於高解析度(pixel per inch；PPI)的顯示面板，畫素結構陣列基板的製作過程通常包括多次的微影及蝕刻步驟。在一般常見的製造技術當中，閘極與掃描線是利用第一導電層所構成，源 極、汲極與資料線是利用第二導電層所構成，而畫素電極是利用第三導電層所構成。當第三導電層與第二導電層設置於相同平面時，畫素電極與第二導電層所製作出的結構，例如資料線，之間產生的耦合效應會影響畫素結構的可靠度。或者，當兩者之間的距離太近，若任何導電物體落在兩者之間便很容易會產生短路。無論是何種情形，都會影響顯示面板的運作。
本發明提供一種畫素結構，具有良好的可靠度。
本發明提供一種顯示面板，其包括前述的畫素結構而具有良好的可靠度及顯示品質。
本發明提供一種畫素結構的製作方法，可製作具有良好可靠度的畫素結構。
本發明的畫素結構配置於一基板上。畫素結構包括一閘極、一第一閘絕緣層、一畫素電極、一第二閘絕緣層、一通道層、一源極、一汲極與一共用電極。閘極配置於基板上，第一閘絕緣層配置於基板上並覆蓋閘極。畫素電極配置於第一閘絕緣層上。第二閘絕緣層配置於基板上並覆蓋畫素電極。畫素電極位於第一閘絕緣層與第二閘絕緣層之間，其中第二閘絕緣層具第一接觸開口，第一接觸開口暴露出畫素電極的一部分。通道層配置於第二閘絕緣層上並位在閘極上方。源極與一汲極配置於第二閘絕緣層上，分別位於通道層兩側並同時接觸於通道層，並且汲極電性連 接畫素電極。共用電極配置於第二閘絕緣層上，共用電極重疊於畫素電極，並且具有多個狹縫位在畫素電極上方。
本發明的顯示面板包括一第一基板、一第二基板、一顯示介質、多個畫素結構。各畫素結構包括一閘極、一第一閘絕緣層、一畫素電極、一第二閘絕緣層、一通道層、一源極、一汲極與一共用電極。閘極配置於基板上，第一閘絕緣層配置於基板上並覆蓋閘極。畫素電極配置於第一閘絕緣層上。第二閘絕緣層配置於基板上並覆蓋畫素電極。畫素電極位於第一閘絕緣層與第二閘絕緣層之間，其中第二閘絕緣層具第一接觸開口，第一接觸開口暴露出畫素電極的一部分。通道層配置於第二閘絕緣層上並位在閘極上方。源極與一汲極配置於第二閘絕緣層上，分別位於通道層兩側並同時接觸於通道層，並且汲極電性連接畫素電極。共用電極配置於第二閘絕緣層上，共用電極重疊於畫素電極，並且具有多個狹縫位在畫素電極上方。
本發明的畫素結構的製作方法，包括下列步驟。於一基板上形成一閘極。於基板上形成一第一閘絕緣層，且第一閘絕緣層覆蓋閘極。於第一閘絕緣層上形成一畫素電極。形成一第二閘絕緣層覆蓋畫素電極以使畫素電極位於第一閘絕緣層與第二閘絕緣層之間。於第二閘絕緣層中形成一第一接觸開口以暴露出畫素電極的一部分。於第二閘絕緣層上形成一通道層，且通道層位在閘極上方。於第二閘絕緣層上形成一源極與一汲極，其中源極與汲極分別位於通道層兩側並同時接觸於通道層。電性連接畫素電 極該汲極。於第二閘絕緣層上形成一共用電極，共用電極重疊於畫素電極並且具有多個狹縫位在畫素電極上方。
在本發明的一實施例中，上述的汲極延伸至第一接觸開口中以接觸第一接觸開口所暴露出來的畫素電極。
在本發明的一實施例中，上述的畫素結構更包括一保護層，配置於第二閘絕緣層與共同電極之間。保護層覆蓋第二閘絕緣層、通道層、源極與汲極。
在本發明的一實施例中，上述的畫素結構更包括一連接電極，配置於保護層上，且保護層具有暴露出汲極的一第二接觸開口。連接電極同時位於第一接觸開口與第二接觸開口中以電性連接畫素電極與汲極。
在本發明的一實施例中，上述的連接電極與共用電極為相同膜層且連接電極與共用電極彼此分離。
在本發明的一實施例中，上述的畫素結構更包括一資料線。源極連接於資料線，且源極與資料線為相同膜層。
在本發明的一實施例中，上述的畫素電極的一第一邊緣約略對準於資料線的邊緣。
在本發明的一實施例中，上述的畫素結構更包括一掃描線。閘極連接於掃描線，且閘極與掃描線為相同膜層。
在本發明的一實施例中，上述的畫素電極的一第二邊緣約略對準於掃描線的邊緣。
在本發明的一實施例中，上述的畫素結構的製作方法更 包括：於第二閘絕緣層上形成共用電極之前，形成一保護層以覆蓋源極與汲極。
在本發明的一實施例中，上述的畫素結構的製作方法中，電性連接畫素電極與汲極的方法包括使汲極延伸至第一接觸開口中以電性連接畫素電極。
在本發明的一實施例中，上述的畫素結構的製作方法中，電性連接畫素電極與汲極的方法包括在保護層中形成暴露出汲極的一第二接觸窗口，並且在保護層上形成一連接電極，使連接電極同時位於第一接觸開口與第二接觸開口中以電性連接畫素電極與汲極。
在本發明的一實施例中，上述的畫素結構的製作方法中，連接電極與共用電極同時形成，且連接電極與共用電極彼此分離。
在本發明的一實施例中，上述的畫素結構的製作方法中，形成源極與汲極的同時更形成一資料線，源極連接於資料線。
在本發明的一實施例中，上述的畫素結構的製作方法中，形成資料線的方法包括使畫素電極的一第一邊緣約略對準於資料線的邊緣。
在本發明的一實施例中，上述的畫素結構的製作方法中，形成閘極的同時更形成一掃描線，閘極連接於掃描線。
在本發明的一實施例中，上述的畫素結構的製作方法中，形成畫素電極的方法包括使畫素電極的一第二邊緣約略對準 於掃描線的邊緣。
在本發明的一實施例中，上述的畫素結構的製作方法中，形成閘極的同時更形成至少一周邊電路接墊，且周邊電路接墊位於基板周邊。
在本發明的一實施例中，上述的畫素結構的製作方法中，形成第一接觸開口的同時更在第一閘絕緣層與第二閘絕緣層中形成至少一周邊接觸開口使周邊接觸開口暴露出周邊電路接墊。
基於上述，本發明的畫素結構中，設置於閘極與通道之間的閘絕緣層分為第一閘絕緣層與第二閘絕緣層，其中畫素電極是位於第一閘絕緣層與第二閘絕緣層之間，且第二閘絕緣層覆蓋畫素電極的大部分面積。如此，可隔絕畫素電極與其他導電膜層，可避免導電物落在兩者之間所導致的短路現象。並且，將本發明實施例的畫素結構用於顯示面板中，顯示面板可具有良好的可靠度及顯示品質。另外，本發明的畫素結構的製作方法，可製作前述的畫素結構，其具有良好可靠度。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
100‧‧‧顯示面板
110‧‧‧第一基板
120‧‧‧第二基板
130‧‧‧顯示介質
140、240、340、440‧‧‧畫素結構
141‧‧‧閘極
142‧‧‧第一閘絕緣層
143‧‧‧畫素電極
143a‧‧‧第一邊緣
143b‧‧‧第二邊緣
144‧‧‧第二閘絕緣層
144a‧‧‧第一接觸開口
145‧‧‧通道層
146‧‧‧源極
147、247、447‧‧‧汲極
148、348、448‧‧‧共用電極
148a、348a、448a‧‧‧狹縫
149、249‧‧‧保護層
150‧‧‧周邊電路接墊
160‧‧‧周邊接觸開口
249a‧‧‧第二接觸開口
251‧‧‧連接電極
DL‧‧‧資料線
SL‧‧‧掃描線
d1、d2‧‧‧間距
A‧‧‧顯示區域
B‧‧‧周邊區域
圖1是依照本發明的一實施例的一種畫素結構的上視示意 圖。
圖2是圖1中沿線段A-A’的剖面示意圖。
圖3是依照本發明的另一實施例的一種畫素結構的上視示意圖。
圖4是圖1中沿線段B-B’的剖面示意圖。
圖5是依照本發明的又一實施例的一種畫素結構的剖面示意圖。
圖6是依照本發明的又一實施例的一種畫素結構的剖面示意圖。
圖7是依照本發明的一實施例的一種顯示面板的剖面示意圖。
圖8是圖7的顯示面板的局部放大圖。
圖1是依照本發明的一實施例的一種畫素結構的上視示意圖。圖2是圖1中沿線段A-A’的剖面示意圖。請同時參考圖1與圖2，畫素結構140配置於一第一基板110上。畫素結構140包括一閘極141、一第一閘絕緣層142、一畫素電極143、一第二閘絕緣層144、一通道層145、一源極146、一汲極147與一共用電極148。閘極141配置於第一基板110上，第一閘絕緣層142配置於第一基板110上並覆蓋閘極141。畫素電極143配置於第一閘絕緣層142上。第二閘絕緣層144配置於第一基板110上並覆蓋畫 素電極143。畫素電極143位於第一閘絕緣層142與第二閘絕緣層144之間，其中第二閘絕緣層144具第一接觸開口144a，且第一接觸開口144a暴露出畫素電極143的一部分。
通道層145配置於第二閘絕緣層144上並位在閘極141上方。源極146與汲極147配置於第二閘絕緣層144上，分別位於通道層145兩側並同時接觸於通道層145，並且汲極147電性連接畫素電極143。共用電極148配置於第二閘絕緣層144上，共用電極148重疊於畫素電極143，並且具有多個狹縫148a，其中狹縫148a位在畫素電極143上方。
在本實施例中，覆蓋閘極141且位於閘極141與通道層145之間的閘絕緣層分為第一閘絕緣層142與第二閘絕緣層144，其中畫素電極143是位於第一閘絕緣層142與第二閘絕緣層144之間，且第二閘絕緣層144覆蓋畫素電極143的大部分面積。在製作其他導電膜層時，可利用第二閘絕緣層144隔離畫素電極143與導電膜層，例如將導電膜層製作在第二閘絕緣層144上，使畫素電極143與其他導電膜層不共平面。如此，可避免導電物落在兩者之間導致不必要的短路現象。
在此需說明的是，本實施例的畫素結構140包括了畫素電極143與具有狹縫148a的共用電極148，且共用電極148重疊於畫素電極143。因此，本實施例的畫素結構140可用於邊際電場切換式(Fringe Field Switching,FFS)顯示面板，具有廣視角的優點。
在本實施例中，汲極147延伸至第一接觸開口144a中以 接觸第一接觸開口144a所暴露出來的畫素電極143的一部分，使得汲極147電性連接畫素電極143。如圖2中所繪示，本實施例的畫素結構140可以選擇性地更包括一保護層149，配置於第二閘絕緣層144與共用電極148之間。保護層149覆蓋第二閘絕緣層144、通道層145、源極146與汲極147。保護層149可保護下方的通道層145、源極146與汲極147以避免這些導電膜層氧化。
此外，畫素結構140更包括資料線DL與掃描線SL。源極146連接於資料線DL，且源極146與資料線DL為相同膜層。閘極141連接於掃描線SL，且閘極141與掃描線SL為相同膜層。並且，畫素電極143的第一邊緣143a約略對準於資料線DL的邊緣，且畫素電極143的第二邊緣143b約略對準於掃描線SL的邊緣。在本實施例中，由於第二閘絕緣層144配置在源極146與資料線DL所在的膜層與畫素電極143之間，使畫素電極143的第一邊緣143a可接近資料線DL而不會彼此短路。同樣地，第一閘絕緣層142配置在閘極141與掃描線SL所在的膜層與畫素電極143之間，使畫素電極143的第二邊緣143b可接近掃描線SL而不會彼此短路。如此設計可以大幅地縮小畫素電極143跟相鄰的掃描線SL與資料線DL之間的距離，因此可以大大的提升畫素電極143的可使用面積，對於高解析度產品，在畫素電極143可用空間有限的條件下，藉此可大大提升畫素結構140的顯示開口率，並且提升產品製作的良率。
也就是說，藉由第一閘絕緣層142與第二閘絕緣層144， 畫素電極143與畫素結構140中的其他導電膜層，例如源極146與資料線DL所在的膜層與汲極147與掃描線SL所在的膜層不共平面。如此一來，畫素電極143的第一邊緣143a與第二邊緣143b可配置的較靠近資料線DL與掃描線SL，甚至重疊於資料線DL以及掃描線SL。藉此，畫素電極143的面積可以增加而有助於提升畫素結構140的顯示開口率。在其他實施例中，即使因為製程偏移而造成不同膜層的畫素電極143跟掃描線SL與資料線DL有相對位移，畫素電極143的面積甚至可以重疊於資料線DL的面積或是重疊於掃描線SL的面積，也不容易發生畫素電極143與資料線DL短路或是畫素電極143與掃描線SL短路。
以上已說明本實施例的畫素結構140的膜層配置與功能，以下將配合圖式說明畫素結構140的製作方法。請參考圖1與圖2。首先，於第一基板110上形成閘極141。接著，在第一基板110上形成第一閘絕緣層142，且第一閘絕緣層142覆蓋閘極141。之後，於第一閘絕緣層142上形成畫素電極143，畫素電極143的材質可以是銦錫氧化物、銦鋅氧化物、鋁鋅氧化物、銦鎵鋅氧化物或是其他的導電材料。在此，畫素電極143的材質為透明導電材料時，畫素結構140為穿透式的畫素結構，而畫素電極143的材質為金屬或金屬合金時，畫素結構143則為反射式的畫素結構。接著，形成第二閘絕緣層144，第二閘絕緣層144覆蓋畫素電極143以使畫素電極143位於第一閘絕緣層142與第二閘絕緣層144之間。如圖2中所繪示，第二閘絕緣層144與第一閘絕緣層 142相疊，且同時覆蓋在閘極141上。在本實施例中，第一閘絕緣層142的材質可以是矽氧化物、矽氮化物或矽氮氧化物，但不限於此，一般的閘絕緣層材料均可，且第二閘絕緣層144與第一閘絕緣層142可以是相同材質或不同材質。
之後，於第二閘絕緣層144中形成第一接觸開口144a以暴露出畫素電極143的一部分，並接著於第二閘絕緣層144上形成一通道層145。本實施例的通道層145的材質可以是矽半導體(silicon semiconductor)或是氧化物半導體(oxide semiconductor)，矽半導體例如是非晶矽、複晶矽或者是磊晶矽，氧化物半導體的材質例如是銦鎵鋅氧化物、銦鋅氧化物等，但不限於此。通道層145位在閘極141上方。如圖2所繪示，在通道層145形成之後，於第二閘絕緣層144上形成源極146與汲極147，其中源極146與汲極147分別位於通道層145兩側並且兩者都接觸於通道層145。接著，形成保護層149以覆蓋源極146與汲極147。本實施例的保護層149的材質可以是氧化矽、氮化矽或有機材料。
在形成保護層149之後，電性連接畫素電極143與汲極147。在此需說明的是，本實施例是將汲極147延伸至第一接觸開口144a中以電性連接畫素電極143。最後，於保護層149上形成共用電極148，其中共用電極148重疊於畫素電極143並且具有多個狹縫148a位在畫素電極143上方。在另一實施例中，保護層149可選擇地被省略而以第二閘絕緣層144分隔畫素電極143與共用電極148，因此共用電極148可選擇地配置於第二閘絕緣層144 上。
在本實施例中，資料線DL、源極146與汲極147是同時形成，且源極146連接於資料線DL。並且，掃描線SL與閘極141是同時形成，且閘極141連接於掃描線SL。此外，藉由第一閘絕緣層142與第二閘絕緣層144的設置，在形成資料線DL時，資料線DL的邊緣可約略對準於畫素電極143的第一邊緣143a，且形成畫素電極143時，畫素電極143的第二邊緣143b可約略對準於掃描線SL的邊緣，或者距離相當狹小的間隙。如此一來，畫素電極143可以設置為具有增大的面積，而不容易與資料線DL或是掃描線SL接觸。因此，畫素結構140兼具有理想的開口率、品質以及信賴性。
下述實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例不再重複贅述。
圖3是依照本發明的另一實施例的一種畫素結構的上視示意圖。圖4是圖1中沿線段B-B’的剖面示意圖。請同時參考圖3與圖4，本實施例的畫素結構240與圖1的畫素結構140相似，兩者的差別主要在於汲極電性連接畫素電極的方式。在本實施例中，畫素結構240更包括一連接電極251，配置於保護層249上，且保護層249具有暴露出汲極247的一第二接觸開口249a。連接電極251同時位於第一接觸開口144a與第二接觸開口249a中以 電性連接畫素電極143與汲極247。也說是說，本實施例的汲極247並沒有延伸至第一接觸開口144a中直接連接畫素電極143，而是藉由連接電極251電性連接畫素電極143。另外，本實施例的連接電極251與共用電極148為相同膜層，且連接電極251與共用電極148彼此分離，如此可避免兩者產生耦合效應。
本實施例的畫素結構240的製作方法與圖1的實施例相似，兩者的差別主要在於電性連接畫素電極與汲極的方法。請參考圖3與圖4，在本實施例中，形成保護層249之後，先在保護層249中形成暴露出汲極247的第二接觸窗口249a。此時，第二接觸窗口249a與第一接觸窗口144a例如是彼此連通，不過第二接觸窗口249a的尺寸大於第一接觸窗口144a以將汲極247暴露出來。接著，在保護層249上形成連接電極251，使連接電極251同時位於第一接觸開口144a與第二接觸開口249a中以電性連接畫素電極143與汲極247。在本實施例中，連接電極251與共用電極148是同時形成，且兩者彼此分離。
圖5是依照本發明的又一實施例的一種畫素結構的剖面示意圖。圖5的畫素結構340與圖1的實施例相似，兩者的差別主要在於圖5的實施例的畫素結構340不包括保護層，而共用電極348是製作在第二閘絕緣層144上。在此需說明的是，本實施例的共用電極348與資料線DL之間亦可具有一間距d1，例如是約在1.2微米(μm)至3微米(μm)，如此可進一步避免兩者電性連接或是短路。同樣地，共用電極348與汲極147之間也可具有一間 距d2，例如是約在1.2微米(μm)至3微米(μm)，可進一步避免兩者電性連接或是短路。
圖6是依照本發明的又一實施例的一種畫素結構的剖面示意圖。圖6的畫素結構440與圖3的實施例相似，兩者的差別主要在於圖6的實施例的畫素結構440不包括保護層，而共用電極448是製作在第二閘絕緣層144上。此部分的技術可參考前述的說明，在此不再贅述。
圖7是依照本發明的一實施例的一種顯示面板的剖面示意圖。圖8是圖7的局部放大圖。顯示面板100包括一第一基板110、一第二基板120、一顯示介質130以及多個畫素結構140。第二基板120與第一基板110上下疊置，顯示介質130配置於第一基板110與第二基板120之間。多個畫素結構140配置於第一基板110上而呈陣列排列，且畫素結構140位於第一基板110與顯示介質130之間。在此需說明的是，本實施例的畫素結構140為圖1的畫素結構140，也就是說，本實施例是將圖1的畫素結構140用於顯示面板100。在本實施例中，顯示介質130可以是液晶層，而第二基板120可以是彩色濾光基板。
值得注意的是，顯示面板100可分為顯示區域A與周邊區域B，其中畫素結構140是配置在顯示區域A，且周邊區域B包括多條周邊電路(未繪示)。這些周邊電路需要電性連接於周邊電路接墊150以將傳輸訊號，如圖8中所繪示，周邊電路接墊150位於第一基板110周邊，也就是周邊區域B。在本實施例中，形 成閘極141的同時可更形成周邊電路接墊150，並且在形成第一接觸開口144a的同時可在第一閘絕緣層142與第二閘絕緣層144中形成周邊接觸開口160，使周邊接觸開口160暴露出周邊電路接墊150。如此，周邊電路接墊150經由周邊接觸開口160暴露出來而可以連接至其他的電路構件。
在本實施例中，第一接觸開口141a與周邊接觸開口160是同時形成。也就是說，當畫素結構140用於顯示面板100，為了暴露畫素電極143而製作的第一接觸開口144a是與周邊接觸開口160同時形成。這樣的製作方法使得製作畫素結構140時不需要額外的製程形成第一接觸開口144a，而是在同一道製程中形成作第一接觸開口144a與周邊接觸開口160，如此可簡化製程步驟並節省成本。此外，在製作共同電極148的同時，亦可在周邊接觸開口160內填入透明導電材料覆蓋周邊電路接墊150(未繪示)，增進周邊電路接墊150的接觸穩定性，避免因為金屬氧化而接觸不良。
另外，本實施例是以顯示面板100的畫素結構140為圖1的畫素結構140為例做說明，但前述的其他畫素結構240、340、440同樣可用於顯示面板100中。並且，製作方法中同樣可同時製作第一接觸開口144a與周邊接觸開口160，以簡化製程步驟並節省成本。
綜上所述，本發明的畫素結構中，覆蓋閘極並且位在閘極與通道層之間的閘絕緣層分為第一閘絕緣層與第二閘絕緣層， 其中畫素電極是位於第一閘絕緣層與第二閘絕緣層之間，且第二閘絕緣層覆蓋畫素電極。如此，可隔絕畫素電極與其他導電膜層，避免導電物落在兩者之間。例如，將與源極同膜層的資料線製作在第二閘絕緣層上，可隔離畫素電極與資料線避免兩者間的短路。因此，畫素電極的面積可以增大使得畫素電極的第一邊緣接近至約略切齊資料線。此外，將本發明的畫素結構用於高解析度的顯示面板中，顯示面板可具有高開口率以及良好的可靠度及顯示品質。
本發明的畫素結構的製作方法，可製作前述的畫素結構，其具有良好可靠度。此外，畫素結構的第一接觸開口與顯示面板的周邊接觸開口可在同一道製程中完成，如此可簡化製程步驟並節省成本。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
110‧‧‧第一基板
140‧‧‧畫素結構
141‧‧‧閘極
142‧‧‧第一閘絕緣層
143‧‧‧畫素電極
143a‧‧‧第一邊緣
144‧‧‧第二閘絕緣層
144a‧‧‧第一接觸開口
145‧‧‧通道層
146‧‧‧源極
147‧‧‧汲極
148‧‧‧共用電極
148a‧‧‧狹縫
149‧‧‧保護層
DL‧‧‧資料線

Claims (21)

  1. 一種畫素結構，配置於一基板上，該畫素結構包括：一閘極，配置於該基板上；一第一閘絕緣層，配置於該基板上並覆蓋該閘極；一畫素電極，配置於該第一閘絕緣層上；一第二閘絕緣層，配置於該基板上並覆蓋該畫素電極，該畫素電極位於該第一閘絕緣層與該第二閘絕緣層之間，其中該第二閘絕緣層具第一接觸開口，該第一接觸開口暴露出該畫素電極的一部分；一通道層，配置於該第二閘絕緣層上並位在該閘極上方；一源極與一汲極，配置於該第二閘絕緣層上，分別位於該通道層兩側並同時接觸於該通道層，並且該汲極電性連接該畫素電極；以及一共用電極，配置於該第二閘絕緣層上，該共用電極重疊於該畫素電極，並且該共用電極具有多個狹縫位在該畫素電極上方。
  2. 如申請專利範圍第1項所述的畫素結構，其中該汲極延伸至該第一接觸開口中以接觸該第一接觸開口所暴露出來的該畫素電極。
  3. 如申請專利範圍第1項所述的畫素結構，更包括一保護層，配置於該第二閘絕緣層與該共同電極之間，該保護層覆蓋該第二閘絕緣層、該通道層、該源極與該汲極。
  4. 如申請專利範圍第3項所述的畫素結構，更包括一連接電 極，配置於該保護層上，且該保護層具有暴露出該汲極的一第二接觸開口，該連接電極同時位於該第一接觸開口與該第二接觸開口中以電性連接該畫素電極與該汲極。
  5. 如申請專利範圍第4項所述的畫素結構，其中該連接電極與該共用電極為相同膜層且該連接電極與該共用電極彼此分離。
  6. 如申請專利範圍第1項所述的畫素結構，更包括一資料線，該源極連接於該資料線，且該源極與該資料線為相同膜層。
  7. 如申請專利範圍第6項所述的畫素結構，其中該畫素電極的一第一邊緣約略對準於該資料線的邊緣。
  8. 如申請專利範圍第1項所述的畫素結構，更包括一掃描線，該閘極連接於該掃描線，且該閘極與該掃描線為相同膜層。
  9. 如申請專利範圍第8項所述的畫素結構，其中該畫素電極的一第二邊緣約略對準於該掃描線的邊緣。
  10. 一種顯示面板，包括：一第一基板；一第二基板，與該第一基板上下疊置；一顯示介質，配置於該第一基板與該第二基板之間；以及多個畫素結構，配置於該第一基板上，位於該第一基板與該顯示介質之間，其中各該畫素結構包括：一閘極，配置於該第一基板上；一第一閘絕緣層，配置於該第一基板上並覆蓋該閘極，一畫素電極，配置於該第一閘絕緣層上； 一第二閘絕緣層，配置於該第一基板上並覆蓋該畫素電極，該畫素電極位於該第一閘絕緣層與該第二閘絕緣層之間，其中該第二閘絕緣層具第一接觸開口，該第一接觸開口暴露出該畫素電極的一部分；一通道層，配置於該第二閘絕緣層上並位在該閘極上方；一源極與一汲極，配置於該第二閘絕緣層上，分別位於該通道層兩側並同時接觸於該通道層，並且該汲極電性連接該畫素電極；以及一共用電極，配置於該第二閘絕緣層上，該共用電極重疊於該畫素電極並且該共用電極具有多個狹縫位在該畫素電極上方。
  11. 一種畫素結構的製作方法，包括：於一基板上形成一閘極；於該基板上形成一第一閘絕緣層，該第一閘絕緣層覆蓋該閘極；於該第一閘絕緣層上形成一畫素電極；形成一第二閘絕緣層，覆蓋該畫素電極以使該畫素電極位於該第一閘絕緣層與該第二閘絕緣層之間；於該第二閘絕緣層中形成一第一接觸開口以暴露出該畫素電極的一部分；於該第二閘絕緣層上形成一通道層，該通道層位在該閘極上 方；於該第二閘絕緣層上形成一源極與一汲極，該源極與該汲極分別位於該通道層兩側並同時接觸於該通道層；電性連接該畫素電極與該汲極；以及於該第二閘絕緣層上形成一共用電極，該共用電極重疊於該畫素電極並且該共用電極具有多個狹縫位在該畫素電極上方。
  12. 如申請專利範圍第11項所述的畫素結構的製作方法，更包括：於該第二閘絕緣層上形成該共用電極之前，形成一保護層以覆蓋該源極與該汲極。
  13. 如申請專利範圍第11項所述的畫素結構的製作方法，其中電性連接該畫素電極與該汲極的方法包括使該汲極延伸至該第一接觸開口中以電性連接該畫素電極。
  14. 如申請專利範圍第12項所述的畫素結構的製作方法，其中電性連接該畫素電極與該汲極的方法包括在該保護層中形成暴露出該汲極的一第二接觸窗口，並且在該保護層上形成一連接電極，使該連接電極同時位於該第一接觸開口與該第二接觸開口中以電性連接該畫素電極與該汲極。
  15. 如申請專利範圍第14項所述的畫素結構的製作方法，其中該連接電極與該共用電極同時形成，且該連接電極與該共用電極彼此分離。
  16. 如申請專利範圍第11項所述的畫素結構的製作方法，其 中形成該源極與該汲極的同時更形成一資料線，該源極連接於該資料線。
  17. 如申請專利範圍第16項所述的畫素結構的製作方法，其中形成該資料線的方法包括使該畫素電極的一第一邊緣約略對準於該資料線的邊緣。
  18. 如申請專利範圍第11項所述的畫素結構的製作方法，其中形成該閘極的同時更形成一掃描線，該閘極連接於該掃描線。
  19. 如申請專利範圍第18項所述的畫素結構的製作方法，其中形成該畫素電極的方法包括使該畫素電極的一第二邊緣約略對準於該掃描線的邊緣。
  20. 如申請專利範圍第11項所述的畫素結構的製作方法，其中形成該閘極的同時更形成至少一周邊電路接墊，該周邊電路接墊位於該基板周邊。
  21. 如申請專利範圍第20項所述的畫素結構的製作方法，其中形成該第一接觸開口的同時更在該第一閘絕緣層與該第二閘絕緣層中形成至少一周邊接觸開口使該周邊接觸開口暴露出該周邊電路接墊。
TW102117793A 2013-05-20 2013-05-20 畫素結構、顯示面板與畫素結構的製作方法 TWI495942B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW102117793A TWI495942B (zh) 2013-05-20 2013-05-20 畫素結構、顯示面板與畫素結構的製作方法
CN201310280460.XA CN103413810B (zh) 2013-05-20 2013-07-05 像素结构、显示面板与像素结构的制作方法
US14/016,207 US9035317B2 (en) 2013-05-20 2013-09-02 Pixel structure, display panel and method for fabricating pixel structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102117793A TWI495942B (zh) 2013-05-20 2013-05-20 畫素結構、顯示面板與畫素結構的製作方法

Publications (2)

Publication Number Publication Date
TW201445231A TW201445231A (zh) 2014-12-01
TWI495942B true TWI495942B (zh) 2015-08-11

Family

ID=49606808

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102117793A TWI495942B (zh) 2013-05-20 2013-05-20 畫素結構、顯示面板與畫素結構的製作方法

Country Status (3)

Country Link
US (1) US9035317B2 (zh)
CN (1) CN103413810B (zh)
TW (1) TWI495942B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103885259B (zh) * 2014-03-07 2016-07-20 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板
CN103915451B (zh) * 2014-03-28 2016-05-18 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
TWI545381B (zh) * 2014-05-21 2016-08-11 群創光電股份有限公司 顯示裝置
CN104216129B (zh) 2014-09-12 2017-08-11 上海天马微电子有限公司 一种显示面板和显示装置
TWI540370B (zh) * 2015-09-07 2016-07-01 友達光電股份有限公司 畫素結構
TWI567463B (zh) * 2015-10-14 2017-01-21 群創光電股份有限公司 顯示面板及電子裝置
CN108710446B (zh) * 2016-01-29 2021-05-14 上海中航光电子有限公司 触控显示面板
CN105700212A (zh) * 2016-04-11 2016-06-22 京东方科技集团股份有限公司 一种显示装置
TWI597830B (zh) * 2016-05-13 2017-09-01 群創光電股份有限公司 顯示裝置
US20190086751A1 (en) * 2017-09-20 2019-03-21 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Liquid Crystal Display Panel and Array Substrate
CN107561801A (zh) * 2017-09-20 2018-01-09 深圳市华星光电半导体显示技术有限公司 一种液晶显示面板及阵列基板
CN110471551B (zh) 2018-05-09 2023-05-12 瀚宇彩晶股份有限公司 触控显示器以及触控显示器的制作方法
US11450796B2 (en) 2020-03-20 2022-09-20 PlayNitride Display Co., Ltd. Micro light emitting diode display panel
TWI739552B (zh) * 2020-03-20 2021-09-11 錼創顯示科技股份有限公司 微型發光二極體顯示面板
CN114442387A (zh) 2020-10-30 2022-05-06 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4823989B1 (zh) * 1969-11-06 1973-07-18
TW200903122A (en) * 2007-02-05 2009-01-16 Boe Hydis Technology Co Ltd Fringe field switching mode LCD
US20110310341A1 (en) * 2010-06-22 2011-12-22 Jeong-Oh Kim Array substrate for fringe field switching mode liquid crystal display device and method of manufacturing the same
TW201238055A (en) * 2010-10-12 2012-09-16 Lg Display Co Ltd Array substrate for liquid crstyal display device and fabrication method thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100798761B1 (ko) 1999-09-07 2008-01-29 가부시키가이샤 히타치세이사쿠쇼 액정표시장치
CN101819363B (zh) * 2009-02-27 2011-12-28 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
KR101851403B1 (ko) * 2009-07-18 2018-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
TW202230814A (zh) * 2011-05-05 2022-08-01 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4823989B1 (zh) * 1969-11-06 1973-07-18
TW200903122A (en) * 2007-02-05 2009-01-16 Boe Hydis Technology Co Ltd Fringe field switching mode LCD
US20110310341A1 (en) * 2010-06-22 2011-12-22 Jeong-Oh Kim Array substrate for fringe field switching mode liquid crystal display device and method of manufacturing the same
TW201238055A (en) * 2010-10-12 2012-09-16 Lg Display Co Ltd Array substrate for liquid crstyal display device and fabrication method thereof

Also Published As

Publication number Publication date
US20140339563A1 (en) 2014-11-20
CN103413810A (zh) 2013-11-27
CN103413810B (zh) 2015-09-16
US9035317B2 (en) 2015-05-19
TW201445231A (zh) 2014-12-01

Similar Documents

Publication Publication Date Title
TWI495942B (zh) 畫素結構、顯示面板與畫素結構的製作方法
TWI441198B (zh) 面板及其製法
US9750140B2 (en) Display device
US9280026B2 (en) Pixel structure and display panel
JP6184268B2 (ja) 薄膜トランジスタアレイ基板およびその製造方法
JP5318302B2 (ja) 表示装置
WO2016004722A1 (zh) 阵列基板、显示面板及显示装置
US20150262536A1 (en) Display device
JP6510779B2 (ja) 薄膜トランジスタ表示板
TW201327512A (zh) 顯示面板之陣列基板結構及其製作方法
TWI497182B (zh) 顯示裝置
JP5950638B2 (ja) 配線構造及びそれを備える薄膜トランジスタアレイ基板並びに表示装置
WO2017177734A1 (zh) 阵列基板、制造方法以及显示面板和电子装置
KR102274583B1 (ko) 액정 표시 장치 및 이의 제조 방법
TWI392945B (zh) 畫素結構及其製作方法
US20190094639A1 (en) Array substrate, manufacturing method thereof and display device
JP6072522B2 (ja) 液晶表示パネルおよびその製造方法
US9772535B2 (en) Display device
CN107193167B (zh) 阵列基板及液晶显示面板
US20180210296A1 (en) Array substrate, manufacturing method thereof and display device
TW201618310A (zh) 陣列基板結構與顯示裝置
US10396213B2 (en) Active device array substrate and manufacturing method thereof
TWI414866B (zh) 形成畫素結構之方法
US8513667B2 (en) Thin film transistor array panel and manufacturing method thereof
JP5500537B2 (ja) 液晶表示装置及びその製造方法