TW201327512A - 顯示面板之陣列基板結構及其製作方法 - Google Patents

顯示面板之陣列基板結構及其製作方法 Download PDF

Info

Publication number
TW201327512A
TW201327512A TW100149969A TW100149969A TW201327512A TW 201327512 A TW201327512 A TW 201327512A TW 100149969 A TW100149969 A TW 100149969A TW 100149969 A TW100149969 A TW 100149969A TW 201327512 A TW201327512 A TW 201327512A
Authority
TW
Taiwan
Prior art keywords
patterned
pixel
gate
protective layer
conductive layer
Prior art date
Application number
TW100149969A
Other languages
English (en)
Other versions
TWI441122B (zh
Inventor
Kuo-Yu Huang
Te-Chun Huang
Original Assignee
Au Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Au Optronics Corp filed Critical Au Optronics Corp
Priority to TW100149969A priority Critical patent/TWI441122B/zh
Priority to CN201210068620.XA priority patent/CN102623397B/zh
Priority to US13/609,272 priority patent/US8772780B2/en
Publication of TW201327512A publication Critical patent/TW201327512A/zh
Application granted granted Critical
Publication of TWI441122B publication Critical patent/TWI441122B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13456—Cell terminals located on one side of the display only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

一種顯示面板之陣列基板結構包括一基板、複數條第一走線、一第一圖案化絕緣層、複數條第二走線、複數個第一保護圖案與複數個第二保護圖案。基板包括一走線區。第一走線設置於走線區。第一圖案化絕緣層設置於第一走線上。第二走線設置於第一圖案化絕緣層上。第一保護圖案位於走線區並分別設置於對應之第二走線上，其中各第一保護圖案包括一半導體材料。第二保護圖案位於走線區並分別設置於對應第一保護圖案上，其中各第二保護圖案包括一無機絕緣材料。

Description

顯示面板之陣列基板結構及其製作方法
本發明係關於一種顯示面板之陣列基板結構及其製作方法，尤指一種可避免走線區之走線於製程中受損之顯示面板之陣列基板結構及其製作方法。
顯示面板之陣列基板結構的基板主要可區分為顯示區、走線區與連接墊區三大區塊，其中顯示區內設置有閘極線、資料線、畫素陣列與薄膜電晶體等元件，走線區內設置有走線，用以將閘極線及資料線電性連接至連接墊區，而連接墊區則可供驅動晶片或電路板銲接，藉此驅動晶片或電路板可經由走線提供驅動訊號至閘極線與資料線。
一般而言，顯示面板之陣列基板結構之製作方法包括多道的蝕刻製程，以定義出導電層、半導體層、介電層與保護層等膜層的圖案。然而，在蝕刻某一材料層時，常無可避免的對暴露出的下層圖案造成傷害，例如在蝕刻保護層時，可能會造成保護層下方已形成之走線的損傷，如此將使得顯示面板之陣列基板結構的良率無法進一步提升。
本發明之目的之一在於提供一種顯示面板之陣列基板結構及其製作方法，以提升顯示面板之陣列基板結構的良率與可靠度。
本發明之一較佳實施例提供一種製作顯示面板之陣列基板結構的方法，包括下列步驟。提供一基板，且基板包括一顯示區與一走線區。於基板上形成一第一圖案化導電層，且第一圖案化導電層包括複數條閘極線、複數個閘極與複數條第一閘極轉接線，其中閘極線位於顯示區，閘極位於顯示區，第一閘極轉接線位於走線區，且第一閘極轉接線係與部分之閘極線電性連接。於第一圖案化導電層上形成一第一圖案化絕緣層，其中第一圖案化絕緣層具有複數個第一接觸洞，分別部分暴露出部分之閘極線。於第一圖案化絕緣層上形成一第二圖案化導電層，且第二圖案化導電層包括複數條資料線、複數個源極與複數個汲極與複數條第二閘極轉接線。資料線位於顯示區，源極與汲極位於顯示區，且第二閘極轉接線係經由第一接觸洞而與暴露出之部分之閘極線電性連接。於第二圖案化導電層上形成一圖案化半導體層與一第二圖案化絕緣層。圖案化半導體層包括複數個半導體通道層與以及複數個第一保護圖案，其中半導體通道層位於顯示區並分別設置於對應之閘極之上，而第一保護圖案至少部分位於走線區並設置於對應之第二閘極轉接線之上。第二圖案化絕緣層包括複數個後通道保護層與複數個第二保護圖案，其中後通道保護層位於顯示區並設置於對應之半導體通道層之上，而第二保護圖案至少部分位於走線區並分別設置於對應第一保護圖案之上。於圖案化第二導電層上形成一第一圖案化保護層與一第二圖案化保護層，其中第一圖案化保護層與第二圖案化保護層暴露出各第二保護圖案，且第一圖案化保護層與第二圖案化保護層具有複數個第二接觸洞，分別暴露出汲極。於第二圖案化保護層上形成一第一圖案化透明導電層。
本發明之另一較佳實施例提供一種顯示面板之陣列基板結構。上述顯示面板之陣列基板結構包括一基板、複數條第一走線、一第一圖案化絕緣層、複數條第二走線、複數個第一保護圖案與複數個第二保護圖案。基板包括一走線區。第一走線設置於走線區。第一圖案化絕緣層設置於第一走線上。第二走線設置於第一圖案化絕緣層上。第一保護圖案位於走線區並分別設置於對應之第二走線上，其中各第一保護圖案包括一半導體材料。第二保護圖案位於走線區並分別設置於對應第一保護圖案上，其中各第二保護圖案包括一無機絕緣材料。
為使熟習本發明所屬技術領域之一般技藝者能更進一步了解本發明，下文特列舉本發明之較佳實施例，並配合所附圖式，詳細說明本發明的構成內容及所欲達成之功效。
請參考第1圖與第2圖。第1圖與第2圖繪示了本發明之一較佳實施例之顯示面板之陣列基板結構的示意圖，其中第1圖繪示了本實施例之顯示面板之陣列基板結構的上視示意圖，而第2圖繪示了沿第1圖之剖線A-A，繪示之剖面示意圖。在下文之實施例中係以邊緣電場切換型(fringe field switching)液晶顯示面板之陣列基板結構為例說明本發明，但不以此為限。舉例而言，顯示面板之陣列基板結構亦可為其它型式之液晶顯示面板、電致發光顯示面板或其它類型之顯示面板的陣列基板結構。如第1圖與第2圖所示，本實施例之顯示面板之陣列基板結構10包括一基板12、複數條第一走線14、一第一圖案化絕緣層16(第1圖未示)、複數條第二走線18、複數個第一保護圖案20(第1圖未示)與複數個第二保護圖案22(第1圖未示)。基板12包括一顯示區12D(第2圖未示)、一走線區12W與一連接墊區12P(第2圖未示)。第一走線14係設置於走線區12W。第一圖案化絕緣層16係設置於第一走線14上。第二走線18係設置於第一圖案化絕緣層16上。第一保護圖案20係至少部分位於走線區12W並分別設置於對應之第二走線18上，其中各第一保護圖案20包括一半導體材料，例如一氧化物半導體材料(如銦鎵鋅氧化物)。第二保護圖案22係至少部分位於走線區12W並分別設置於對應第一保護圖案20上，其中各第二保護圖案22包括一無機絕緣材料，例如氧化矽。第一保護圖案20與第二保護圖案22係覆蓋於第二走線18之上，並可進一步包覆第二走線18的側壁，但不以此為限，且相鄰之第一保護圖案20之間或相鄰之第二保護圖案22之間具有一間隙S。
如第1圖所示，本實施例之顯示面板之陣列基板結構10更包括複數條閘極線GL與複數條資料線DL，彼此交叉並位於顯示區12D內，其中第一走線14係與閘極線GL由同一層第一圖案化導電層所構成，且第一走線14係與部分之閘極線GL電性連接，作為第一閘極轉接線之用，而第二走線18係與資料線DL由同一層第二圖案化導電層所構成，且第二走線18係與另一部分之閘極線GL橋接，作為第二閘極轉接線之用。如第2圖所示，由於相鄰的第一走線14與第二走線18為交替設置且第一走線14與第二走線18由不同層之圖案化導電層所構成，因此在水平方向上相鄰的第一走線14與第二走線18的距離可不受製程限制，故可縮減走線區12W的面積。
請再參考第3圖至第5圖，並一併參考第1圖與第2圖。第3圖至第5圖繪示了本實施例之製作顯示面板之陣列基板結構的方法示意圖。如第1圖與第3圖所示，首先提供基板12。接著於基板12上形成一第一圖案化導電層M1，其中第一圖案化導電層M1包括複數條閘極線GL位於顯示區12D、複數個閘極G位於顯示區12D，以及複數條第一閘極轉接線TG1(第一走線14)位於走線區12W，其中第一閘極轉接線TG1(第一走線14)係與部分之閘極線GL電性連接，用以傳遞閘極線GL所需的掃描訊號。接著於第一圖案化導電層M1上形成一第一圖案化絕緣層16，其中第一圖案化絕緣層16具有複數個第一接觸洞161，分別部分暴露出部分之閘極線GL，以及複數個第三接觸洞163，分別部分暴露出各第一閘極轉接線TG1(第一走線14)。隨後，於第一圖案化絕緣層16上形成一第二圖案化導電層M2，其中第二圖案化導電層M2包括複數條資料線DL位於顯示區12D、複數個源極S與複數個汲極D位於顯示區12D，複數條第二閘極轉接線TG2(第二走線18)，以及複數個轉接電極19位於走線區12W，其中第二閘極轉接線TG2(第二走線18)係經由第一接觸洞161而與暴露出之部分之閘極線GL電性連接，用以傳遞閘極線GL的訊號，而轉接電極19經由第三接觸洞163與暴露出之各第一閘極轉接線TG1電性連接。值得說明的是在本實施例中，如第1圖所示，第二走線18可另包括複數條資料線連接線DCL，設置於走線區12W並分別與顯示區12D內對應的資料線DL電性連接，用以傳遞資料線DL所需之資料訊號，而第二閘極轉接線TG2則可包括複數條第二內部閘極轉接線TG21位於顯示區12D並延伸至走線區12W，以及複數條第二外部閘極轉接線TG22位於走線區12W。之後，於第二圖案化導電層M2上形成一圖案化半導體層24與一第二圖案化絕緣層26。圖案化半導體層24包括複數個半導體通道層24C，位於顯示區12D並分別設置於對應之閘極G之上，以及複數個第一保護圖案20，位於走線區12W並設置於對應之第二閘極轉接線TG2(第二走線18)之上。第二圖案化絕緣層26包括複數個後通道保護層26P，位於顯示區12D並設置於對應之半導體通道層24C之上，以及複數個第二保護圖案22，位於走線區12W並分別設置於對應第一保護圖案20之上。
如第1圖與第4圖所示，接著於圖案化第二導電層M2上形成一第一保護層28與一第二保護層30，其中第一保護層28包括一無機保護層例如一氮化矽層，而第二保護層30包括一有機保護層例如一感光樹脂層，但不以此為限。接著對第二保護層30進行一曝光暨顯影製程，移除部分之第二保護層30以形成一第二圖案化保護層31。隨後，利用圖案化第二保護層31作為一蝕刻遮罩，蝕刻第二圖案化保護層31暴露出之第一保護層28以形成一第一圖案化保護層29，其中第一圖案化保護層29與第二圖案化保護層31具有複數個第二接觸洞292，分別暴露出汲極D。在本實施例中，第一圖案化保護層28與第二圖案化保護層30係完全被蝕刻掉而完全暴露出走線區12W的各第二保護圖案22，而由於第二走線18被第二保護圖案22與第一保護圖案20所保護，因此在蝕刻第一保護層28時不會受到損傷。也就是說，如第2圖所示，由於第二走線18被第二保護圖案22與第一保護圖案20所保護，因此在形成第三圖案化保護層34之前將走線區12W的第一保護層28移除的過程中，可確保第二走線18不會受到蝕刻而受損。值得說明的是被第二保護圖案22與第一保護圖案20所覆蓋的第二走線18可包括位於走線區12W的第二內部閘極轉接線TG21、第二外部閘極轉接線TG22，以及資料線連接線DCL等。
如第1圖與第5圖所示，接著於第二圖案化保護層31上依序形成一第一圖案化透明導電層32、於第一圖案化透明導電層32上形成一第三圖案化保護層34，以及於第三圖案化保護層34上形成一第二圖案化透明導電層36。在本實施例中，第一圖案化透明導電層32包括複數個共通電極CE設置於顯示區12D內。第三圖案化保護層34具有複數個第四接觸洞344，分別部分暴露出各轉接電極19與各第二閘極轉接線TG2(第二走線18)，以及複數個第五接觸洞345(第1圖未示)，分別暴露出各汲極D。第三圖案化保護層34可包括一無機保護層例如氮化矽層，但不以此為限。第二圖案化透明導電層36包括複數個畫素電極PE設置於顯示區12D內，以及複數個連接墊36P位於連接墊區12P，其中各畫素電極PE經由第五接觸洞345與第二接觸洞292與汲極D電性連接，且各畫素電極PE具有複數個條狀開口(slit)SL。各連接墊12P分別經由各第四接觸洞344而與各轉接電極19以及各第二閘極轉接線TG2(第二走線18)電性連接。
請再參考第6圖，並一併參考第1圖至第5圖。第6圖繪示了本實施例之顯示面板之陣列基板結構的畫素架構的示意圖。在本實施例中，顯示面板係為具有半源極驅動(half source driver,HSD)架構之顯示面板，但不以此為限。如第6圖所示，顯示區12D內設置有一第一次畫素P1與一第二次畫素P2，第二圖案化透明導電層36另包括一透明橋接電極361，該第一次畫素P1之源極S係與對應之資料線DL電性連接，第一次畫素P1之畫素電極PE係分別與第一次畫素P1之汲極D電性連接以及透過透明橋接電極361與第二次畫素P2之源極S電性連接，且第二次畫素P2之畫素電極PE係與第二次畫素P2之汲極D電性連接。由上述可知，在本實施例中，位於同一列上之相鄰的第一次畫素P1與第二次畫素P2係利用同一條資料線DL加以驅動，因此第一次畫素P1與第二次畫素P2之間未設置有資料線DL，藉此用以傳遞訊號給閘極線GL的第二內部閘極轉接線TG21可設置於第一次畫素P1與第二次畫素P2之間，進而可減少走線區的面積，而實現出窄邊框的顯示面板。
本發明之顯示面板之陣列基板結構及其製作方法並不以上述實施例所揭示者為限。下文將依序介紹本發明之其它較佳實施例或變化實施例之顯示面板之陣列基板結構及其製作方法，且為了便於比較各實施例之相異處並簡化說明，在下文之各實施例中使用相同的符號標注相同的元件，且主要針對各實施例之相異處進行說明，而不再對重覆部分進行贅述。
請參考第7圖與第8圖，並一併參考第1圖。第7圖繪示了本發明之另一較佳實施例之顯示面板之陣列基板結構的示意圖，第8圖繪示了本實施例之顯示面板之陣列基板結構的畫素架構的示意圖。如第7圖所示，不同於前述實施例，本實施例之顯示面板之陣列基板結構40的第一圖案化透明導電層32包括複數個畫素電極PE，設置於顯示區12D內，各畫素電極PE分別與對應之D汲極電性連接。另外，第二圖案化透明導電層36包括複數個共通電極CE，設置於顯示區12D內，且各共通電極CE具有複數個條狀開口SL。此外，如第8圖所示，在本實施例中，顯示區12D內設置有一第一次畫素P1與一第二次畫素P2，第一圖案化透明導電層32另包括一透明橋接電極321，第一次畫素P1之源極S係與對應之資料線DL電性連接，第一次畫素P1之畫素電極PE係分別與第一次畫素P1之汲極D電性連接以及透過透明橋接電極321與第二次畫素P2之源極S電性連接，且第二次畫素P2之畫素電極PE係與第二次畫素P2之汲極D電性連接。
請參考第9圖。第9圖繪示了本發明之顯示面板之陣列基板結構之連接墊的一第一變化實施例之示意圖。如第9圖所示，在本變化實施例中，第一圖案化透明導電層32另包括複數個連接墊32P，位於連接墊區12P，且分別與各第一閘極轉接線TG1(第一走線14)以及各第二閘極轉接線TG2(第二走線18)電性連接。由上述可知，不同於第5圖之實施例，在本變化實施例中，第一閘極轉接線TG1(第一走線14)並未透過轉接電極進行轉接，且連接墊32P係由第一圖案化透明導電層32所構成，而非由第二圖案化透明導電層所構成。另外，第一保護圖案20與第二保護圖案22可由走線區12W延伸至連接墊區12P且部分暴露出第二閘極轉接線TG2(第二走線18)，而連接墊32P可透過第一保護圖案20與第二保護圖案22的開口而與第二閘極轉接線(第二走線18)電性連接。在本變化實施例中，第二閘極轉接線TG2(第二走線18)除了與連接墊32P的位置之外，其它的部分均被第一保護圖案20與第二保護圖案22所覆蓋保護，因此在蝕刻第一保護層(圖未示)時不會受到損傷。
請參考第10圖。第10圖繪示了本發明之顯示面板之陣列基板結構之連接墊的一第二變化實施例之示意圖。如第10圖所示，在本變化實施例中，第一圖案化絕緣層16具有第三接觸洞163，部分暴露出第一閘極轉接線TG1(第一走線14)，第二圖案化導電層M2另包括轉接電極19，與暴露出之第一閘極轉接線TG1(第一走線14)電性連接。此外，第一圖案化透明導電層32另包括複數個連接墊32P，位於連接墊區12P，分別與轉接電極19以及第二閘極轉接線TG2(第二走線18)電性連接。由上述可知，類似於第9圖之變化實施例的作法，本變化實施例之連接墊32P亦係由第一圖案化透明導電層32所構成，且第一保護圖案20與第二保護圖案22可由走線區12W延伸至連接墊區12P且部分暴露出第二閘極轉接線TG2(第二走線18)，而連接墊32P可透過第一保護圖案20與第二保護圖案22的開口而與第二閘極轉接線TG2(第二走線18)電性連接。不同於第9圖之變化實施例在於，在本變化實施例中，第一閘極轉接線TG1(第一走線14)係透過轉接電極19進行轉接，且連接墊32P係經由轉接電極19與第一閘極轉接線TG1(第一走線14)電性連接。同樣地，在本變化實施例中，第二閘極轉接線TG2(第二走線18)除了與連接墊32P的位置之外，其它的部分均被第一保護圖案20與第二保護圖案22所覆蓋保護，因此在蝕刻第一保護層(圖未示)時不會受到損傷。
綜上所述，本發明之顯示面板之陣列基板結構的走線區之走線上依序覆蓋有半導體保護圖案與無機絕緣保護圖案，因此在蝕刻走線上之其它膜層時，走線會受到保護而不會受到損傷，而可有效提高良率與可靠度。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
10．．．顯示面板之陣列基板結構
12．．．基板
12D．．．顯示區
12W．．．走線區
12P．．．連接墊區
14．．．第一走線
16．．．圖案化絕緣層
18．．．第二走線
20．．．第一保護圖案
22．．．第二保護圖案
S．．．間隙
G．．．閘極線
DL．．．資料線
M1．．．第一圖案化導電層
G．．．閘極
161．．．第一接觸洞
163．．．第三接觸洞
TG1．．．第一閘極轉接線
M2．．．第二圖案化導電層
S．．．源極
D．．．汲極
19．．．轉接電極
DCL．．．資料線連接線
TG2．．．第二閘極轉接線
TG21．．．第二內部閘極轉接線
TG22．．．第二外部閘極轉接線
24．．．圖案化半導體層
26．．．第二圖案化絕緣層
24C．．．半導體通道層
26P．．．後通道保護層
28．．．第一保護層
29．．．第一圖案化保護層
30．．．第二保護層
31．．．第二圖案化保護層
292．．．第二接觸洞
32．．．第一圖案化透明導電層
34．．．第三圖案化保護層
36．．．第二圖案化透明導電層
CE．．．共通電極
344．．．第四接觸洞
345．．．第五接觸洞
PE．．．畫素電極
36P．．．連接墊
SL．．．條狀開口
P1．．．第一次畫素
P2．．．第二次畫素
321．．．透明橋接電極
361．．．透明橋接電極
40．．．顯示面板之陣列基板結構
第1圖與第2圖繪示了本發明之一較佳實施例之顯示面板之陣列基板結構的示意圖。
第3圖至第5圖繪示了本實施例之製作顯示面板之陣列基板結構的方法示意圖。
第6圖繪示了本實施例之顯示面板之陣列基板結構的畫素架構的示意圖。
第7圖繪示了本發明之另一較佳實施例之顯示面板之陣列基板結構的示意圖。
第8圖繪示了本實施例之顯示面板之陣列基板結構的畫素架構的示意圖。
第9圖繪示了本發明之顯示面板之陣列基板結構之連接墊的一第一變化實施例之示意圖。
第10圖繪示了本發明之顯示面板之陣列基板結構之連接墊的一第二變化實施例之示意圖。
10．．．顯示面板之陣列基板結構
12．．．基板
12W．．．走線區
14．．．第一走線
16．．．圖案化絕緣層
18．．．第二走線
20．．．第一保護圖案
22．．．第二保護圖案
S．．．間隙
M1．．．第一圖案化導電層
M2．．．第二圖案化導電層
34．．．第三圖案化保護層

Claims (31)

  1. 一種製作顯示面板之陣列基板結構的方法，包括：提供一基板，其中該基板包括一顯示區與一走線區；於該基板上形成一第一圖案化導電層，該第一圖案化導電層包括：複數條閘極線，位於該顯示區；複數個閘極，位於該顯示區；以及複數條第一閘極轉接線，位於該走線區，其中該等第一閘極轉接線係與部分之該等閘極線電性連接；於該第一圖案化導電層上形成一第一圖案化絕緣層，其中該第一圖案化絕緣層具有複數個第一接觸洞，分別部分暴露出部分之該等閘極線；於該第一圖案化絕緣層上形成一第二圖案化導電層，其中該第二圖案化導電層包括：複數條資料線，位於該顯示區；複數個源極與複數個汲極，位於該顯示區；以及複數條第二閘極轉接線，其中該等第二閘極轉接線係經由該等第一接觸洞而與暴露出之部分之該等閘極線電性連接；於該第二圖案化導電層上形成一圖案化半導體層與一第二圖案化絕緣層，其中該圖案化半導體層包括複數個半導體通道層，位於該顯示區並分別設置於對應之該閘極之上，以及複數個第一保護圖案，至少部分位於該走線區並設置於對應之該第二閘極轉接線之上，該第二圖案化絕緣層包括複數個後通道保護層，位於該顯示區並設置於對應之該半導體通道層之上，以及複數個第二保護圖案，至少部分位於該走線區並分別設置於對應該第一保護圖案之上；於該圖案化第二導電層上形成一第一圖案化保護層與一第二圖案化保護層，其中該第一圖案化保護層與該第二圖案化保護層暴露出各該第二保護圖案，且該第一圖案化保護層與該第二圖案化保護層具有複數個第二接觸洞，分別暴露出該等汲極；以及於該第二圖案化保護層上形成一第一圖案化透明導電層。
  2. 如請求項1所述之製作顯示面板之陣列基板結構的方法，其中該基板另包括一連接墊區，該第一圖案化透明導電層另包括複數個連接墊，位於該連接墊區且分別與各該第一閘極轉接線以及各該第二閘極轉接線電性連接。
  3. 如請求項1所述之製作顯示面板之陣列基板結構的方法，其中該基板另包括一連接墊區，該第一圖案化絕緣層具有複數個第三接觸洞，分別部分暴露出各該第一閘極轉接線，該第二圖案化導電層另包括複數個轉接電極，分別與暴露出之各該第一閘極轉接線電性連接，該第一圖案化透明導電層另包括複數個連接墊，位於該連接墊區，分別與各該轉接電極以及各該第二閘極轉接線電性連接。
  4. 如請求項1所述之製作顯示面板之陣列基板結構的方法，另包括：於該第一圖案化透明導電層上形成一第三圖案化保護層；以及於該第三圖案化保護層上形成一第二圖案化透明導電層。
  5. 如請求項4所述之製作顯示面板之陣列基板結構的方法，其中該基板另包括一連接墊區，該第一圖案化絕緣層具有複數個第三接觸洞，分別部分暴露出各該第一閘極轉接線，該第二圖案化導電層另包括複數個轉接電極，分別與暴露出之各該第一閘極轉接線電性連接，該第三圖案化保護層具有複數個第四接觸洞，分別部分暴露出各該轉接電極與各該第二閘極轉接線，該第二圖案化透明導電層另包括複數個連接墊，位於該連接墊區，各該連接墊分別經由各該第四接觸洞而與各該轉接電極以及各該第二閘極轉接線電性連接。
  6. 如請求項4所述之製作顯示面板之陣列基板結構的方法，其中該第一圖案化透明導電層包括複數個共通電極，設置於該顯示區內，該第二圖案化透明導電層包括複數個畫素電極，設置於該顯示區內，各該畫素電極分別與對應之該汲極電性連接，且各該畫素電極具有複數個條狀開口(slit)。
  7. 如請求項6所述之製作顯示面板之陣列基板結構的方法，其中該顯示區內設置有一第一次畫素與一第二次畫素，該第二圖案化透明導電層另包括一透明橋接電極，該第一次畫素之該源極係與對應之該資料線電性連接，該第一次畫素之該畫素電極係分別與該第一次畫素之該汲極電性連接以及透過該透明橋接電極與該第二次畫素之該源極電性連接，且該第二次畫素之該畫素電極係與該第二次畫素之該汲極電性連接。
  8. 如請求項4所述之製作顯示面板之陣列基板結構的方法，其中該第一圖案化透明導電層包括複數個畫素電極，設置於該顯示區內，各該畫素電極分別與對應之該汲極電性連接，該第二圖案化透明導電層包括複數個共通電極，設置於該顯示區內，且各該共通電極具有複數個條狀開口。
  9. 如請求項8所述之製作顯示面板之陣列基板結構的方法，其中該顯示區內設置有一第一次畫素與一第二次畫素，該第一圖案化透明導電層另包括一透明橋接電極，該第一次畫素之該源極係與對應之該資料線電性連接，該第一次畫素之該畫素電極係分別與該第一次畫素之該汲極電性連接以及透過該透明橋接電極與該第二次畫素之該源極電性連接，且該第二次畫素之該畫素電極係與該第二次畫素之該汲極電性連接。
  10. 如請求項4所述之製作顯示面板之陣列基板結構的方法，其中該第三圖案化保護層包括一無機保護層。
  11. 如請求項1所述之製作顯示面板之陣列基板結構的方法，其中該等第二閘極轉接線包括複數條第二內部閘極轉接線位於該顯示區並延伸至該走線區，以及複數條第二外部閘極轉接線位於該走線區。
  12. 如請求項11所述之製作顯示面板之陣列基板結構的方法，其中該等第一閘極轉接線與該等第二外部閘極轉接線為交替設置。
  13. 如請求項1所述之製作顯示面板之陣列基板結構的方法，其中該圖案化半導體層包括一氧化物半導體材料，且該第二圖案化絕緣層包括一無機絕緣材料。
  14. 如請求項1所述之製作液晶顯示面板之陣列基板結構的方法，其中該第一圖案化保護層包括一無機保護層，且該第二圖案化保護層包括一有機保護層。
  15. 如請求項14所述之製作顯示面板之陣列基板結構的方法，其中於該圖案化第二導電層上形成該第一圖案化保護層與該第二圖案化保護層包括：於該圖案化第二導電層上形成一第一保護層與一第二保護層；對該第二保護層進行一曝光暨顯影製程，移除部分之該第二保護層以形成該圖案化第二保護層；以及利用該圖案化第二保護層作為一蝕刻遮罩，蝕刻該圖案化第二保護層暴露出之該第一保護層以形成該第一圖案化保護層。
  16. 如請求項1所述之製作顯示面板之陣列基板結構的方法，其中其中該第二圖案化導電層更包括複數條資料線連接線，位於該走線區並分別與該等資料線電性連接，且部分之該等第一保護圖案與部分之該等第二保護圖案係設置於該等資料線連接線之上。
  17. 一種顯示面板之陣列基板結構，包括：一基板，該基板包括一走線區；複數條第一走線，設置於該走線區；一第一圖案化絕緣層，設置於該等第一走線上；複數條第二走線，設置於該第一圖案化絕緣層上；複數個第一保護圖案，位於該走線區並分別設置於對應之該第二走線上，其中各該第一保護圖案包括一半導體材料；以及複數個第二保護圖案，位於該走線區並分別設置於對應該第一保護圖案上，其中各該第二保護圖案包括一無機絕緣材料。
  18. 如請求項17所述之顯示面板之陣列基板結構，另包括：一第一圖案化導電層，位於該基板上；一第二圖案化導電層，位於該第一圖案化絕緣層上；一圖案化半導體層，位於該第二圖案化導電層上；一第二圖案化絕緣層位於該圖案化半導體層上；一第一圖案化保護層位於該第二圖案化絕緣層上；一第二圖案化保護層位於該第一圖案化保護層上；以及一第一圖案化透明導電層位於該第二圖案化保護層上；其中該基板另包括一顯示區，該等第一走線包括複數條第一閘極轉接線，且該等第二走線包括複數條第二閘極轉接線。
  19. 如請求項18所述之顯示面板之陣列基板結構，另包括：一第三圖案化保護層位於該第一圖案化透明導電層上；以及一第二圖案化透明導電層位於該第三圖案化保護層上。
  20. 如請求項19所述之顯示面板之陣列基板結構，其中該第一圖案化導電層包括：複數條閘極線，位於該顯示區；複數個閘極；以及該等第一閘極轉接線，且該等第一閘極轉接線係與部分之該等閘極線電性連接；該第一圖案化絕緣層具有複數個第一接觸洞，分別部分暴露出部分之該等閘極線；該第二圖案化導電層包括：複數條資料線，位於該顯示區；複數個源極與複數個汲極，位於該顯示區；以及該等第二閘極轉接線，其中該等第二閘極轉接線係經由該等第一接觸洞而與暴露出之部分之該等閘極線電性連接；該圖案化半導體層包括：複數個半導體通道層，位於該顯示區並分別設置於對應之該閘極之上；以及該等第一保護圖案；該第二圖案化絕緣層包括：複數個後通道保護層，位於該顯示區並設置於對應之該半導體通道層之上；以及該等第二保護圖案；以及該第一圖案化保護層與該第二圖案化保護層暴露出各該第二保護圖案，且該第一圖案化保護層與該第二圖案化保護層具有複數個第二接觸洞，分別暴露出該等汲極。
  21. 如請求項20所述之顯示面板之陣列基板結構，其中該基板另包括一連接墊區，該第一圖案化透明導電層另包括複數個連接墊，位於該連接墊區且分別與各該第一閘極轉接線以及各該第二閘極轉接線電性連接。
  22. 如請求項20所述之顯示面板之陣列基板結構，其中該基板另包括一連接墊區，該第一圖案化絕緣層具有複數個第三接觸洞，分別部分暴露出各該第一閘極轉接線，該第二圖案化導電層另包括複數個轉接電極，分別與暴露出之各該第一閘極轉接線電性連接，該第一圖案化透明導電層另包括複數個連接墊，位於該連接墊區，分別與各該轉接電極以及各該第二閘極轉接線電性連接。
  23. 如請求項20所述之顯示面板之陣列基板結構，其中該基板另包括一連接墊區，該第一圖案化絕緣層具有複數個第三接觸洞，分別部分暴露出各該第一閘極轉接線，該第二圖案化導電層另包括複數個轉接電極，分別與暴露出之各該第一閘極轉接線電性連接，該第三圖案化保護層具有複數個第四接觸洞，分別部分暴露出各該轉接電極與各該第二閘極轉接線，該第二圖案化透明導電層另包括複數個連接墊，位於該連接墊區，各該連接墊分別經由各該第四接觸洞而與各該轉接電極以及各該第二閘極轉接線電性連接。
  24. 如請求項20所述之顯示面板之陣列基板結構，其中該第二閘極轉接線包括複數條第二內部閘極轉接線位於該顯示區並延伸至該走線區，以及複數條第二外部閘極轉接線位於該走線區。
  25. 如請求項24所述之顯示面板之陣列基板結構，其中該等第一閘極轉接線與該等第二外部閘極轉接線為交替設置。
  26. 如請求項20所述之顯示面板之陣列基板結構，其中該第一圖案化保護層包括一無機保護層，該第二圖案化保護層包括一有機保護層，且該第三圖案化保護層包括一無機保護層。
  27. 如請求項20所述之顯示面板之陣列基板結構，其中該第一圖案化透明導電層包括複數個共通電極，設置於該顯示區內，該第二圖案化透明導電層包括複數個畫素電極，設置於該顯示區內，各該畫素電極分別與對應之該汲極電性連接，且各該畫素電極具有複數個條狀開口(slit)。
  28. 如請求項27所述之顯示面板之陣列基板結構，另包括一第一次畫素與一第二次畫素設置於該顯示區內，其中該第二圖案化透明導電層另包括一透明橋接電極，該第一次畫素之該源極係與對應之該資料線電性連接，該第一次畫素之該畫素電極係分別與該第一次畫素之該汲極電性連接以及透過該透明橋接電極與該第二次畫素之該源極電性連接，且該第二次畫素之該畫素電極係與該第二次畫素之該汲極電性連接。
  29. 如請求項20所述之顯示面板之陣列基板結構，其中該第一圖案化透明導電層包括複數個畫素電極，設置於該顯示區內，各該畫素電極分別與對應之該汲極電性連接，該第二圖案化透明導電層包括複數個共通電極，設置於該顯示區內，且各該共通電極具有複數個條狀開口。
  30. 如請求項29所述之顯示面板之陣列基板結構，另包括一第一次畫素與一第二次畫素設置於該顯示區內，其中該第一圖案化透明導電層另包括一透明橋接電極，該第一次畫素之該源極係與對應之該資料線電性連接，該第一次畫素之該畫素電極係分別與該第一次畫素之該汲極電性連接以及透過該透明橋接電極與該第二次畫素之該源極電性連接，且該第二次畫素之該畫素電極係與該第二次畫素之該汲極電性連接。
  31. 如請求項20所述之顯示面板之陣列基板結構，其中該等第二走線包括複數條另包括複數條資料線連接線，位於該走線區並分別與該等資料線電性連接。
TW100149969A 2011-12-30 2011-12-30 顯示面板之陣列基板結構及其製作方法 TWI441122B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW100149969A TWI441122B (zh) 2011-12-30 2011-12-30 顯示面板之陣列基板結構及其製作方法
CN201210068620.XA CN102623397B (zh) 2011-12-30 2012-03-14 显示面板的阵列基板结构及其制作方法
US13/609,272 US8772780B2 (en) 2011-12-30 2012-09-11 Array substrate structure of display panel and method of making the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100149969A TWI441122B (zh) 2011-12-30 2011-12-30 顯示面板之陣列基板結構及其製作方法

Publications (2)

Publication Number Publication Date
TW201327512A true TW201327512A (zh) 2013-07-01
TWI441122B TWI441122B (zh) 2014-06-11

Family

ID=46563228

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100149969A TWI441122B (zh) 2011-12-30 2011-12-30 顯示面板之陣列基板結構及其製作方法

Country Status (3)

Country Link
US (1) US8772780B2 (zh)
CN (1) CN102623397B (zh)
TW (1) TWI441122B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112415824A (zh) * 2019-08-20 2021-02-26 友达光电股份有限公司 显示装置
TWI750895B (zh) * 2020-08-21 2021-12-21 友達光電股份有限公司 電子裝置
TWI754323B (zh) * 2019-12-04 2022-02-01 友達光電股份有限公司 元件陣列基板及其製作方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9295153B2 (en) * 2012-11-14 2016-03-22 Rohm And Haas Electronic Materials Llc Method of manufacturing a patterned transparent conductor
TWI505010B (zh) * 2013-11-12 2015-10-21 E Ink Holdings Inc 主動元件陣列基板
US9785032B2 (en) 2013-11-12 2017-10-10 E Ink Holdings Inc. Active device array substrate and display panel
KR102213114B1 (ko) * 2014-09-29 2021-02-04 엘지디스플레이 주식회사 투명 디스플레이 패널 및 이의 제조 방법
CN104699349B (zh) * 2015-04-01 2017-12-05 上海天马微电子有限公司 一种阵列基板及其制作方法、显示面板
CN106154673A (zh) * 2015-04-15 2016-11-23 元太科技工业股份有限公司 显示面板及其制作方法
TWI544265B (zh) * 2015-04-15 2016-08-01 元太科技工業股份有限公司 顯示面板及其製作方法
CN108255353B (zh) * 2016-12-29 2021-04-02 南京瀚宇彩欣科技有限责任公司 内嵌式触控显示面板
CN109786307B (zh) * 2017-11-15 2021-02-05 鸿富锦精密工业（深圳）有限公司 微型led显示面板的制备方法
CN110061058A (zh) * 2018-04-17 2019-07-26 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
CN108845465B (zh) * 2018-07-02 2020-07-28 深圳市华星光电半导体显示技术有限公司 显示面板扇出走线结构及其制作方法
TWI690838B (zh) * 2019-05-03 2020-04-11 友達光電股份有限公司 畫素陣列基板
CN110600510B (zh) * 2019-08-23 2021-04-02 深圳市华星光电半导体显示技术有限公司 一种阵列基板及显示面板
US11187950B2 (en) 2019-09-25 2021-11-30 Tcl China Star Optoelectronics Technology Co., Ltd. Array substrate and method of manufacturing same
CN110673414B (zh) * 2019-09-25 2021-09-03 Tcl华星光电技术有限公司 一种阵列基板及其制备方法
CN111261120B (zh) * 2020-01-21 2022-03-18 合肥京东方卓印科技有限公司 显示设备及其像素电路和显示面板
CN113035889B (zh) * 2020-08-21 2023-05-16 友达光电股份有限公司 电子装置
CN113035066B (zh) * 2020-08-21 2022-12-02 友达光电股份有限公司 电子装置
CN113031357B (zh) * 2021-03-18 2022-09-09 绵阳惠科光电科技有限公司 阵列基板、液晶显示面板及液晶显示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5459596A (en) * 1992-09-14 1995-10-17 Kabushiki Kaisha Toshiba Active matrix liquid crystal display with supplemental capacitor line which overlaps signal line
JP4163567B2 (ja) * 2003-07-09 2008-10-08 株式会社 日立ディスプレイズ 発光型表示装置
KR100682358B1 (ko) * 2003-11-10 2007-02-15 엘지.필립스 엘시디 주식회사 액정 표시 패널 및 제조 방법
TWI329775B (en) * 2007-03-27 2010-09-01 Au Optronics Corp Pixel structure and manufacturinf method thereof
TWI355735B (en) 2008-04-08 2012-01-01 Au Optronics Corp Pixel structure of liquid crystal display panel an
KR101545460B1 (ko) 2008-09-12 2015-08-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 생산 방법
TWI395167B (zh) 2008-12-12 2013-05-01 Au Optronics Corp 陣列基板與顯示面板
CN101441348B (zh) * 2008-12-25 2010-12-01 友达光电股份有限公司 阵列基板与显示面板
US20110227085A1 (en) * 2008-12-26 2011-09-22 Sharp Kabushiki Kaisha Substrate for use in display panel, and display panel including same
TWI392057B (zh) 2009-01-23 2013-04-01 Au Optronics Corp 薄膜電晶體陣列基板及其製造方法
CN101561609B (zh) * 2009-06-08 2010-10-13 友达光电股份有限公司 主动阵列基板、液晶显示面板及制造主动阵列基板的方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112415824A (zh) * 2019-08-20 2021-02-26 友达光电股份有限公司 显示装置
TWI754323B (zh) * 2019-12-04 2022-02-01 友達光電股份有限公司 元件陣列基板及其製作方法
TWI750895B (zh) * 2020-08-21 2021-12-21 友達光電股份有限公司 電子裝置

Also Published As

Publication number Publication date
CN102623397A (zh) 2012-08-01
TWI441122B (zh) 2014-06-11
CN102623397B (zh) 2014-01-08
US20130168707A1 (en) 2013-07-04
US8772780B2 (en) 2014-07-08

Similar Documents

Publication Publication Date Title
TWI441122B (zh) 顯示面板之陣列基板結構及其製作方法
US9524992B2 (en) Thin film transistor array panel and manufacturing method thereof
CN108447872B (zh) 阵列基板及其制作方法和显示装置
KR101484022B1 (ko) 액정표시장치용 어레이 기판 및 이의 제조 방법
TWI495942B (zh) 畫素結構、顯示面板與畫素結構的製作方法
WO2019206051A1 (zh) 显示面板及显示装置
US9064750B2 (en) Display substrate and method of manufacturing the same
US20150264805A1 (en) Display device
CN107808886B (zh) 过孔连接结构及制造方法、阵列基板及制造方法、显示装置
US8703510B2 (en) Array substrate and a manufacturing method thereof
US9490271B2 (en) Array substrate having jump wire connecting first and second wirings
JP2015060029A (ja) 薄膜トランジスタアレイ基板およびその製造方法
TW201327584A (zh) 面板及其製法
CN108027541A (zh) 薄膜晶体管基板及其制造方法
KR102274583B1 (ko) 액정 표시 장치 및 이의 제조 방법
US9658502B2 (en) Liquid crystal display device having dual link structure and method of manufacturing the same
TW201535029A (zh) 顯示裝置
US8614443B2 (en) Display apparatus and method of manufacturing the same
TWI459477B (zh) 畫素結構及其製作方法
US20150162354A1 (en) Thin film transistor substrate and method of manufacturing a thin film transistor substrate
CN103700627A (zh) 一种阵列基板的制作方法
US8519393B2 (en) Thin film transistor array panel and manufacturing method thereof
KR20170054715A (ko) 표시장치
KR101797758B1 (ko) 프린지 수평 전계형 액정 표시장치 및 그 제조 방법
KR20150023160A (ko) 박막 트랜지스터 표시판 및 그 제조 방법