CN113035889B

CN113035889B - 电子装置

Info

Publication number: CN113035889B
Application number: CN202110259981.1A
Authority: CN
Inventors: 王睦凯; 黄国有; 徐雅玲; 王洸富
Original assignee: AU Optronics Corp
Current assignee: AU Optronics Corp
Priority date: 2020-08-21
Filing date: 2021-03-10
Publication date: 2023-05-16
Anticipated expiration: 2041-03-10
Also published as: CN113035889A

Abstract

一种电子装置，包括基板、多条栅极线、数据线、转接线以及多个像素结构。多条栅极线、数据线、转接线以及多个像素结构都配置于基板上。栅极线沿第一方向延伸。数据线沿第二方向延伸，其中第一方向与第二方向相交。转接线平行于数据线并彼此相邻，转接线连接多条栅极线的其中一条，转接线的材质包括数据线的材质。转接线在基板上的高度小于数据线在基板上的高度。据此，可有助于降低线路之间的耦合而提供电子装置改进的品质。

Description

电子装置

技术领域

本发明涉及一种电子装置。

背景技术

随着电子产品的普及化，各种电子装置中的线路布局月亦复杂。因此，许多相邻的线路可能用于传递不同类型的信号。然而，相邻线路之间的耦合作用往往影响信号传递的品质，而导致最终呈现的功能不符预期。因此，线路布局的规划，往往是电子产品中的设计重点之一。

发明内容

本发明提供一种电子装置，其设计可有助于降低线路之间的耦合(coupling)而提供改进的品质。

本发明的电子装置包括基板、多条栅极线、数据线、转接线以及多个像素结构。多条栅极线、数据线、转接线以及多个像素结构都配置于基板上。多条栅极线沿第一方向延伸。数据线沿第二方向延伸，其中第一方向与所述第二方向相交。转接线平行于数据线并彼此相邻，转接线连接多条栅极线的其中一条，转接线的材质包括数据线的材质。多个像素结构的其中一者被多条栅极线的相邻两条以及转接线围绕且包括像素电极及主动元件。转接线在基板上的高度小于数据线在基板上的高度。

在本发明的一实施例中，上述的电子装置还包括至少一绝缘层，其中至少一绝缘层包括第一开口。第一开口在基板的垂直投影范围涵盖像素电极在基板的垂直投影范围，转接线配置于第一开口内，数据线配置于至少一绝缘层上。

在本发明的一实施例中，上述的绝缘层由不同材质的绝缘材料彼此堆叠而成。

在本发明的一实施例中，转接线的材质与数据线的材质相同。

在本发明的一实施例中，在像素结构中，转接线与基板接触，转接线与数据线在基板上的高度差为至少一绝缘层的膜厚。在部分实施例中，至少一绝缘层包括缓冲层、栅极绝缘层以及层间绝缘层，其中缓冲层与基板接触，栅极绝缘层的所在膜层位于主动元件的主动层的膜层与栅极的膜层之间，层间绝缘层的所在膜层位于栅极线的膜层与数据线的膜层之间，转接线与数据线的高度差为缓冲层、栅极绝缘层以及层间绝缘层的膜厚的总和。

在本发明的一实施例中，在像素结构中，转接线与基板之间包括缓冲层，数据线与基板之间包括缓冲层以及至少一绝缘层。在部分实施例中，至少一绝缘层包括栅极绝缘层以及层间绝缘层，栅极绝缘层的所在膜层位于主动元件的主动层的膜层与栅极的膜层之间，层间绝缘层的所在膜层位于栅极线的膜层与数据线的膜层之间，转接线与数据线的高度差为栅极绝缘层以及层间绝缘层的膜厚的总和。

在本发明的一实施例中，主动元件与基板之间还包括遮光导体层，数据线由第二导电层所构成，转接线由遮光导体层与第二导电层直接堆叠而成。

在本发明的一实施例中，上述的至少一绝缘层包括位于栅极线与数据线之间的层间绝缘层，层间绝缘层还包括第一贯孔以及贯穿第一贯孔的第一导通结构，转接线经由第一导通结构连接多条栅极线的其中一条。在部分实施例中，上述的层间绝缘层还可包括第二贯孔以及贯穿第二贯孔的第二导通结构，主动元件的源极经由第二导通结构连接数据线。在部分实施例中，上述的层间绝缘层还可还包括第三贯孔以及贯穿第三贯孔的第三导通结构，主动元件的漏极经由第三导通结构连接像素电极。

在本发明的一实施例中，转接线与数据线具有相互平行的曲折图案。

在本发明的一实施例中，像素电极于垂直基板方向上重叠转接线。

在本发明的一实施例中，在电子装置的俯视图中，像素电极的边缘位于转接线与数据线之间，像素电极的边缘与转接线在基板投影上相距第一距离，像素电极的边缘与数据线在基板投影上相距第二距离，第一距离为至少2微米，第二距离为至少3微米。

基于上述，本发明实施例的电子装置中，转接线在基板上的高度小于数据线在基板上的高度，借此可使传递不同信号且彼此相邻的转接线与数据线分设在基板的不共平面上，有助于以减轻转接线与数据线之间的信号耦合。此外，在部分实施例中，转接线可由不同导电层堆叠并联而成，借此可进一步降低转接线的阻抗，提升信号传递的品质，另一方面，也减低转接线因地形断差而产生断线的可能性。

附图说明

图1为依照本发明的一种电子装置的局部俯视图。

图2为图1的电子装置中虚框处放大的一种实施方式的示意图。

图3为图2的电子装置中沿剖线A-A及沿剖线B-B的剖面的一种实施方式的示意图。

图4为图3中数据线下方膜层的局部放大图。

图5为图2的电子装置中沿剖线A-A及沿剖线B-B的剖面的另一种实施方式的示意图。

图6为图2的电子装置中沿剖线A-A及沿剖线B-B的剖面的另一种实施方式的示意图。

图7为依照本发明的一种电子装置的局部俯视图。

附图标记说明：

100、100A、100B、100C、100D：电子装置

110：基板

120、120R、120G、120B：像素结构

124：像素电极

122：主动元件

124：像素电极

130：绝缘层

130H：第一开口

C1：第一导电层

C2：第二导电层

DL：数据线

D1：第一方向

D2：第二方向

DIS1：第一距离

DIS2：第二距离

GL：栅极线

H_T、H_D：高度

I0：缓冲层

I1：栅极绝缘层

I2：层间绝缘层

I3：平坦层

S：半导电层

SM：遮光导体层

TL：转接线

TL1：转接底层

TL2：转接顶层

VIA1：第一贯孔

VIA2：第二贯孔

VIA3：第三贯孔

具体实施方式

现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。

应当理解，当诸如层、膜、区域或基板的元件被称为在另一元件“上”或“连接到”另一元件时，其可以直接在另一元件上或与另一元件连接，或者二元件之间也可以存在中间元件。相反，当元件被称为“直接在另一元件上”或“直接连接到”另一元件时，不存在中间元件。如本文所使用的，“连接”可以指物理及/或电性连接。再者，“电性连接”或“耦合”可以是二元件间存在其它元件。

本文使用的“约”、“近似”、或“实质上”包括所述值和在本领域普通技术人员确定的特定值的可接受的偏差范围内的平均值，考虑到所讨论的测量和与测量相关的误差的特定数值(即，测量系统的限制)。例如，“约”可以表示在所述值的一个或多个标准偏差内，或±30％、±20％、±10％、±5％内。再者，本文使用的“约”、“近似”或“实质上”可依光学性质、蚀刻性质或其它性质，来选择较可接受的偏差范围或标准偏差，而可不用一个标准偏差适用全部性质。

除非另有定义，本文使用的所有术语(包括技术和科学术语)具有与本发明所属领域的普通技术人员通常理解的相同的含义。将进一步理解的是，诸如在通常使用的字典中定义的那些术语应当被解释为具有与它们在相关技术和本发明的上下文中的含义一致的含义，并且将不被解释为理想化的或过度正式的意义，除非本文中明确地这样定义。

图1为依照本发明的一种电子装置的局部俯视图。在图1中，电子装置100包括基板110、多条栅极线GL、数据线DL、转接线TL以及多个像素结构120。如图1所示，像素结构120以阵列排列的方式配置于基板110上。换言之，像素结构120沿着第一方向D1以及相交于第一方向D1的第二方向D2呈现阵列排列，其中在本实施例中，第一方向D1可理解为横向方向，而第二方向D2可理解为纵向方向。如图1所示，沿着横向方向延伸的线路为栅极线GL，而沿纵向方向延伸的线路可划分为直接连接像素结构120的数据线DL以及没有直接连接像素结构120的转接线TL。各数据线DL与转接线TL相互平行。值得注意的是，在本实施例中，转接线TL与数据线DL虽以直线表示，但于部分实施例中，转接线TL与数据线DL亦可以局部包括曲折图案，本发明并不以此为限。如图1所示，沿着第二方向D2排成一行的像素结构120夹于两条数据线DL之间，且各像素结构120连接于数据线DL的其中一条。在本实施例中，各转接线TL仅设置于第3n条数据线DL与其所连接的像素电极124之间。例如，如图1的虚框所示，3个像素结构120(例如红色像素、绿色像素、蓝色像素)作为1个像素单元10，转接线TL设置于最右侧像素结构120的像素电极124及数据线DL之间。

在部分实施例中，各像素结构120可包括主动元件122以及连接于主动元件122的像素电极124。每个主动元件122可为具有栅极、源极与漏极的晶体管，栅极可连接到其中一条数据线DL，源极连接到其中一条数据线DL，而漏极连接到像素电极124。另外，每一条栅极线GL都连接至其中一条转接线TL。因此，主动元件122的栅极的信号可以由转接线TL传递给栅极线GL，再由栅极线GL输入至栅极。此外，为了避免栅极线GL与数据线DL之间、或栅极线GL与转接线TL之间发生短路，栅极线GL与数据线DL可由不同膜层构成，栅极线GL与转接线TL可由不同膜层构成。例如，栅极线GL的材质可由第一导电层C1所构成，而数据线DL与转接线TL的材质可包括第二导电层C2，而栅极线GL与数据线DL之间、或栅极线GL与转接线TL之间可夹有一或多层绝缘层。以下将细节说明上述线路的膜层堆叠关系。

在部分的实施例中，电子装置100可还包括驱动电路IC，且驱动电路IC位于转接线TL的一端。数据线DL与转接线TL可以直接接收由驱动电路IC所提供的信号，而栅极线GL则可通过转接线TL接收到对应的信号。如此一来，电子装置100在第一方向D1的两端无须设置传递信号用的线路或是相关电路而可达到窄边框的设计，并且电子装置100的轮廓也无须受限。举例而言，由上视视角来看，电子装置100可以具有非矩形的轮廓。在一些实施例中，电子装置100中还可包括另一信号转接线(未示出)，所述另一信号转接线可以不用来传递栅极线GL需要的信号，而是被输入直流电位。举例而言，所述另一信号转接线可以不连接任何栅极线GL，而应用于触控或其他功能的实现。

图2为图1的电子装置中虚框处放大的一种实施方式的示意图。图3为图2的电子装置中沿剖线A-A及沿剖线B-B的剖面的一种实施方式的示意图。图2的电子装置100A具有大致相似于图1的电子装置100的布局设计，因此两者的说明中采用相同的元件符号来表示相同的构件。在图2中，电子装置100A包括配置于基板110上的多条栅极线GL、多条数据线DL、多个像素结构120以及一条转接线TL。多条栅极线GL、多条数据线DL、转接线TL与多个像素结构120的布局与连接关系如图1所述，在此不另重述。

在图2的电子装置100A中，栅极线GL的延伸方向例如为图1所示的第一方向D1，而数据线DL及转接线TL的延伸方向例如为图1所述的第二方向D2，其中第一方向D1与第二方向D2彼此相交，但两者相交角度不以90度为限。如图2所示，本实施例的转接线TL与数据线DL具有相互平行的曲折图案，亦即本实施例的转接线TL与数据线DL并非直线，而是在基板110上以蜿蜒的方式在第二方向D2上延伸。如图2所示，像素结构120的其中一个位于栅极线GL的相邻两条之间且位于数据线DL的相邻两条之间。为了方便说明，以下主要阐述图2中位于最右侧的单一个像素结构120周边的信号线路。像素结构120可包括主动元件122与像素电极124，其中主动元件122的三端分别连接至对应的栅极线GL、数据线DL以及像素电极124。本实施例的像素电极124的边缘平行于转接线TL及数据线DL的曲折图案。

如图2所示，在最右侧的单一个像素结构120的周边除了主动元件122所连接的数据线DL外，还包括于数据线DL靠近像素电极124的一侧设置转接线TL，亦即，像素电极124的边缘位于转接线TL与数据线DL之间。并且，像素电极124于垂直基板110方向上重叠转接线TL。换言之，转接线TL直接穿越像素电极124的正下方。更具体而言，如图2的最右侧的单一个像素结构120所示，像素电极124的边缘与左侧的转接线TL在基板110投影上可相距第一距离DIS1，第一距离DIS1可以为至少2微米，优选为3微米至5微米。另一方面，像素电极124的边缘与右侧的数据线DL在基板110投影上可相距第二距离DIS2，第二距离DIS2可以为至少3微米，优选为4微米至6微米。

图3为图2的电子装置中沿剖线A-A及沿剖线B-B的剖面的一种实施方式的示意图，并且在图3的剖面图中仅标示出本文中所述的部分构件，而省略了像素电极与平坦层之间视需求可存在的构件或膜层，例如触控电极等。同时参阅图2与图3，在本实施例中，转接线TL与基板110接触。相对于此，数据线DL与基板110之间夹设有至少一绝缘层130。如此，转接线TL在基板110上的高度H_T小于数据线DL在基板110上的高度H_D(在本实施例中H_T为零)。并且，由于转接线TL与数据线DL在基板110上不共平面，可在维持两线路的水平间距的前提下，通过高度差拉长转接线TL与数据线DL之间的距离，如此，有助于减轻转接线TL与数据线DL之间的信号耦合。

为清楚说明数据线DL与转接线TL在电子装置100A膜层中更具体的膜层关系，图4为有意地将图3中数据线下方的膜层局部放大，以清楚说明数据线与转接线高度差来源的膜层。请同时参阅图2至图4。更具体而言，在本实施例中，数据线DL与基板110之间的至少一绝缘层130包括三种分属不同工艺中所形成的绝缘层的叠层，例如缓冲层I0、栅极绝缘层I1与层间绝缘层I2。

以下说明本实施例的至少一绝缘层130的叠层的制作方式。请同时参照图2、图3与图4，于基板110的主动元件122预定形成区域上形成遮光导体层SM。此外，于基板110上制作主动元件122前可选择性地形成缓冲层I0。接着，于缓冲层I0上按序形成由半导电层S所构成的主动元件122的主动层、位于主动元件122的主动层与栅极之间的栅极绝缘层I1、由第一导电层C1所构成的主动元件122的栅极以及栅极线GL、位于栅极线GL与数据线DL之间的层间绝缘层I2、由第二导电层C2所构成主动元件122的源极与漏极以及数据线DL与转接线TL、位于像素电极124与数据线DL之间的平坦层I3以及由第三导电层C3所构成的像素电极124。换言之，本发明的转接线TL的形成步骤可被整合于数据线DL与主动元件122的源极与漏极的形成步骤中，而无须额外增加另外的掩模或工艺来形成转接线TL。此外，由于转接线TL被整合于数据线DL的形成步骤中，因此转接线TL的材质包含数据线DL的材质，在本实施例中例如转接线TL与数据线DL的材质相同，都是由第二导电层所构成。在部分实施例中，转接线TL的材质除了包含数据线DL的材质以外，亦可还包含其他导电层(于后述实施例中详细说明)。

在本实施例中，栅极线GL为第一导电层C1，而转接线TL及数据线DL则由不同于第一导电层C1的第二导电层C2所构成。基于导电性的考量，在本实施例中，第一导电层C1与第二导电层C2是使用金属材料。具体而言，本实施例的第一导电层C1的材质例如为钼，而第二导电层C2的材质例如为钛/铝/钛，然而本发明不限于此，第一导电层C1与第二导电层C2也可以使用其他金属材料或其他金属材料叠层或其他导电材料。所述金属例如是钛(Ti)、铝(Al)、银(Ag)、铁(Fe)、镍(Ni)、钼(Mo)、钨(W)。其他导电材料例如：合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、或是金属材料与其它导电材料的堆叠层，本发明不限于此。

此外，本文中有关转接线TL或数据线DL在基板110上的高度的定义方式例如为转接线TL或数据线DL的底部到基板110表面的垂直距离。举例来说，图4中，转接线TL的底部与基板110表面直接接触，故转接线TL在基板110上的高度H_T为零。另一方面，本实施例的数据线DL的高度H_D实质上相当于缓冲层I0、栅极绝缘层I1与层间绝缘层I2的膜厚的总和。在一些实施例中，上述的缓冲层I0、栅极绝缘层I1、层间绝缘层I2与平坦层I3的材质可包括无机绝缘材料或是有机绝缘材料，其中无机绝缘材料包括氧化硅、氮化硅或氮氧化硅等，而有机绝缘材料包括聚甲基丙烯酸甲酯(PMMA)、聚乙烯醇(PVA)、聚乙烯酚(PVP)或聚亚酰胺(PI)等。

以下进一步说明至少一绝缘层130的第一开口130H的一种制作流程。同前述内容于基板110上形成缓冲层I0、主动元件122的主动层、栅极绝缘层I1、栅极与栅极线GL、层间绝缘层I2等。接着，在形成第二导电层C2的步骤之前，于基板110的数据线DL形成预定区域上先形成缓冲层I0、栅极绝缘层I1以及层间绝缘层I2的叠层。接着，对缓冲层I0、栅极绝缘层I1以及层间绝缘层I2的叠层进行图案化工艺，以于像素结构120的显示区域(即像素电极124的涵盖区域)中形成暴露出基板110的第一开口130H。在此步骤中，还可包括对层间绝缘层I2进行图案化的工艺，以于层间绝缘层I2形成如图2所示的第一贯孔VIA1、第二贯孔VIA2以及第三贯孔VIA3。

接着，于基板110上形成第二导电层C2，并对第二导电层C2进行图案化工艺，以直接于基板110上形成配置于显示区域上的转接线TL、并同时于前述叠层(缓冲层I0、栅极绝缘层I1及层间绝缘层I2)上形成数据线DL。如此，可使转接线TL配置于第一开口130H内并直接与基板110接触。之后，形成覆盖第一开口130H的平坦层I3。接着，于平坦层I3上形成像素电极124。

通过上述制作流程所制成的电子装置中，转接线TL在基板110上的高度H_T小于数据线DL在基板110上的高度H_D。此外，在部分实施例中，如图2所示，在形成第二导电层C2的步骤中，还可更于第一贯孔VIA1内形成贯穿第一贯孔VIA1的第一导通结构，转接线TL经由第一导通结构连接多条栅极线GL的其中一条。在此步骤中，还可于第二贯孔VIA2内形成贯穿第二贯孔VIA2的第二导通结构，主动元件122的源极经由所述第二导通结构连接所述数据线DL。在此步骤中，还可于第三贯孔VIA3内形成贯穿第三贯孔VIA3的第三导通结构，主动元件122的漏极经由第三导通结构连接像素电极124。

在此，栅极线GL与转接线TL用于提供扫描信号给像素结构120，而数据线DL用于提供数据信号给像素结构120。换言之，转接线TL与数据线DL虽彼此相邻，却是用于传递不同类型的信号。在这样的线路设置之下，转接线TL与数据线DL彼此耦合可能造成彼此的信号传输品质受到影响。尤其，当转接线TL与数据线DL共平面时，信号耦合的干扰更为严重。不过，本发明的电子装置100A中，通过使在形成数据线DL与转接线TL之前事先移除转接线TL下方的膜层，如此可使由第二导电层C2所构成的转接线TL与数据线DL配置于基板110的不共平面上，例如本实施例的转接线TL在基板110上的高度H_T为零，小于数据线DL在基板110上的高度H_D。因此，转接线TL与数据线DL的高度差有助于减轻转接线TL与数据线DL彼此之间的干扰，有助于确保转接线TL与数据线DL的信号传递品质，从而使电子装置所执行的功能(例如画面显示、触控感测等)可符合预期。

图5为图2的电子装置中沿剖线A-A及沿剖线B-B的剖面的另一种实施方式的示意图。图5的电子装置100B的剖面图大致相似于图4的电子装置100A的剖面图，各膜层与各线路的相对关系可参照前述实施例，不在此重述。具体而言，本实施例不同于图4的实施例之处在于，电子装置100B中转接线TL与基板110之间具有缓冲层I0，并非直接接触。因此，本实施例的转接线TL在基板110上的高度H_T实质上相当于缓冲层I0的膜厚，而数据线DL在基板110上的高度H_D实质上相当于缓冲层I0、栅极绝缘层I1与层间绝缘层I2的膜厚的总和，转接线TL在基板110上的高度H_T小于数据线DL在基板110上的膜厚。在本实施例中，转接线TL与数据线DL的高度差实质上相当于栅极绝缘层I1以及层间绝缘层I2的膜厚的总和。

本实施例的电子装置100B，有助于减轻转接线TL与数据线DL彼此之间的干扰，有助于确保转接线TL与数据线DL的信号传递品质以外，由于转接线TL通过缓冲层I0配置于基板110上，因此可增加转接线TL与基板110之间的附着力，提升电子装置100的信赖性(Reliability)。

图6为图2的电子装置中沿剖线A-A及沿剖线B-B的剖面的另一种实施方式的示意图。图6的电子装置100C的剖面图大致相似于图4的电子装置100A的剖面图，各膜层与各线路的相对关系可参照前述实施例，不在此重述。具体而言，本实施例不同于图4的实施例之处在于，电子装置100C中，转接线TL由不同膜层的遮光导体层SM与第二导电层C2直接堆叠并联而成。具体而言，在本实施例中，转接线TL可由转接底层TL1与转接顶层TL2的上下两层直接堆叠并联而成。转接底层TL1例如是在形成主动元件122前，预先形成于基板110上的遮光导体层SM。接着，以前述电子装置100A相同的制作流程，于遮光导体层SM上形成主动元件122的各膜层。并且，于像素结构120的上述显示区域中，对缓冲层I0、栅极绝缘层I1与层间绝缘层I2的叠层进行图案化，形成第一开口130H，以于第一开口130H中暴露出转接底层TL1。之后，于基板110上形成第二导电层C2，并对第二导电层C2进行图案化工艺，以于转接底层TL1上形成转接顶层TL2，转接顶层TL2与转接底层TL1直接堆叠。在此步骤中，同时形成配置于缓冲层I0、栅极绝缘层I1以及层间绝缘层I2的叠层上的数据线DL。如此，本实施例的转接线TL的材质包括由遮光导体层SM所构成的转接底层TL1以及由第二导电层C2所构成的转接顶层TL2。

本实施例的电子装置100C，有助于减轻转接线TL与数据线DL彼此之间的干扰，有助于确保转接线TL与数据线DL的信号传递品质以外，由于转接线TL由不同导电层直接堆叠并联而成，因此更能够降低转接线TL的阻抗，能够进一步提升转接线TL的信号传递品质。此外，由于转接线TL整体的厚度增加，借此能够减轻转接线TL与数据线DL之间的地形(topography)差异，并且可减少转接线TL因地形断差而产生断线的可能性，提升工艺良率。

图7为依照本发明的一种电子装置的局部俯视图。图7的电子装置100D大致相似于图1的电子装置100，各膜层与各线路的相对关系可参照前述内容。电子装置100D包括基板110、栅极线GL1至GL3、数据线DL1至DL4、转接线TL以及多个像素结构120R、120G、120B。沿着第二方向D2排成一行的像素结构，例如像素结构120B夹于两条数据线DL1、DL2之间。转接线TL设置于数据线DL1与其所连接的像素电极124之间。栅极线GL1至GL3、数据线DL1至DL4、转接线TL、像素结构120的相对关系、以及转接线TL在基板110上的高度H_T小于数据线DL在基板110上的高度H_D的膜层关系可参照前述实施例，而不在此重述。本实施例不同于图1的实施例之处在于，电子装置100D第一列与第二列的像素结构120的主动元件122的设计形态不同，并且位于同一行的像素结构120主动元件122分别与不同侧的数据线电性连接。具体而言，以最左侧像素结构120R为例，第一列的像素结构120R通过向右侧延伸的主动元件122而与右侧的数据线DL3电性连接。第二列的像素结构120R则通过向左侧延伸的主动元件122而与左侧的数据线DL4电性连接，且同一行像素结构中，第一列与第二列像素结构的主动元件122彼此呈左右镜向的形态。

本实施例的电子装置100，除有助于减轻转接线TL与数据线DL彼此之间的干扰，有助于确保转接线TL与数据线DL的信号传递品质以外，电阻电容负载(RC loading)能被减少。

综上所述，本发明实施例的电子装置中，转接线在基板上的高度小于数据线在基板上的高度，借此可使得传递不同信号的相邻转接线与数据线别设置基板的不共平面上，以降低线路之间的耦合造成的不良影响。此外，在部分实施例中，转接线可由不同导电层堆叠并联而成，借此可进一步降低转接线的阻抗、或可降低转接线受地形影响而断线的可能性。因此，本公开实施例的电子装置可具有优选的品质。

Claims

1.一种电子装置，包括：

基板；

多条栅极线，配置于所述基板上，并沿第一方向延伸；

数据线，配置于所述基板上，并沿第二方向延伸，其中所述第一方向与所述第二方向相交；

转接线，配置于所述基板上，所述转接线平行于所述数据线并彼此相邻，所述转接线连接所述多条栅极线的其中一条，所述转接线的至少一部分与所述数据线形成于同一第二导电层，且在电子装置的俯视图中，所述数据线与所述转接线错开；

多个像素结构，配置于所述基板上，所述多个像素结构的其中一者被所述多条栅极线的相邻两条以及所述转接线围绕且包括像素电极及主动元件，

其中所述转接线在所述基板上的高度小于所述数据线在所述基板上的高度；以及

至少一绝缘层，其中所述至少一绝缘层包括第一开口，所述第一开口在所述基板的垂直投影范围涵盖所述像素电极在所述基板的垂直投影范围，所述转接线配置于所述第一开口内，所述数据线配置于所述至少一绝缘层上。

2.如权利要求1所述的电子装置，其中所述至少一绝缘层由不同材质的绝缘材料彼此堆叠而成。

3.如权利要求1所述的电子装置，其中所述转接线的材质与所述数据线的材质相同。

4.如权利要求1所述的电子装置，其中在所述像素结构中，所述转接线与所述基板接触，所述转接线与所述数据线在所述基板上的高度差为所述至少一绝缘层的膜厚。

5.如权利要求4所述的电子装置，其中所述至少一绝缘层包括缓冲层、栅极绝缘层以及层间绝缘层，所述缓冲层与所述基板接触，所述栅极绝缘层的所在膜层位于所述主动元件的主动层的膜层与栅极的膜层之间，所述层间绝缘层的所在膜层位于所述栅极线的膜层与所述数据线的膜层之间，所述转接线与所述数据线的高度差为所述缓冲层、所述栅极绝缘层以及层间绝缘层的膜厚的总和。

6.如权利要求1所述的电子装置，其中在所述像素结构中，所述转接线与所述基板之间包括缓冲层，所述数据线与所述基板之间包括所述缓冲层以及所述至少一绝缘层。

7.如权利要求6所述的电子装置，其中所述至少一绝缘层包括栅极绝缘层以及层间绝缘层，所述栅极绝缘层的所在膜层位于所述主动元件的主动层的膜层与栅极的膜层之间，所述层间绝缘层的所在膜层位于所述栅极线的膜层与所述数据线的膜层之间，所述转接线与所述数据线的高度差为所述栅极绝缘层以及层间绝缘层的膜厚的总和。

8.如权利要求1所述的电子装置，其中所述主动元件与所述基板之间还包括遮光导体层，所述数据线由第二导电层所构成，所述转接线由所述遮光导体层与所述第二导电层直接堆叠而成。

9.如权利要求1所述的电子装置，其中所述至少一绝缘层包括位于所述栅极线与所述数据线之间的层间绝缘层，所述层间绝缘层还包括第一贯孔以及贯穿所述第一贯孔的第一导通结构，所述转接线经由所述第一导通结构连接所述多条栅极线的其中一条。

10.如权利要求9所述的电子装置，其中所述层间绝缘层还包括第二贯孔以及贯穿所述第二贯孔的第二导通结构，所述主动元件的源极经由所述第二导通结构连接所述数据线。

11.如权利要求10所述的电子装置，其中所述层间绝缘层还包括第三贯孔以及贯穿所述第三贯孔的第三导通结构，所述主动元件的漏极经由所述第三导通结构连接所述像素电极。

12.如权利要求1所述的电子装置，其中所述转接线与所述数据线具有相互平行的曲折图案。

13.如权利要求1所述的电子装置，其中所述像素电极于垂直所述基板方向上重叠所述转接线。

14.如权利要求1所述的电子装置，其中在电子装置的俯视图中，所述像素电极的边缘位于所述转接线与所述数据线之间，所述像素电极的所述边缘与所述转接线在基板投影上相距第一距离，所述像素电极的边缘与所述数据线在基板投影上相距第二距离，所述第一距离为至少2微米，所述第二距离为至少3微米。