CN113571530A - 阵列基板及其制备方法 - Google Patents

阵列基板及其制备方法 Download PDF

Info

Publication number
CN113571530A
CN113571530A CN202110766251.0A CN202110766251A CN113571530A CN 113571530 A CN113571530 A CN 113571530A CN 202110766251 A CN202110766251 A CN 202110766251A CN 113571530 A CN113571530 A CN 113571530A
Authority
CN
China
Prior art keywords
layer
electrode
substrate
source
array substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110766251.0A
Other languages
English (en)
Inventor
马涛
艾飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to CN202110766251.0A priority Critical patent/CN113571530A/zh
Publication of CN113571530A publication Critical patent/CN113571530A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L2021/775—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate comprising a plurality of TFTs on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种阵列基板及其制备方法，阵列基板包括基底、公共电极层、栅极层、栅极绝缘层、有源层和源漏极金属层，公共电极层设于基底上，栅极层设于公共电极层远离基底的一侧，栅极绝缘层覆盖栅极层和公共电极层，有源层设于栅极绝缘层远离基底的一侧，源漏极金属层设于有源层远离基底的一侧，源漏极金属层包括源极和漏极，源极和漏极之间形成沟道。本发明通过将设于层间介质层上的公共电极层移至基底上，由于公共电极层和源漏极金属层之间设有栅极绝缘层和栅极层，而栅极绝缘层的厚度较大，则能够减小公共电极层与源漏极金属层之间的电容，避免重载画面异常显示，有利于提升显示效果。

Description

阵列基板及其制备方法
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及其制备方法。
背景技术
在现有的阵列基板中，通常将钝化层覆盖于薄膜晶体管器件上，层间介质层覆盖钝化层，公共电极层位于层间介质层上，由于层间介质层和钝化层的厚度较薄，导致公共电极层与薄膜晶体管器件中的源漏极金属层之间的电容较大，引起重载画面异常显示。
发明内容
本发明实施例提供一种阵列基板及其制备方法，以解决现有的阵列基板及其制备方法，公共电极层与薄膜晶体管器件中的源漏极金属层之间的电容较大的技术问题。
为解决上述问题，本发明提供的技术方案如下：
本发明提供一种阵列基板，包括：
基底；
公共电极层，设于所述基底上；
栅极层，设于所述公共电极层远离所述基底的一侧；
栅极绝缘层，覆盖所述栅极层和所述公共电极层；
有源层，设于所述栅极绝缘层远离所述基底的一侧；以及
源漏极金属层，设于所述有源层远离所述基底的一侧，所述源漏极金属层包括源极和漏极，所述源极和所述漏极之间形成沟道。
根据本发明提供的阵列基板，所述栅极层在所述基底上的正投影位于所述公共电极层在所述基底上的正投影内，所述源漏极金属层在所述基底上的正投影位于所述有源层在所述基底上的正投影内。
根据本发明提供的阵列基板，所述阵列基板还包括：
像素电极，设于所述栅极绝缘层和所述漏极上；以及
第一钝化层，覆盖所述栅极绝缘层、所述像素电极、所述源漏极金属层和所述沟道。
根据本发明提供的阵列基板，所述栅极层包括第一扇出走线，所述源漏极金属层包括第二扇出走线，所述第一扇出走线通过转接线与所述第二扇出走线电连接。
根据本发明提供的阵列基板，所述转接线与所述像素电极同层设置，所述转接线设于所述第二扇出走线上，所述转接线通过贯穿所述栅极绝缘层的第一转接孔与所述第一扇出走线接触。
根据本发明提供的阵列基板，所述阵列基板还包括多个触控电极，多个所述触控电极设于所述第一钝化层远离所述基底的一侧，所述触控电极通过贯穿所述第一钝化层和所述栅极绝缘层的第一过孔与所述公共电极层电连接。
根据本发明提供的阵列基板，所述转接线与所述触控电极同层设置，所述转接线通过贯穿所述第一钝化层和所述栅极绝缘层的第二转接孔与所述第一扇出走线接触，所述转接线通过贯穿所述第一钝化层的第三转接孔与所述第二扇出走线接触。
根据本发明提供的阵列基板，所述阵列基板还包括第二钝化层和第二过孔，所述第二钝化层覆盖所述第一钝化层、所述触控电极和所述转接线，所述第二过孔贯穿所述第二钝化层、所述第一钝化层和所述栅极绝缘层以裸露出部分所述栅极层。
本发明提供一种阵列基板的制备方法，包括以下步骤：
提供一基底；
形成公共电极层和栅极层，所述公共电极层形成于所述基底上，所述栅极层形成于所述公共电极层远离所述基底的一侧；
形成覆盖所述栅极层和所述公共电极层的栅极绝缘层；
形成有源层和源漏极金属层，所述有源层形成于所述栅极绝缘层远离所述基底的一侧，所述源漏极金属层形成于所述有源层上，所述源漏极金属层包括源极和漏极，所述源极和所述漏极之间形成沟道。
根据本发明提供的阵列基板的制备方法，所述公共电极层和所述栅极层利用同一道光罩制备形成，所述有源层和所述源漏极金属层利用同一道光罩制备形成，所述光罩为半色调掩膜板。
本发明的有益效果为：本发明提供的阵列基板及其制备方法，阵列基板包括基底、设于基底上的薄膜晶体管器件和覆盖薄膜晶体管器件的层间介质层，本发明通过将设于层间介质层上的公共电极层移至基底上，由于公共电极层和源漏极金属层之间设有栅极绝缘层和栅极层，而栅极绝缘层的厚度较大，则能够减小公共电极层与源漏极金属层之间的电容，避免重载画面异常显示，有利于提升显示效果。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的第一种阵列基板的截面结构示意图；
图2是本发明实施例提供的第二种阵列基板的截面结构示意图；
图3是本发明实施例提供的一种阵列基板的制备方法的流程图；
图4A～4D是本发明实施例提供的第一种阵列基板的制备方法的流程结构示意图；
图5A～5G是本发明实施例在图4A～4D的基础上提供的一种阵列基板的制备方法的流程结构示意图；
图6A～6F是本发明实施例在图4A～4D的基础上提供的另一种阵列基板的制备方法的流程结构示意图。
附图标记说明：
100、阵列基板；101、基底；102、公共电极层；103、栅极层；1031、栅极；1032、第一扇出走线；104、栅极绝缘层；105、有源层；106、源漏极金属层；1061、源极；1062、漏极；1063、沟道；1064、第二扇出走线；107、像素电极；108、第一钝化层；109、转接线；110、第一转接孔；111、触控电极；112、第一过孔；113、第二转接孔；114、第三转接孔；115、第二钝化层； 116、第二过孔。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。此外，应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。在本发明中，在未作相反说明的情况下，使用的方位词如“上”和“下”通常是指装置实际使用或工作状态下的上和下，具体为附图中的图面方向；而“内”和“外”则是针对装置的轮廓而言的。
请参阅图1，本发明实施例提供一种阵列基板100，所述阵列基板100包括基底101、公共电极层102、栅极层103、栅极绝缘层104、有源层105和源漏极金属层106。
所述公共电极层102设于所述基底101上，所述栅极层103设于所述公共电极层102远离所述基底101的一侧，所述栅极层103包括栅极1031。所述栅极绝缘层104覆盖所述栅极层103和所述公共电极层102，所述有源层105 设于所述栅极绝缘层104远离所述基底101的一侧，所述源漏极金属层106 设于所述有源层105远离所述基底101的一侧，所述源漏极金属层106包括源极1061和漏极1062，所述源极1061和所述漏极1062之间形成沟道1063。所述栅极1031、所述栅极绝缘层104、所述有源层105、所述源极1061和所述漏极1062构成薄膜晶体管器件。
可以理解的是，本发明通过将所述公共电极层102设置于所述基底101 和所述薄膜晶体管器件之间，由于所述公共电极层102和所述源漏极金属层 106之间设有所述栅极绝缘层104和所述栅极层103，而所述栅极绝缘层104 的厚度较大，相较于现有技术中的阵列基板100，本发明实施例提供的所述阵列基板100能够减小所述公共电极层102与所述源漏极金属层106之间的电容，避免重载画面异常显示，有利于提升显示效果。
具体的，所述栅极绝缘层104的厚度大于或等于4000埃。
进一步的，所述栅极层103在所述基底101上的正投影位于所述公共电极层102在所述基底101上的正投影内，所述源漏极金属层106在所述基底101 上的正投影位于所述有源层105在所述基底101上的正投影内。在本发明实施例中，所述公共电极层102和所述栅极层103利用同一道光罩制备形成、所述有源层105和所述源漏极金属层106利用同一道光罩制备形成，相比现有技术中的所述公共电极层102和所述栅极层103分别通过一道光罩制备而成、所述有源层105和所述源漏极金属层106分别通过一道光罩制备而成，本发明实施例可至少减少两道黄光制程。
在本发明实施例中，所述源漏极金属层106在所述基底101上的正投影与所述有源层105在所述基底101上的正投影重合。
进一步的，所述阵列基板100还包括像素电极107和第一钝化层108，所述像素电极107设于所述栅极绝缘层104和所述漏极1062上，所述第一钝化层108覆盖所述栅极绝缘层104、所述像素电极107、所述源漏极金属层106 和所述沟道1063。
具体的，所述第一钝化层108的厚度小于1000埃。
进一步的，所述栅极层103包括第一扇出走线1032，所述源漏极金属层 106包括第二扇出走线1064，所述第一扇出走线1032为与扫描线电连接的信号走线，所述第二扇出线为与数据线电连接的信号走线。所述第一扇出走线 1032和所述第二扇出走线1064位于所述阵列基板100的非显示区，所述第一扇出走线1032的一端电连接所述扫描线，所述第一扇出走线1032的另一端电连接驱动芯片，所述第二扇出走线1064的一端电连接所述数据线，所述第二扇出走线1064的另一端电连接所述驱动芯片，所述第一扇出走线1032和所述第二扇出走线1064用于将所述驱动芯片中的信号传递给所述阵列基板100的显示区。
所述阵列基板100还包括转接线109，所述第一扇出走线1032通过所述转接线109与所述第二扇出走线1064电连接，以将扇出走线设计成双层，能够增大扇出走线的布线空间，减小了所述阵列基板100的所述非显示区的宽度，有利于实现窄边框。
在一种实施例中，所述转接线109可以与所述像素电极107同层设置，所述转接线109通过贯穿所述栅极绝缘层104的第一转接孔110与所述第一扇出走线1032接触。其中，所述转接线109与所述像素电极107可以通过同一道光罩制备形成，相较于现有技术中，有利于减少至少一道黄光制程。
进一步的，所述阵列基板100为触控阵列基板，所述阵列基板100还包括多个触控电极111，多个所述触控电极111层设于所述第一钝化层108远离所述基底101的一侧，所述触控电极111通过贯穿所述第一钝化层108和所述栅极绝缘层104的第一过孔112与所述公共电极层102电连接。
可以理解的是，相较于现有技术中的所述触控电极111和所述公共电极层 102通过桥接走线电连接，本发明中的所述触控电极111和所述公共电极层102 直接连接，而无需设置桥接走线，在降低电阻的同时，能够改善所述公共电极层102的面内均一性，有利于提升所述阵列基板100的触控灵敏度。
在一种实施例中，请参阅图2，图2与图1的不同之处在于，图3中的所述转接线109与所述触控电极111同层设置，所述转接线109通过贯穿所述第一钝化层108和所述栅极绝缘层104的第二转接孔113与所述第一扇出走线 1032接触，所述转接线109通过贯穿所述第一钝化层108的第三转接孔114 与所述第二扇出走线1064接触。
进一步的，所述阵列基板100还包括第二钝化层115和第二过孔116，所述第二钝化层115覆盖所述第一钝化层108、所述触控电极111和所述转接线 109，所述第二过孔116贯穿所述第二钝化层115、所述第一钝化层108和所述栅极绝缘层104，以裸露出部分所述栅极层103，所述第二过孔116用于将柔性电路板通过所述栅极层103与所述阵列基板100电连接，以实现柔性电路板和所述阵列基板100之间的信号传递。
请参阅图3，本发明还提供一种阵列基板100的制备方法，包括以下步骤：
S10：提供一基底101。
请参阅图4A，所述基底101可以为柔性基底101或塑性基底101，可选的，所述基底101的材料可为聚酰亚胺或玻璃。
S20：形成公共电极层102和栅极层103，所述公共电极层102形成于所述基底101上，所述栅极层103形成于所述公共电极层102远离所述基底101 的一侧。
请参阅图4B，所述栅极层103包括栅极1031和第一扇出走线1032，所述公共电极层102和所述栅极层103利用同一道光罩制备形成，所述栅极层 103在所述基底101上的正投影位于所述公共电极层102在所述基底101上的正投影内。所述光罩为半色调掩膜板，相较于现有技术中的所述公共电极层 102和所述栅极层103分别通过一道光罩制备形成，本实施例可减少黄光制程。
S30：形成覆盖所述栅极层103和所述公共电极层102的栅极绝缘层104。
请参阅图4C，可通过沉积、蒸镀和溅射工艺形成所述栅极绝缘层104。
S40：形成有源层105和源漏极金属层106，所述有源层105形成于所述栅极绝缘层104远离所述基底101的一侧，所述源漏极金属层106形成于所述有源层105上，所述源漏极金属层106包括源极1061和漏极1062，所述源极 1061和所述漏极1062之间形成沟道1063。
请参阅图4D，所述源漏极金属层106包括第二扇出走线1064。所述有源层105和所述源漏极金属层106利用同一道光罩制备形成，所述源漏极金属层 106在所述基底101上的正投影位于所述有源层105在所述基底101上的正投影内。所述光罩为半色调掩膜板，相较于现有技术中的所述有源层105和所述源漏极金属层106分别通过一道光罩制备形成，本实施例可减少黄光制程。
进一步的，请参阅图5A～5G，在一种实施例中，所述阵列基板100还包括转接线109，所述转接线109与像素电极107同层设置。本发明实施例提供的阵列基板100的制备方法在上述步骤S10、步骤S20、步骤S30和步骤S40 的基础上还包括步骤S501、步骤S502、步骤S503、步骤S504、步骤S505、步骤S506和步骤S507等步骤，具体如下：
S501：形成贯穿所述栅极绝缘层104的第一转接孔110。
请参阅图5A，所述第一转接孔110通过一道光罩制备形成，具体的，先在所述栅极绝缘层104上沉积形成光阻层；然后通过光罩对光阻层进行曝光显影以形成光阻图案；然后以光阻图案为掩膜对所述栅极绝缘层104进行刻蚀，以形成所述第一转接孔110。最后，移除光阻图案。
S502：形成设于所述栅极绝缘层104和所述漏极1062上的像素电极107 和转接线109。
请参阅图5B，所述像素电极107和所述转接线109通过一道光罩制备形成，具体为，先在所述栅极绝缘层104和所述漏极1062上依次沉积形成像素电极层和光阻层；然后通过光罩对光阻层进行曝光显影以形成光阻图案；然后以光阻图案为掩膜对像素电极层进行刻蚀，以形成所述像素电极107和所述转接线109。最后，移除光阻图案。
S503：形成覆盖所述栅极绝缘层104、所述像素电极107、所述转接线109、所述源漏极金属层106和所述沟道1063的第一钝化层108。
请参阅图5C，所述第一钝化层108的材料为无机材料，所述第一钝化层 108的厚度小于1000埃。
S504：形成贯穿所述第一钝化层108和所述栅极绝缘层104的第一过孔 112。
请参阅图5D，所述第一过孔112通过一道光罩制备形成，具体的，先在所述第一钝化层108和所述栅极绝缘层104上沉积形成光阻层；然后通过光罩对光阻层进行曝光显影以形成光阻图案；然后以光阻图案为掩膜对所述第一钝化层108和所述栅极绝缘层104进行刻蚀，以形成所述第一过孔112。最后，移除光阻图案。
S505：在所述第一钝化层108远离所述基底101的一侧形成多个触控电极 111。
请参阅图5E，所述触控电极111通过一道光罩制备形成，具体的，先在所述第一钝化层108上依次沉积形成触控电极层和光阻层；然后通过光罩对光阻层进行曝光显影以形成光阻图案；然后以光阻图案为掩膜对触控电极层进行刻蚀，以形成所述触控电极111。最后，移除光阻图案。
S506：形成覆盖所述第一钝化层108和所述触控电极111的第二钝化层 115。
请参阅图5F，可通过沉积、蒸镀和溅射工艺形成所述第二钝化层115。
S507：形成贯穿所述第一钝化层108、所述第二钝化层115和所述栅极绝缘层104的第二过孔116。
请参阅图5G，所述第二过孔116可通过一道光罩制备形成，具体的，先在所述第二钝化层115上沉积形成光阻层；然后通过光罩对光阻层进行曝光显影以形成光阻图案；然后以光阻图案为掩膜对所述第一钝化层108、所述第二钝化层115和所述栅极绝缘层104进行刻蚀，以形成所述第二过孔116。最后，移除光阻图案。
可以理解的是，当所述转接线109与像素电极107同层设置时，所述阵列基板100的制备方法共包括7道黄光制程，具体为：所述公共电极层102和所述栅极层103、所述有源层105和所述源漏极金属层106、所述第一转接孔110、所述像素电极107和所述转接线109、所述第一过孔112、所述触控电极111、所述第二过孔116，相比现有技术中的阵列基板的制备方法，本申请实施例能够节省制程，降低生产成本。
进一步的，请参阅图6A～6F，在另一种实施例中，所述阵列基板100还包括转接线109，所述转接线109与所述触控电极111同层设置。本发明实施例提供的阵列基板100的制备方法在上述步骤S10、步骤S20、步骤S30和步骤 S40的基础上还包括步骤S601、步骤S602、步骤S603、步骤S604、步骤S605、步骤S606和步骤S607等步骤，具体如下：
S601：形成设于所述栅极绝缘层104和所述漏极1062上的像素电极107。
请参阅图6A，所述像素电极107通过一道光罩制备形成，具体为，先在所述栅极绝缘层104和所述漏极1062上依次沉积形成像素电极层和光阻层；然后通过光罩对光阻层进行曝光显影以形成光阻图案；然后以光阻图案为掩膜对像素电极层进行刻蚀，以形成所述像素电极107。最后，移除光阻图案。
S602：形成覆盖所述栅极绝缘层104、所述像素电极107、所述源漏极金属层106和所述沟道1063的第一钝化层108。
请参阅图6B，可通过沉积、蒸镀和溅射工艺形成所述第一钝化层108，所述第一钝化层108的材料为无机材料，所述第一钝化层108的厚度小于1000 埃。
S603：形成贯穿所述第一钝化层108的第三转接孔114，以及形成贯穿所述第一钝化层108和所述栅极绝缘层104的第一过孔112和第二转接孔113。
请参阅图6C，所述第一过孔112、所述第二转接孔113和所述第三转接孔 114通过一道光罩制备形成，具体的，先在所述第一钝化层108上沉积形成光阻层；然后通过光罩对光阻层进行曝光显影以形成光阻图案；然后以光阻图案为掩膜对所述第一钝化层108和所述栅极绝缘层104进行刻蚀，以形成所述第一过孔112、所述第二转接孔113和所述第三转接孔114。最后，移除光阻图案。
S604：在所述第一钝化层108远离所述基底101的一侧形成多个触控电极 111和转接线109。
请参阅图6D，所述触控电极111和所述转接线109通过一道光罩制备形成，具体的，先在所述第一钝化层108上依次沉积形成触控电极层和光阻层；然后通过光罩对光阻层进行曝光显影以形成光阻图案；然后以光阻图案为掩膜对触控电极层进行刻蚀，以形成所述触控电极111和所述转接线109。最后，移除光阻图案。
具体的，所述触控电极111通过所述第一过孔112与所述公共电极层102 电连接，所述转接线109通过所述第二转接孔113与所述第一扇出走线1032 接触，所述转接线109通过贯穿所述第三转接孔114与所述第二扇出走线1064 接触。
S605：形成覆盖所述第一钝化层108、所述触控电极111和所述转接线109 的第二钝化层115。
请参阅图6E，可通过沉积、蒸镀和溅射工艺形成所述第二钝化层115。
S606：形成贯穿所述第一钝化层108、所述第二钝化层115和所述栅极绝缘层104的第二过孔116。
请参阅图6F，所述第二过孔116可通过一道光罩制备形成，具体的，先在所述第二钝化层115上沉积形成光阻层；然后通过光罩对光阻层进行曝光显影以形成光阻图案；然后以光阻图案为掩膜对所述第一钝化层108、所述第二钝化层115和所述栅极绝缘层104进行刻蚀，以形成所述第二过孔116。最后，移除光阻图案。
可以理解的是，当所述转接线109与像素电极107同层设置时，所述阵列基板100的制备方法共包括6道黄光制程，具体为：所述公共电极层102和所述栅极层103、所述有源层105和所述源漏极金属层106、所述像素电极107、所述第一过孔112、所述第二转接孔113和所述第三转接孔114、所述触控电极111和所述转接线109、所述第二过孔116，相比现有技术中的阵列基板的制备方法，本申请实施例能够节省制程，降低生产成本。
有益效果为：本发明实施例提供的阵列基板及其制备方法，阵列基板包括基底、设于基底上的薄膜晶体管器件和覆盖薄膜晶体管器件的层间介质层，本发明通过将设于层间介质层上的公共电极层移至基底上，由于公共电极层和源漏极金属层之间设有栅极绝缘层和栅极层，而栅极绝缘层的厚度较大，则能够减小公共电极层与源漏极金属层之间的电容，避免重载画面异常显示，有利于提升显示效果。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。

Claims (10)

1.一种阵列基板，其特征在于，包括：
基底；
公共电极层，设于所述基底上；
栅极层，设于所述公共电极层远离所述基底的一侧；
栅极绝缘层，覆盖所述栅极层和所述公共电极层；
有源层，设于所述栅极绝缘层远离所述基底的一侧；以及
源漏极金属层，设于所述有源层远离所述基底的一侧，所述源漏极金属层包括源极和漏极，所述源极和所述漏极之间形成沟道。
2.根据权利要求1所述的阵列基板，其特征在于，所述栅极层在所述基底上的正投影位于所述公共电极层在所述基底上的正投影内，所述源漏极金属层在所述基底上的正投影位于所述有源层在所述基底上的正投影内。
3.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括：
像素电极，设于所述栅极绝缘层和所述漏极上；以及
第一钝化层，覆盖所述栅极绝缘层、所述像素电极、所述源漏极金属层和所述沟道。
4.根据权利要求3所述的阵列基板，其特征在于，所述栅极层包括第一扇出走线，所述源漏极金属层包括第二扇出走线，所述第一扇出走线通过转接线与所述第二扇出走线电连接。
5.根据权利要求4所述的阵列基板，其特征在于，所述转接线与所述像素电极同层设置，所述转接线设于所述第二扇出走线上，所述转接线通过贯穿所述栅极绝缘层的第一转接孔与所述第一扇出走线接触。
6.根据权利要求4所述的阵列基板，其特征在于，所述阵列基板还包括多个触控电极，多个所述触控电极设于所述第一钝化层远离所述基底的一侧，所述触控电极通过贯穿所述第一钝化层和所述栅极绝缘层的第一过孔与所述公共电极层电连接。
7.根据权利要求6所述的阵列基板，其特征在于，所述转接线与所述触控电极同层设置，所述转接线通过贯穿所述第一钝化层和所述栅极绝缘层的第二转接孔与所述第一扇出走线接触，所述转接线通过贯穿所述第一钝化层的第三转接孔与所述第二扇出走线接触。
8.根据权利要求6所述的阵列基板，其特征在于，所述阵列基板还包括第二钝化层和第二过孔，所述第二钝化层覆盖所述第一钝化层、所述触控电极和所述转接线，所述第二过孔贯穿所述第二钝化层、所述第一钝化层和所述栅极绝缘层以裸露出部分所述栅极层。
9.一种阵列基板的制备方法，其特征在于，包括以下步骤：
提供一基底；
形成公共电极层和栅极层，所述公共电极层形成于所述基底上，所述栅极层形成于所述公共电极层远离所述基底的一侧；
形成覆盖所述栅极层和所述公共电极层的栅极绝缘层；
形成有源层和源漏极金属层，所述有源层形成于所述栅极绝缘层远离所述基底的一侧，所述源漏极金属层形成于所述有源层上，所述源漏极金属层包括源极和漏极，所述源极和所述漏极之间形成沟道。
10.根据权利要求9所述的阵列基板的制备方法，其特征在于，所述公共电极层和所述栅极层利用同一道光罩制备形成，所述有源层和所述源漏极金属层利用同一道光罩制备形成，所述光罩为半色调掩膜板。
CN202110766251.0A 2021-07-07 2021-07-07 阵列基板及其制备方法 Pending CN113571530A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110766251.0A CN113571530A (zh) 2021-07-07 2021-07-07 阵列基板及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110766251.0A CN113571530A (zh) 2021-07-07 2021-07-07 阵列基板及其制备方法

Publications (1)

Publication Number Publication Date
CN113571530A true CN113571530A (zh) 2021-10-29

Family

ID=78163883

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110766251.0A Pending CN113571530A (zh) 2021-07-07 2021-07-07 阵列基板及其制备方法

Country Status (1)

Country Link
CN (1) CN113571530A (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106024809A (zh) * 2016-07-07 2016-10-12 京东方科技集团股份有限公司 一种阵列基板的制作方法、阵列基板及显示装置
CN110634804A (zh) * 2019-08-09 2019-12-31 武汉华星光电技术有限公司 一种阵列基板及其制备方法、触控显示面板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106024809A (zh) * 2016-07-07 2016-10-12 京东方科技集团股份有限公司 一种阵列基板的制作方法、阵列基板及显示装置
CN110634804A (zh) * 2019-08-09 2019-12-31 武汉华星光电技术有限公司 一种阵列基板及其制备方法、触控显示面板

Similar Documents

Publication Publication Date Title
CN107634086B (zh) 一种柔性阵列基板及制备方法、显示装置
US11257957B2 (en) Thin film transistor, method of fabricating the same, array substrate and display device
CN107170758B (zh) 柔性显示基板及其制作方法、显示装置
KR101988925B1 (ko) 어레이 기판 및 이의 제조방법
KR20080109998A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20110067765A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US10217851B2 (en) Array substrate and method of manufacturing the same, and display device
CN110854175B (zh) 阵列基板及其制备方法、显示面板
US8426894B2 (en) Pixel structure
KR20160017867A (ko) 표시장치와 그 제조 방법
KR101835525B1 (ko) 표시 장치 및 그 제조 방법
US20210351203A1 (en) Array Substrate and Manufacturing Method Thereof, and Display Device
KR20040042413A (ko) 박막 트랜지스터 기판 및 그의 제조 방법
CN113571530A (zh) 阵列基板及其制备方法
KR100222896B1 (ko) 액정 표시 장치의 전극 배선 형성방법
KR100776507B1 (ko) 액정표시장치 및 그 제조방법
CN115241208A (zh) 显示面板
CN114883370A (zh) 显示面板及其制备方法、显示终端
CN113437090A (zh) 阵列基板及其制备方法、显示面板
KR100848506B1 (ko) 픽셀 구조체 제조방법
US20200381456A1 (en) Array substrate and method for manufacturing the same, display device
CN216288456U (zh) 显示面板
KR20150023160A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
CN115032840B (zh) 显示面板及其制备方法
KR100695295B1 (ko) 배선 구조, 이를 이용한 박막 트랜지스터 기판 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination