KR20160017867A - 표시장치와 그 제조 방법 - Google Patents

표시장치와 그 제조 방법 Download PDF

Info

Publication number
KR20160017867A
KR20160017867A KR1020140101325A KR20140101325A KR20160017867A KR 20160017867 A KR20160017867 A KR 20160017867A KR 1020140101325 A KR1020140101325 A KR 1020140101325A KR 20140101325 A KR20140101325 A KR 20140101325A KR 20160017867 A KR20160017867 A KR 20160017867A
Authority
KR
South Korea
Prior art keywords
tft
gate
oxide semiconductor
source
electrode
Prior art date
Application number
KR1020140101325A
Other languages
English (en)
Other versions
KR102224457B1 (ko
Inventor
우창승
홍순환
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020140101325A priority Critical patent/KR102224457B1/ko
Priority to EP15173524.8A priority patent/EP2983204B1/en
Priority to US14/789,459 priority patent/US9741861B2/en
Priority to CN201510441704.7A priority patent/CN105374827B/zh
Publication of KR20160017867A publication Critical patent/KR20160017867A/ko
Application granted granted Critical
Publication of KR102224457B1 publication Critical patent/KR102224457B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 표시장치와 그 제조 방법에 관한 것으로, 게이트 라인과 연결된 게이트, 데이터 라인과 연결된 드레인, 및 픽셀 전극과 연결된 소스를 포함하는 TFT; 및 픽셀 영역 내에서 상기 TFT 이외의 개구 영역에 형성된 보호막 패턴을 포함한다. 상기 픽셀 전극이 상기 TFT의 게이트 또는 게이트 라인 위에서 상기 TFT의 소스에 직접 접촉된다.

Description

표시장치와 그 제조 방법{DISPLAY DEVICE AND METHOD OF FABRICATING THE SAME}
본 발명은 산화물 반도체 박막트랜지스터(Thin Film Transistor, TFT)를 포함한 표시장치와 그 제조 방법에 관한 것이다.
표시장치에는 픽셀에 인가되는 데이터 전압을 스위칭하거나 픽셀을 구동하기 위하여 매 픽셀마다 TFT가 형성되고 있다. TFT는 비정질 실리콘 TFT, 폴리 실리콘 TFT, 산화물 반도체 TFT 등이 알려져 있다.
산화물 반도체 TFT는 이동도가 비정질 실리콘 TFT 보다 높고, 저온 공정에서 제작이 가능할 뿐 아니라 가시광을 투과하여 투명한 장점이 있다. 따라서, 고해상도 표시장치나 투명 디스플레이에는 산화물 반도체 TFT가 적합하다.
산화물 반도체는 산성 용액에 잘 녹는다. 따라서, 산화물 반도체 위에 적층된 금속을 습식 식각(Wet etching)할 때 식각액(etchant)에 의해 산화물 반도체가 유실될 수 있다. 산화물 반도체 위에 적층된 금속을 건식 식각(Dry etching)할 수 있으나, 건식 식각을 위해 발생되는 플라즈마에 의해 산화물 반도체의 표면에 손상(demage)이 발생될 수 있다.
산화물 반도체의 백 에칭(back etching)을 방지하기 위하여 산화물 반도체 상에 에치 스토퍼(etch stopper)가 형성되고 있다. 그런데 이 방법은 에치 스토퍼를 형성하기 위하여 포토 마스크 공정(Photo mask process)가 더 추가되어야 한다. 포토 마스크 공정은 박막 증착, 포토 레지스트 도포 공정, 포토 마스크 정렬, 노광, 현상, 식각 및 스트립(strip) 공정 등 일련의 공정을 차례로 실시하여 박막을 원하는 형상으로 패터닝하는 포토리소그래피(Photolithography) 공정 기술이다. 포토 마스크 공정 수를 줄이면, 제조 비용을 줄일 수 있고 수율을 높일 수 있다.
산화물 반도체 TFT의 특성 변화를 방지하기 위하여 게이트 절연막(Gate insulator, GI)을 산화 실리콘(SiOx)으로 형성하고 있다. 산화 실리콘(SiOx)은 기존의 게이트 절연막 재료로 널리 이용되어 왔던 질화 실리콘(SiNx)에 비하여 습식 식각 및 건식 식각 공정 시간이 길다. 에치 스토퍼와 게이트 절연막을 SiOx로 형성하여 에치 스토퍼와 게이트 절연막을 건식 식각 방법으로 동시에 식각하는 방법을 고려할 수 있으나, 공정 시간이 길어 포토 레지스트 패턴의 유실 가능성이 높아 적용이 어렵다. 따라서, SiOx로 이루어진 게이트 절연막을 패터닝하기 위하여 별도의 포토 마스크 공정이 추가된다.
픽셀들의 공통 전압(Vcom)을 게이트 금속을 통해 픽셀들에 공급할 수 있다. 이 경우에, 게이트 금속을 덮는 게이트 절연막을 식각하여 게이트 금속을 노출해야 한다. 이 게이트 절연막이 SiOx로 형성되면, 게이트 절연막을 별도의 포토 마스크 공정으로 식각하고 있다.
산화물 반도체 TFT를 덮는 보호막(Passivation layer)을 유기 보호막으로 형성할 수 있다. 유기 보호막은 포토 아크릴(Photo-acryl)로 형성될 수 있다. 산화물 반도체 TFT 밖의 위치에서 보호막의 일부를 식각하여 픽셀 전극과 산화물 TFT를 연결할 수 있다. 그런데 이 방법은 유기물 반도체의 홀(Hole) 형성을 위한 마진(margin)이 필요하기 때문에 픽셀의 개구율을 저하시킨다.
본 발명은 제조 공정 수를 줄이고 픽셀의 개구율을 높일 수 있는 표시장치와 그 제조 방법을 제공한다.
본 발명의 표시장치는 게이트 라인과 연결된 게이트, 데이터 라인과 연결된 드레인, 및 픽셀 전극과 연결된 소스를 포함하는 TFT; 및 픽셀 영역 내에서 상기 TFT 이외의 개구 영역에 형성된 보호막 패턴을 포함한다.
상기 픽셀 전극이 상기 TFT의 게이트 또는 게이트 라인 위에서 상기 TFT의 소스에 직접 접촉된다.
상기 표시장치의 제조 방법은 기판 상에 게이트 라인, TFT의 게이트 및 콘택 전극의 게이트를 형성하고 상기 게이트 라인, 상기 TFT의 게이트 및 상기 콘택 전극을 덮는 게이트 절연막을 상기 기판 상에 형성하는 제1 포토 마스크 공정; 하프톤 마스크를 이용하여 상기 게이트 절연막 상에 데이터 라인과 상기 TFT의 소스를 상기 게이트 금속 패턴의 콘택 전극을 노출하는 제2 포토 마스크 공정; 상기 TFT를 제외한 픽셀의 개구 영역에 무기 보호막과 유기 보호막이 적층된 보호막 패턴을 형성하는 제3 포토 마스크 공정; 상기 TFT의 채널 영역 및 소스-드레인 영역과, 픽셀의 개구 영역에 산화물 반도체 패턴을 형성하고, 상기 TFT와 상기 콘택 전극을 포토 레지스트로 덮고 노출된 산화물 반도체 패턴을 플라즈마 처리로 도체화하여 공통 전극을 형성하는 제4 포토 공정; 상기 TFT의 채널 영역에서 산화물 반도체 패턴과 공통 전극을 덮는 에치 스토퍼를 형성하고, 플라즈마 처리를 실시하여 상기 TFT의 소스 및 드레인 영역에 형성된 산화물 반도체 패턴과, 상기 공통 전극과 상기 콘택 전극 사이의 산화물 반도체 패턴을 도체화하는 제5 포토 마스크 공정; 및 상기 TFT의 소스에 직접 접촉되는 픽셀 전극을 형성하는 제6 포토 마스크 공정을 포함한다.
본 발명은 소스-드레인 금속과 게이트 절연막을 하나의 포토 마스크 공정에서 패터닝하고, TFT의 산화물 반도체 패턴과 공통 전극을 동시에 형성하며, 무기 보호막과 에치 스토퍼를 동시에 형성하 제조 공정 수를 줄인다. 그리고 본 발명은 TFT의 소스와 픽셀 전극을 게이트 라인 또는 TFT의 게이트 위에서 직접 접촉함으로써 개구율을 높일 수 있다.
도 1은 본 발명의 실시예에 따른 표시장치의 픽셀을 보여 주는 평면도이다.
도 2a 내지 도 7b는 도 1에 도시된 픽셀의 제조 방법을 보여 주는 도면들이다.
도 8a 내지 도 8e는 제2 포토 마스크 공정을 단계적으로 보여 주는 단면도들이다.
도 9는 본 발명의 실시예에 따른 표시장치의 개구율 개선 효과를 보여 주는 도면이다.
이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.
도 1을 참조하면, 본 발명의 실시예에 따른 표시장치의 픽셀은 데이터 라인들(DL), 데이터 라인들(DL)과 직교되는 게이트 라인들(GL), 데이터 라인들(DL)과 게이트 라인들(GL)의 교차 부분에 형성된 TFT, TFT에 연결된 픽셀 전극(PIX), 공통 전압(Vcom)이 공급되는 공통 전극(COM) 등을 포함한다. TFT는 산화물 반도체 TFT이다.
유기 보호막에 형성된 홀(hole)을 통해 TFT가 노출된다. 유기 보호막은 TFT를 제외한 부분에 형성된다. TFT의 채널 부분에 에치 스토퍼 역할을 하는 절연 패턴이 형성된다. TFT의 소스와 픽셀 전극은 TFT의 게이트 또는 게이트 라인 위에서 직접 접촉된다. 따라서, 유기 보호막의 홀 마진을 넓게 확보할 필요가 없으므로 픽셀의 개구율이 높아지고, TFT와 픽셀 전극의 접촉 면적이 넓어져 콘택 저항이 감소된다.
본 발명은 표시장치의 제조 공정 수를 줄이기 위하여, 소스-드레인 금속과 게이트 절연막(GI)을 동시에 패터닝하고, 산화물 반도체의 채널 형성과 공통 전극을 동시에 형성한다. 이 방법은 종래 기술 대비 적어도 3 개의 포토 마스크 공정을 생략할 수 있다.
공통 전극(COM)은 콘택 전극(GM)을 통해 공통 전압(Vcom)을 공급 받는다. 따라서, 화면 전체에서 픽셀들의 공통 전압의 면내 편차가 감소된다. 콘택 전극(GM)은 TFT의 게이트, 게이트 라인(GL)과 같은 게이트 금속으로 형성되고 게이트 금속 패턴과 동일층에 형성된다. 공통 전극(COM)은 도체화된 산화물 반도체를 포함하여 보호막 패턴을 관통하는 콘택홀을 통해 콘택 전극(GM)과 접촉된다.
도 2a 내지 도 7b는 도 1에 도시된 픽셀의 제조 방법을 보여 주는 도면들이다. 도 2a 내지 도 7b는 도 1에서 선 "Ⅰ-Ⅰ'"과 "Ⅱ-Ⅱ'"를 따라 절취하여 TFT, 픽셀의 개구 영역(PIXEL), 및 공통 전극 콘택부(CNT)의 단면을 보여 주는 단면을 보여 주는 것이다. 공통 전극 콘택부(CNT)의 픽셀 어레이 밖의 표시패널 외곽부에 형성될 수 있다. 이 경우, 공통 전극 콘택부(CNT)는 도 1에 도시된 픽셀에서 보이지 않는다.
제1 포토 마스크 공정에 대하여 도 2a 및 도 2b를 결부하여 설명하기로 한다.
도 2a 및 도 2b를 참조하면, 기판(SUBS) 상에 게이트 금속이 증착되고 제1 포토 마스크 공정에 의해 게이트 금속이 부분적으로 식각된다. 제1 포토 마스크 공정의 결과로, 기판(SUBS) 상에 게이트 금속 패턴이 형성된다. 후술하는 소스-드레인-금속의 식각 공정에서 그 식각액에 의해 식각되지 않는 금속으로 선택되어야 한다. 소스-드레인 금속이 구리(Cu)로 형성되면, 게이트 금속은 몰리브덴(Mo), 몰리 티탄(MoTi)과 같은 구리 식각액에 의해 식각되지 않는 금속으로 선택된다. 게이트 금속 패턴은 게이트 라인(GL)과 콘택 전극(GM)을 포함한다. 이어서, 게이트 절연막(GI)이 증착된다. 게이트 절연막(GI)은 게이트 금속 패턴을 덮는다. 게이트 절연막(GI)은 SiOx로 형성될 수 있다. 콘택 전극(GM)은 공통 전극(COM)과 접촉되어 공통 전압(Vcom)을 공통 전극(COM)에 공급한다.
본 발명의 TFT는 게이트 라인(GL) 상에 형성된다. TFT의 소스와 픽셀 전극이 접촉되는 부분은 TFT의 게이트 또는 게이트 라인(GL) 상에 위치한다. 따라서, TFT의 소스와 픽셀 전극의 접촉 부분이 게이트 라인(GL)과 분리되는 종래 기술(도 13의 좌측 도면)에 비하여 픽셀의 개구율이 높아진다.
제2 포토 마스크 공정에 대하여 도 3a 및 도 3b를 결부하여 설명하기로 한다.
도 3a 및 도 3b를 참조하면, 게이트 절연막(GI) 상에 소스-드레인 금속이 증착되고, 제2 포토 마스크 공정에 의해 소스-드레인 금속 패턴이 형성되고 게이트 절연막(GI)을 식각한다. 제2 포토 마스크 공정은 도 8a 내지 도 8e와 같이 하프톤 마스크(half-tone mask)를 이용하여 2 스텝의 단차를 갖는 포토레지스트(Photoresist) 패턴을 형성함으로써 포토 마스크 교체 없이 하나의 포토 마스크로 소스-드레인 금속과 게이트 절연막(GI)을 식각할 수 있다. 제2 포토 마스크 공정은 게이트 절연막(GI)을 습식 식각하여 콘택 전극(GM)을 노출한 후에 포토레지스트 패턴을 애싱(Ashing)하여 TFT의 채널 부분을 덮고 있는 소스-드레인 금속을 식각하여 TFT의 채널 부분에서 게이트 절연막(GI)을 노출한다. 소스-드레인 금속은 구리(Cu)로 형성될 수 있으나 이에 한정되지 않는다. 소스-드레인 금속 패턴은 데이터 라인(DL), TFT의 소스 전극(S) 등을 포함한다. TFT의 드레인 전극은 데이터 라인(DL)에 일체화되어 있다.
본 발명은 게이트 절연막(GI)이나 소스 드레인 금속 패턴(DL, S)이 습식 식각될 때 산화물 반도체가 녹아 유실되지 않도록 산화물 반도체를 소스-드레인 금속 패턴을 형성한 후에 형성한다.
제3 포토 마스크 공정에 대하여 도 4a 및 도 4b를 결부하여 설명하기로 한다.
도 4a 및 도 4b를 참조하면, 본 발명은 게이트 절연막(GI) 상에 제1 무기 보호막(PAS0)과 유기 보호막(PAC)을 연속 증착하고 제3 포토 마스크 공정을 실시하여 제1 무기 보호막(PAS0)과 유기 보호막(PAC)을 부분적으로 식각하여 보호막 패턴을 형성한다. 제1 무기 보호막(PAS0)은 SiOx로 형성될 수 있다. 유기 보호막(PAC)은 포토 아크릴(Photo-acryl)로 형성될 수 있다. 제3 포토 마스크 공정은 유기 보호막(PAC) 상에 포토 마스크를 정렬하여 노광, 현상, 건식 식각 공정을 순차적으로 실시하여 유기 보호막(PAC)과 제1 무기 보호막(PAS0)을 식각한다. 그 결과, 유기 보호막(PAC)과 제1 무기 보호막(PAC)이 적층된 보호막 패턴은 TFT와 그 주변 영역을 제외한 픽셀의 개구 영역에만 잔류된다.
제4 포토 마스크 공정에 대하여 도 5a 및 도 5b를 결부하여 설명하기로 한다.
도 5a 및 도 5b를 참조하면, 본 발명은 기판(SUBS) 상에 산화물 반도체를 전면 증착하고 제4 포토 마스크 공정을 실시하여 산화물 반도체를 부분적으로 식각하여 산화물 반도체 패턴을 형성한다. 산화물 반도체는 인듐-갈륨-아연 산화물4(Indium-Galium-Zinc Oxide, IGZO)으로 선택될 수 있으나 이에 한정되지 않는다. 산화물 반도체 패턴은 TFT의 채널 영역과 소스-드레인 영역에 형성된 산화물 반도체 패턴과, 픽셀의 개구 영역에 형성된 산화물 반도체 패턴을 포함한다. TFT의 소스-드레인 영역에 형성된 산화물 반도체 패턴은 데이터 라인(DL)과 소스(S)에 직접 접촉된다. 산화물 반도체(IGZO)는 저항이 높은 부도체이지만 후술하는 플라즈마 처리와 열처리 공정을 실시하여 TFT의 산화물 반도체 패턴(ACT)과 픽셀의 공통 전극(COM)으로 변한다.
산화물 반도체(IGZO)는 산소의 함유량에 따라서 전도 특성이 달라지는 성질이 있다. 본 발명에서 반도체 층(SEM)에 사용하는 인듐-갈륨-아연 산화물과 같은 금속 산화 반도체 물질은 산소의 함량을 적절하게 조절함으로써 도체 또는 반도체의 특성을 갖는다. 산소의 함량을 줄이면 금속 성질이 강화되어 도체의 성질을 갖는다. 산소 함량을 줄이는 방법으로, 플라즈마 처리 공법이 사용될 수 있다. 즉, 산화물 반도체를 플라즈마 처리하여 그 내부에 포함된 산소를 제거하면 산화물 반도체는 저항이 낮아져 도체화(Metalized)될 수 있다. 플라즈마 처리는 헬륨(He), 수소(H2) 혹은 아르곤(Ar) 가스에 플라즈마 방전을 일으키는 방법이다. 산화물 반도체의 도체화는 콘택홀 필링 공정(Contact Hole Filling, CHF)과 제5 포토 마스크 공정에서 실시된다. 산화물 반도체의 반도체화는 콘택홀 공정(CHF)과 제5 포토 마스크 공정에서 실시될 수 있고 그 이후에 실시될 수도 있다.
콘택홀 필링 공정(CHF)은 포토 레지스트(PR)를 기판 상에 도포하고 포토 레지스트를 애싱(ashing)하여 포토 레지스트가 보호막 패턴을 관통하는 홀들 내에만 충진되게 한다. 콘택홀 필링 공정(CHF)의 결과, 도 5c와 같이 TFT 상에 형성된 산화물 반도체 패턴(IGZO)과, 콘택 전극(GM) 상에 형성된 산화물 반도체 패턴(IGZO)이 포토 레지스트(PR)에 의해 덮여진다. 이어서, 홀들 내에만 포토 레지스트가 잔류한 상태에서 기판이 플라즈마 처리에 의해 노출된다. 그 결과, 도 5c와 같이 보호막 패턴(IGZO) 상에 노출된 산화물 반도체 패턴(IGZO)이 도체화된다. 산화물 반도체 패턴(IGZO)에서 도체화된 부분은 콘택 전극(GM)을 통해 공통 전압(Vcom)이 공급되는 공통 전극(COM) 역할을 한다. 따라서, 콘택홀 필링 공정(CHF)은 포토 마스크 공정 없이 산화물 반도체를 선택적으로 도체화하는 공정이다.
제5 포토 마스크 공정에 대하여 도 6을 결부하여 설명하기로 한다.
도 6을 참조하면, 본 발명은 기판(SUBS) 상에 무기 절연막을 증착하고 제5 포토 마스크 공정을 실시하여 무기 절연막을 부분적으로 식각한다. 제2 무기 절연막(PAS1)은 보호막 패턴(PAC, PAS0) 상에서 공통 전극(COM)을 덮고, TFT의 채널 영역을 덮는다. TFT에서 채널 영역을 제외한 소스 및 드레인 콘택 영역 상의 산화물 반도체와, 콘택 전극(GM) 상의 콘택홀 내에 형성된 산화물 반도체는 노출된다. 본 발명은 2차 플라즈마 처리를 실시하여 노출된 산화물 반도체를 도체화한다. 그 결과, 공통 전극(COM)과 콘택 전극(GM)이 낮은 저항의 도체로 연결된다. TFT의 소스-드레인 콘택 영역은 도체화되어 소스 및 드레인과 오믹 콘택(ohmic contact)을 형성할 수 있다. TFT의 채널 영역은 에치 스토퍼 역할을 하는 무기 절연막 패턴에 의해 보호되어 있기 때문에 도체화되지 않는다. TFT의 소스(S)는 도체화된 산화물 반도체 패턴과 직접 접촉된다. TFT의 드레인은 도체화된 산화물 반도체 패턴을 포함하고, 그 산화물 반도체 패턴은 데이터 라인(DL)에 직접 접촉된다. 따라서, TFT의 소스 및 드레인은 도체화된 산화물 반도체 패턴을 포함한다. 제2 무기 절연막(PAS1)에 의해 덮여진 TFT 채널 영역의 산화물 반도체 패턴(ACT)은 열처리에 의해 산소 농도가 조절되어 TFT의 채널을 형성하는 액티브층이다.
제6 포토 마스크 공정에 대하여 도 7a 및 도 7b를 결부하여 설명하기로 한다.
도 7a 및 도 7b를 참조하면, 본 발명은 기판(SUBS) 상에 투명 전극 재료를 증착하고 제6 포토 마스크 공정을 실시하여 투명 전극 재료를 부분적으로 식각하여 픽셀 전극(PIX)를 형성한다. 투명 전극 재료는 ITO(Indium-Tin Oxide)로 선택될 수 있다. 픽셀 전극(PIX)은 TFT의 소스에 연결되고 픽셀의 개구 영역에 형성되어 공통 전극(COM)과 함께 전계를 형성한다. 픽셀의 개구 영역에서, 픽셀 전극은 제2 무기 절연막(PAS1)을 사이에 두고 공통 전극(COM)과 중첩된다. 픽셀 전극(PIX)은 TFT의 소스 상에 직접 접촉한다. 픽셀 전극(PIX)과 TFT의 소스의 접촉 부분은 게이트 라인(GL)과 중첩되어 픽셀의 개구율 저하가 없다.
소스-드레인 금속 패턴 위에 그리고 픽셀 전극 아래에 별도의 제3 금속이 형성되는 경우에, 제6 포토 마스크 공정에 앞서 제3 금속을 부분적으로 식각하는 포토 마스크 공정이 추가될 수 있다.
도 8a 내지 도 8e는 제2 포토 마스크 공정을 단계적으로 보여 주는 단면도들이다.
도 8a 내지 도 8e를 참조하면, 제2 포토 마스크 공정은 게이트 절연막(GI)과 소스-드레인 금속(SDM)을 게이트 절연막(GI) 상에 연속 증착하고, 그 위에 포토 레지스트(PR)를 도포한다(도 8a). 이어서, 제2 포토 마스크 공정은 포토 레지스트(PR) 위에 하프톤 마스크를 정렬(Align)한 후에 하프톤 마스크를 통해 노광하고 포토 레지스트(PR)를 현상한다. 그 결과, 포토 레지스트(PR)는 콘택 전극(GM) 위에서 제거되고 TFT의 채널 영역 상에서 낮은 두께로 잔류하며, 그 이외의 부분에서 두꺼운 두께로 잔류한다(도 8b). 이어서, 제2 포토 마스크 공정은 습식 식각을 실시하여 게이트 절연막(GI)을 제거하여 콘택 전극(GM)을 노출한다(도 8c).
제2 포토 마스크 공정은 포토 레지스트를 애싱(ashing)하여 포토 레지스트(PR)의 높이를 낮추어 TFT의 채널 영역에서 소스-드레인 금속(SDM)을 노출하고 습식 식각 방법으로 식각한다.
도 9는 본 발명의 실시예에 따른 표시장치의 개구율 개선 효과를 보여 주는 도면이다.
도 9를 참조하면, 좌측 도면은 비교예로서 무기 보호막들과 유기 보호막을 관통하는 콘택홀을 통해 TFT의 소스와 픽셀 전극이 접촉된 예이다. 비교예의 픽셀 구조는 픽셀 전극과 TFT의 소스가 접촉되는 콘택홀이 커 픽셀의 개구 영역이 작다. 이에 비하여, 본 발명의 픽셀 구조(우측 도면)는 보호막이 없는 부분에서 TFT의 소스와 픽셀 전극이 직접 접촉되며, 그 접촉 부분은 게이트 라인(GL) 상에 위치한다. 따라서, 본 발명은 비교예에 비하여 픽셀의 개구 영역을 넓힐 수 있다.
픽셀 전극(PXL)과 공통 전극(COM)의 위치는 서로 바뀔 수 있다. 이 경우에, 공통 전극(COM)이 픽셀 전극(PXL) 위에 배치된다.
본 발명의 표시장치는 픽셀 마다 TFT가 형성되는 어떠한 평판 표시장치에도 적용될 수 있다. 예를 들어, 전술한 실시예의 TFT 어레이 기판은 IPS(In-Plane Switching) 모드 또는 FFS(Fringe Field Switching) 모드의 액정표시장치에 적용될 수 있다. 전술한 실시예에서 픽셀 전극(PXL)을 유기 발광 다이오드(Organic Light Emitting Diode, OLED)의 애노드에 연결하면 유기 발광 다이오드 표시장치OLED Display)로 응용될 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
SUBS : 기판 GI : 게이트 절연막
GE, GL : 게이트 금속 패턴 ACT : 산화물 반도체 패턴
DL, S : 소스-드레인 금속 패턴 PAS0, PAS1 : 무기 보호막
PAC : 유기 보호막 COM : 공통 전극
PXL : 픽셀 전극 PR : 포토 레지스트

Claims (4)

  1. 게이트 라인과 연결된 게이트, 데이터 라인과 연결된 드레인, 및 픽셀 전극과 연결된 소스를 포함하는 TFT; 및
    픽셀 영역 내에서 상기 TFT 이외의 개구 영역에 형성된 보호막 패턴을 포함하고,
    상기 픽셀 전극은 상기 TFT의 게이트 또는 게이트 라인 위에서 상기 TFT의 소스에 직접 접촉되는 표시장치.
  2. 제 1 항에 있어서,
    상기 TFT는 산화물 반도체를 포함하고,
    상기 TFT의 소스 및 드레인 각각은 산화물 반도체에서 도체화된 부분을 포함하는 표시장치.
  3. 제 1 항에 있어서,
    공통 전압이 공급되는 공통 전극; 및
    상기 TFT의 게이트와 같은 층에 형성되고 상기 공통 전극에 연결되는 콘택 전극을 포함하고,
    상기 공통 전극이 도체화된 산화물 반도체를 포함하여 상기 보호막 패턴을 관통하는 콘택홀을 통해 상기 콘택 전극과 접촉되는 표시장치.
  4. 기판 상에 게이트 라인, TFT의 게이트 및 콘택 전극의 게이트를 형성하고 상기 게이트 라인, 상기 TFT의 게이트 및 상기 콘택 전극을 덮는 게이트 절연막을 상기 기판 상에 형성하는 제1 포토 마스크 공정;
    하프톤 마스크를 이용하여 상기 게이트 절연막 상에 데이터 라인과 상기 TFT의 소스를 상기 게이트 금속 패턴의 콘택 전극을 노출하는 제2 포토 마스크 공정;
    상기 TFT를 제외한 픽셀의 개구 영역에 무기 보호막과 유기 보호막이 적층된 보호막 패턴을 형성하는 제3 포토 마스크 공정;
    상기 TFT의 채널 영역 및 소스-드레인 영역과, 픽셀의 개구 영역에 산화물 반도체 패턴을 형성하고, 상기 TFT와 상기 콘택 전극을 포토 레지스트로 덮고 노출된 산화물 반도체 패턴을 플라즈마 처리로 도체화하여 공통 전극을 형성하는 제4 포토 공정;
    상기 TFT의 채널 영역에서 산화물 반도체 패턴과 공통 전극을 덮는 에치 스토퍼를 형성하고, 플라즈마 처리를 실시하여 상기 TFT의 소스 및 드레인 영역에 형성된 산화물 반도체 패턴과, 상기 공통 전극과 상기 콘택 전극 사이의 산화물 반도체 패턴을 도체화하는 제5 포토 마스크 공정; 및
    상기 TFT의 소스에 직접 접촉되는 픽셀 전극을 형성하는 제6 포토 마스크 공정을 포함하고,
    픽셀 영역 내에서 상기 TFT 이외의 개구 영역에 형성된 보호막 패턴을 포함하는 표시장치의 제조 방법.
KR1020140101325A 2014-08-06 2014-08-06 표시장치와 그 제조 방법 KR102224457B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020140101325A KR102224457B1 (ko) 2014-08-06 2014-08-06 표시장치와 그 제조 방법
EP15173524.8A EP2983204B1 (en) 2014-08-06 2015-06-24 Display device and method for manufacturing the same
US14/789,459 US9741861B2 (en) 2014-08-06 2015-07-01 Display device and method for manufacturing the same
CN201510441704.7A CN105374827B (zh) 2014-08-06 2015-07-24 显示设备和用于制造该显示设备的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140101325A KR102224457B1 (ko) 2014-08-06 2014-08-06 표시장치와 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20160017867A true KR20160017867A (ko) 2016-02-17
KR102224457B1 KR102224457B1 (ko) 2021-03-09

Family

ID=53487262

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140101325A KR102224457B1 (ko) 2014-08-06 2014-08-06 표시장치와 그 제조 방법

Country Status (4)

Country Link
US (1) US9741861B2 (ko)
EP (1) EP2983204B1 (ko)
KR (1) KR102224457B1 (ko)
CN (1) CN105374827B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9753590B2 (en) * 2014-06-13 2017-09-05 Lg Display Co., Ltd. Display device integrated with touch screen panel and method of fabricating the same
CN105679763A (zh) * 2016-01-05 2016-06-15 深圳市华星光电技术有限公司 一种阵列基板及其制作方法、显示面板
CN108091700A (zh) * 2017-12-28 2018-05-29 深圳市华星光电半导体显示技术有限公司 薄膜晶体管及其制造方法
CN110931525B (zh) * 2019-11-22 2023-01-10 京东方科技集团股份有限公司 一种oled阵列基板及其制备方法和显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100470759B1 (ko) * 2001-02-23 2005-03-08 엔이씨 엘씨디 테크놀로지스, 엘티디. 인-플레인 스위칭 모드 액티브 매트릭스형 액정 표시 장치및 그 제조 방법
KR20140037808A (ko) * 2012-07-20 2014-03-27 보에 테크놀로지 그룹 컴퍼니 리미티드 어레이 기판을 제조하는 방법, 어레이 기판 및 표시 장치

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101602635B1 (ko) * 2009-11-30 2016-03-22 삼성디스플레이 주식회사 표시 장치, 박막 트랜지스터 기판 및 이의 제조 방법
KR101905757B1 (ko) * 2011-11-17 2018-10-10 엘지디스플레이 주식회사 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR101968115B1 (ko) * 2012-04-23 2019-08-13 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
CN102832254B (zh) * 2012-09-10 2016-04-06 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示面板
TWI483036B (zh) * 2012-11-19 2015-05-01 Au Optronics Corp 陣列基板及其製作方法
KR102039725B1 (ko) * 2012-11-23 2019-11-04 엘지디스플레이 주식회사 액정표시장치 어레이 기판 및 그 제조방법
TWI613759B (zh) * 2012-11-28 2018-02-01 半導體能源研究所股份有限公司 顯示裝置
CN103021939B (zh) * 2012-11-30 2015-01-07 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
KR102011274B1 (ko) * 2012-12-10 2019-08-19 삼성디스플레이 주식회사 표시 기판의 제조 방법
US9178042B2 (en) * 2013-01-08 2015-11-03 Globalfoundries Inc Crystalline thin-film transistor
WO2014121469A1 (zh) * 2013-02-06 2014-08-14 深圳市柔宇科技有限公司 一种薄膜晶体管及其像素单元的制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100470759B1 (ko) * 2001-02-23 2005-03-08 엔이씨 엘씨디 테크놀로지스, 엘티디. 인-플레인 스위칭 모드 액티브 매트릭스형 액정 표시 장치및 그 제조 방법
KR20140037808A (ko) * 2012-07-20 2014-03-27 보에 테크놀로지 그룹 컴퍼니 리미티드 어레이 기판을 제조하는 방법, 어레이 기판 및 표시 장치

Also Published As

Publication number Publication date
KR102224457B1 (ko) 2021-03-09
CN105374827B (zh) 2019-04-05
CN105374827A (zh) 2016-03-02
EP2983204B1 (en) 2020-02-26
US20160043229A1 (en) 2016-02-11
EP2983204A1 (en) 2016-02-10
US9741861B2 (en) 2017-08-22

Similar Documents

Publication Publication Date Title
KR101579135B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
CN105702744B (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
KR20080109998A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
US20110204370A1 (en) Thin-Film Transistor Substrate, Method of Manufacturing the Same, and Display Device Including the Same
EP2953165B1 (en) Oxide thin film transistor array substrate, manufacturing method thereof, and display panel
WO2016061940A1 (zh) 薄膜晶体管阵列基板及其制作方法、显示装置
US9842915B2 (en) Array substrate for liquid crystal display device and method of manufacturing the same
JP6001336B2 (ja) 薄膜トランジスタ及びアレイ基板の製造方法
US20150340455A1 (en) Thin film transistor and method of fabricating the same, array substrate and method of fabricating the same, and display device
KR102322015B1 (ko) 박막트랜지스터 어레이 기판의 제조 방법 및 그에 따라 제조된 박막 트랜지스터 어레이 기판
US10483296B2 (en) TFT and manufacturing method thereof, array substrate and manufacturing method thereof, and display device
US20170170330A1 (en) Thin film transistors (tfts), manufacturing methods of tfts, and display devices
KR20120039947A (ko) 표시 장치 및 그 제조 방법
WO2016145769A1 (zh) 薄膜晶体管及其制作方法、阵列基板及显示装置
WO2015123975A1 (zh) 阵列基板及制备方法、显示面板
TW201622158A (zh) 薄膜電晶體以及其製作方法
KR20130098709A (ko) 박막트랜지스터 기판 및 이의 제조 방법
WO2017008347A1 (zh) 阵列基板、阵列基板的制造方法及显示装置
US10205029B2 (en) Thin film transistor, manufacturing method thereof, and display device
KR102494732B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR102224457B1 (ko) 표시장치와 그 제조 방법
US11244965B2 (en) Thin film transistor and manufacturing method therefor, array substrate and display device
WO2019042251A1 (zh) 薄膜晶体管、薄膜晶体管制备方法和阵列基板
WO2016201778A1 (zh) 阵列基板及其制造方法
KR20120043404A (ko) 표시장치 및 이의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant