WO2019042251A1 - 薄膜晶体管、薄膜晶体管制备方法和阵列基板 - Google Patents

薄膜晶体管、薄膜晶体管制备方法和阵列基板 Download PDF

Info

Publication number
WO2019042251A1
WO2019042251A1 PCT/CN2018/102505 CN2018102505W WO2019042251A1 WO 2019042251 A1 WO2019042251 A1 WO 2019042251A1 CN 2018102505 W CN2018102505 W CN 2018102505W WO 2019042251 A1 WO2019042251 A1 WO 2019042251A1
Authority
WO
WIPO (PCT)
Prior art keywords
active layer
gate
layer
forming
source
Prior art date
Application number
PCT/CN2018/102505
Other languages
English (en)
French (fr)
Inventor
王国英
宋振
孙宏达
Original Assignee
京东方科技集团股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京东方科技集团股份有限公司 filed Critical 京东方科技集团股份有限公司
Priority to US16/330,990 priority Critical patent/US11088283B2/en
Publication of WO2019042251A1 publication Critical patent/WO2019042251A1/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Definitions

  • the present application belongs to the field of display technologies, and in particular, to a thin film transistor, a method for fabricating a thin film transistor, and an array substrate.
  • the thin film transistor further includes a source and a drain, and one of the source and the drain is located on a side of the active layer adjacent to the substrate and The active layer is electrically connected, and the other of the source and the drain is located on a side of the active layer remote from the substrate and is electrically connected to the active layer.
  • an embodiment of the present disclosure provides a method of fabricating a thin film transistor, including: forming a gate over a substrate, the gate being formed to have first and second side surfaces opposite to each other; An active layer is formed, the active layer being formed to be interposed between the first side surface and the second side surface of the gate, and having a third side surface and a fourth side surface.
  • the active layer and the gate are formed such that a third side surface of the active layer and a first side surface of the gate are opposite and spaced apart, and a fourth side surface of the active layer
  • the second side surfaces of the gate are opposite and spaced apart, at least a portion of the gate being in the same range as at least a portion of the active layer in the height direction.
  • the first portion is formed using a conductive material that can be oxidized.
  • the step of forming the first insulating layer includes forming the first insulating layer by oxidizing the first portion to form an insulating layer of a predetermined thickness by self-aligned growth on a surface of the first portion.
  • the method further includes the steps of: forming a first insulating layer and a third portion of the gate on a side of the active layer remote from the substrate after forming the active layer, the third a portion formed between the first portion and the second portion and separated from the first portion and the second portion, and an orthographic projection of the third portion on the substrate and the An orthographic projection of the source layer on the substrate is completely coincident; after forming the first insulating layer and the third portion of the gate, a source is formed on opposite sides of the active layer in the horizontal direction a source and a drain formed at substantially the same level as the active layer and electrically connected to the active layer; after forming the source and the drain, A second insulating layer is formed on a side of the active layer, the source, and the drain away from the substrate.
  • Forming the active layer, the first insulating layer, and the third portion of the gate electrode includes: sequentially forming the active layer through an opening of the photoresist layer by a self-aligning method, The first insulating layer and the third portion such that orthographic projections of the opening, the active layer, the first insulating layer, and the third portion on the substrate are completely coincident; The photoresist layer is peeled off.
  • the method further includes the steps of: forming a source on the substrate before forming the active layer, the source being formed between the first portion and the second portion; After the active layer, a drain is formed on a side of the active layer away from the source; and a side of the first portion, the second portion, and the drain away from the substrate An insulating layer is formed.
  • 3A-3E are schematic diagrams showing a preparation process of the thin film transistor of FIG. 2A;
  • FIG. 4A is a cross-sectional view showing the structure of a thin film transistor according to an embodiment of the present invention.
  • 6A is a cross-sectional view showing the structure of a thin film transistor according to an embodiment of the present invention.
  • the thin film transistor, the thin film transistor manufacturing method and the array substrate of the present disclosure will be further described in detail below with reference to the accompanying drawings and specific embodiments.
  • the active layer 4 is disposed above the bottom gate 21 and located within the recess, and has a third side surface, a fourth side surface, and a sixth surface opposite and spaced apart from the fifth surface of the gate 2 (ie, The lower surface of the active layer 4 in the figure, the third side surface and the first side surface of the gate 2 are opposite and insulated from each other, and the fourth side surface and the second side surface of the gate 2 are opposite and insulated from each other.
  • the top gate 22 is disposed above the active layer 4. Referring to FIG.
  • step S4 a second insulating layer is formed over the active layer 4, the source 5, and the drain 6.
  • the patterning of the active layer 4, the gate insulating layer 3, and the top gate 22 is combined with the undercut phenomenon of the wet etching process while using the photoresist as a mask.
  • the method is formed by self-alignment, which saves the process steps and reduces the process difficulty.
  • the gate insulating layer 3 and the passivation layer 7 are simultaneously formed by one deposition, which further saves the process steps.
  • the thin film transistor shown in FIGS. 4A and 4B simplifies the process steps based on the thin film transistor shown in FIGS. 2A and 2B, and the gate electrode is self-aligned by photoresist, and the on-state current Ion is increased.
  • the first bottom gate 211 and the second bottom gate 212 respectively have a first side surface and a second side surface of the gate 2 opposite to each other (for example, a right side surface and a second bottom of the first bottom gate 211 in the drawing) The left side surface of the gate 212).
  • the active layer 4 is disposed between the first bottom gate 211 and the second bottom gate 212 and has a third side surface opposite to and spaced apart from the first side surface of the gate 2 (eg, active in the figure) A left side surface of the layer 4) and a fourth side surface (for example, a right side surface of the active layer 4 in the drawing) opposite to and insulated from the second side surface of the gate 2.
  • Step S1 the first bottom gate 211 and the second bottom gate 212 which are separately disposed are formed.
  • Step S1 may include step S11 and step S12.
  • step S11 the gate film layer 20 and the photoresist layer 8 are formed, and the photoresist layer 8 is formed to have an opening exposing a portion of the gate film layer 20.
  • a conductive metal material or other conductive material is deposited on the substrate 1 as the gate film layer 20; a photoresist is coated on the gate film layer 20, The gate film layer 20 is photolithographically patterned into an island structure as shown in FIG. 7A.
  • a photoresist is coated on the substrate 1 and the gate film layer 20, and the photoresist in the middle of the gate film layer 20 is developed and removed to form a photoresist layer 8 having an opening, as shown in FIG. 7B.
  • the adhesion of the photoresist and the gate film layer is reduced by using a special photoresist material, or by lowering the temperature of the paste and not performing a post-baking process.
  • the present disclosure is not limited thereto, as long as the adhesion of the photoresist and the gate film layer can be reduced, and the realization of the lateral undercut can be facilitated.
  • the device is placed in an etching solution for wet etching. Since the adhesion between the photoresist and the Gate material is small, the etching solution has a certain degree under the photoresist while etching the material downward. Lateral undercutting, using this phenomenon to create a side gate structure, as shown in Figure 7C.
  • step S21 the source 5, the active layer 4, and the drain 6 are sequentially formed by the opening corresponding to the photoresist layer 8 by the self-aligning method, the opening, the source 5, the active layer 4, and the drain The orthographic projections on the substrate 1 are completely coincident.
  • the source 5, the active layer 4 and the drain 6 are sequentially formed by deposition without removing the photoresist by a self-alignment method, as shown in Fig. 7D.
  • the material used for the source/drain film layer is selected from the material of the gate film layer 20.
  • the active layer 4 may be a transparent conductive oxide semiconductor, a silicon-based material such as a-Si or p-Si, or various organic materials.
  • the size advantage of the thin film transistor is realized by self-aligned deposition, and the conductive channel length of the active layer 4 can be sub-micron level, and has nothing to do with the lithography precision, which not only broadens the process tolerance, but also is effective.
  • the on-state current Ion is increased.
  • step S22 the photoresist layer is stripped and removed.
  • step S3 an insulating layer is formed over the first bottom gate 211, the second bottom gate 212, and the drain 6.
  • the thin film transistor shown in FIGS. 2A and 2B and a method of fabricating the same thereof utilize an anodization process to form a gate insulating layer 3, the thin film transistor illustrated in FIGS. 4A and 4B, a method of fabricating the same, and a thin film transistor illustrated in FIGS. 6A and 6B
  • the preparation method thereof utilizes the undercut phenomenon to realize a self-aligned preparation scheme, which has the functions of saving process cost and reducing the difficulty of preparing the device.
  • the thin film transistor shown in FIGS. 2A and 2B and the method for fabricating the same are formed by thermal oxidation or anodization to form a gate insulating layer, thereby making the gate insulating layer dense, and ensuring the control effect of the gate on the active layer.
  • the thin film transistor shown in FIGS. 4A and 4B and the method of fabricating the same, and the thin film transistor shown in FIGS. 6A and 6B and the method of fabricating the same, and the gate insulating layer and the passivation layer are simultaneously formed by one deposition, further saving the process steps.
  • the conductive channel length of the self-aligned deposited active layer can be sub-micron and independent of the lithography precision. Not only the process tolerance is broadened, but the on-state current Ion is further increased.
  • the source disposed above the active layer and the drain below can be made very thin, and the overlap area with the gate is small, and the parasitic capacitance can be effectively reduced.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本申请提供了一种薄膜晶体管、薄膜晶体管的制备方法和阵列基板。该薄膜晶体管包括：设置在衬底上方的栅极，其具有彼此相对的第一侧表面和第二侧表面；以及有源层，其夹设在所述栅极的第一侧表面和第二侧表面之间，并且具有第三侧表面和第四侧表面。所述有源层的第三侧表面和所述栅极的第一侧表面相对且间隔开，所述有源层的第四侧表面和所述栅极的第二侧表面相对且间隔开，所述栅极的至少一部分与所述有源层的至少一部分在高度方向上处于相同的范围。

Description

薄膜晶体管、薄膜晶体管制备方法和阵列基板
相关申请的交叉引用
本申请要求于2017年8月28日提交至中国知识产权局的中国专利申请No.201710749797.9的优先权，其全部内容以引用的方式合并于此。
技术领域
本申请属于显示技术领域，具体涉及一种薄膜晶体管、薄膜晶体管的制备方法和阵列基板。
背景技术
薄膜晶体管(Thin Film Transistor，简称TFT)是重要的半导体器件，尤其在平板显示装置中发挥着重要的作用。目前的平板显示装置包括LCD(Liquid Crystal Display：液晶显示装置)和OLED(Organic Light-Emitting Diode：有机发光二极管)显示装置。
然而，现有的薄膜氧化物晶体管仍然存在一些问题，阻碍其性能的提升。
发明内容
在一方面，本公开实施例提供了一种薄膜晶体管，包括：
设置在衬底上方的栅极，其具有彼此相对的第一侧表面和第二侧表面；以及有源层，其夹设在所述栅极的第一侧表面和第二侧表面之间，并且具有第三侧表面和第四侧表面。所述有源层的第三侧表面和所述栅极的第一侧表面相对且间隔开，所述有源层的第四侧表面和所述栅极的第二侧表面相对且间隔开，所述栅极的至少一部分与所述有源层的至少一部分在高度方向上处于相同 的范围。
在一些实施例中，所述栅极包括彼此分离的第一部分和第二部分。所述第一部分设有朝向所述衬底凹进的凹进部，所述凹进部限定出所述第一侧表面、所述第二侧表面以及所述栅极的第五表面，所述第五表面连接所述第一侧表面和所述第二侧表面，所述有源层的所述至少一部分设置于所述凹进部内，并且具有与所述第五表面相对且间隔开的第六表面。所述第二部分设置在所述有源层的远离所述衬底的一侧，并且所述第二部分在所述衬底上的正投影与所述有源层在所述衬底上的正投影至少部分地重叠。
在一些实施例中，所述薄膜晶体管还包括源极和漏极，所述源极和所述漏极与所述有源层处于实质上相同的水平高度，且所述源极和所述漏极在水平方向上分别位于所述有源层的相对两侧并与所述有源层电连接。
在一些实施例中，所述第一部分沿着第一方向延伸，所述源极、所述有源层和所述漏极沿着第二方向依次排列，所述第一方向与所述第二方向互相垂直。
在一些实施例中，所述栅极包括彼此分离的第一部分和第二部分。所述第一部分具有所述第一侧表面，所述第二部分具有所述第二侧表面。所述第一部分和所述第二部分与所述有源层的所述至少一部分在高度方向上处于相同的范围，并且所述第一部分和所述第二部分在水平方向上分别位于所述有源层的相对两侧并与所述有源层间隔开。
在一些实施例中，所述栅极还包括与所述第一部分和所述第二部分分离开的第三部分，所述第三部分位于所述有源层的远离所述衬底的一侧，并且所述第三部分在所述衬底上的正投影与所述有源层在所述衬底上的正投影完全重合。
在一些实施例中，所述薄膜晶体管还包括源极和漏极，所述源极和所述漏极与所述有源层处于实质上相同的水平高度、且所述源极和所述漏极在水平方向上分别位于所述有源层的相对两侧并与所述有源层电连接。
在一些实施例中，所述第一部分和所述第二部分沿着第一方向排列，所述源极、所述有源层和所述漏极沿着第二方向依次排列，所述第一方向与所述第二方向互相垂直。
在一些实施例中，所述薄膜晶体管还包括源极和漏极，所述源极和所述漏极中的一者位于所述有源层的靠近所述衬底的一侧并与所述有源层电连接，所述源极和所述漏极中的另一者位于所述有源层的远离所述衬底的一侧并与所述有源层电连接。
在一些实施例中，所述源极、所述有源层和所述漏极在所述衬底上的正投影完全重合。
在一些实施例中，所述第一部分和所述第二部分的中心连接线与所述源极和所述漏极的中心连接线互相垂直。
在一些实施例中，所述栅极由能够遮光的材料制成。
在另一方面，本公开实施例提供了一种薄膜晶体管的制备方法，包括：在衬底上方形成栅极，所述栅极形成为具有彼此相对的第一侧表面和第二侧表面；以及形成有源层，所述有源层形成为夹设在所述栅极的第一侧表面和第二侧表面之间，并且具有第三侧表面和第四侧表面。所述有源层和所述栅极形成为：所述有源层的第三侧表面和所述栅极的第一侧表面相对且间隔开，所述有源层的第四侧表面和所述栅极的第二侧表面相对且间隔开，所述栅极的至少一部分与所述有源层的至少一部分在高度方向上处于相同的范围。
在一些实施例中，形成所述栅极的步骤包括形成所述栅极的第一部分以及形成所述栅极的第二部分，所述第一部分形成为具有朝向所述衬底凹进的凹进部，所述凹进部限定出所述第一侧表面、所述第二侧表面以及所述栅极的第五表面，所述第五表面连接所述第一侧表面和所述第二侧表面，所述有源层形成为所述有源层的所述至少一部分位于所述凹进部内，并且具有与所述第五表面相对且间隔开的第六表面。所述方法还包括步骤：在形成所述第一部分之后以及形成所述有源层之前，在所述第一部分的远离所述衬底的一侧形成第一绝缘层；在形成所述有源层之后，在 所述有源层的在水平方向上的相对两侧形成源极和漏极，所述源极和漏极形成为与所述有源层电连接；以及在形成所述源极和漏极之后，在所述有源层、所述源极和所述漏极的远离所述衬底的一侧形成第二绝缘层。形成所述第二部分的步骤在形成所述第二绝缘层的步骤之后，并且所述第二部分形成在所述有源层的远离所述衬底的一侧，并且所述第二部分在所述衬底上的正投影与所述有源层在所述衬底上的正投影至少部分地重叠。
在一些实施例中，所述第一部分采用能够被氧化的导电材料形成。形成所述第一绝缘层的步骤包括：通过将所述第一部分进行氧化以在所述第一部分的表面上自对准生长形成设定厚度的绝缘层，而形成所述第一绝缘层。
在一些实施例中，形成所述栅极的步骤包括形成分离设置的第一部分和第二部分，所述第一部分形成为具有所述第一侧表面，所述第二部分形成为具有所述第二侧表面，并且所述第一部分和所述第二部分形成为与所述有源层的所述至少一部分在高度方向上处于相同的范围，并且在水平方向上分别位于所述有源层的相对两侧并与所述有源层间隔开。所述方法还包括步骤：在形成所述有源层之后，在所述有源层的远离所述衬底的一侧形成第一绝缘层和所述栅极的第三部分，所述第三部分形成为位于所述第一部分和所述第二部分之间并与所述第一部分和所述第二部分分离开，并且所述第三部分在所述衬底上的正投影与所述有源层在所述衬底上的正投影完全重合；在形成所述第一绝缘层和所述栅极的第三部分之后，在所述有源层的在水平方向上的相对两侧形成源极和漏极，所述源极和漏极形成为与所述有源层处于实质上相同的水平高度并与所述有源层电连接；在形成所述源极和所述漏极之后，在所述有源层、所述源极和所述漏极的远离所述衬底的一侧形成第二绝缘层。
在一些实施例中，形成所述栅极的所述第一部分和所述第二部分的步骤包括：形成栅极膜层和光刻胶层，所述光刻胶层形成为覆盖所述栅极膜层并具有暴露出所述栅极膜层的一部分的开 口；以及对所述栅极膜层进行湿法刻蚀，以将所述栅极膜层的被所述开口暴露的部分全部移除，并且移除所述栅极膜层的在水平方向上与所述被开口暴露的所述部分相接触的部分，从而形成分离设置的所述第一部分和所述第二部分。形成所述有源层、所述第一绝缘层和所述栅极的第三部分的步骤包括：通过自对准的方法，通过所述光刻胶层的开口依次形成所述有源层、所述第一绝缘层和所述第三部分，以使得所述开口、所述有源层、所述第一绝缘层和所述第三部分在所述衬底上的正投影完全重合；以及剥离去除所述光刻胶层。
在一些实施例中，形成所述栅极的步骤包括形成分离设置的第一部分和第二部分，所述第一部分形成为具有所述第一侧表面，所述第二部分形成为具有所述第二侧表面，并且所述第一部分和所述第二部分形成为与所述有源层的所述至少一部分在高度方向上处于相同的范围，并且在水平方向上分别位于所述有源层的相对两侧并与所述有源层间隔开。所述方法还包括步骤：在形成所述有源层之前，在所述衬底上形成源极，所述源极形成为位于所述第一部分和所述第二部分之间；在形成所述有源层之后，在所述有源层的远离所述源极的一侧形成漏极；以及在所述第一部分、所述第二部分和所述漏极的远离所述衬底的一侧形成绝缘层。
在一些实施例中，形成所述栅极的第一部分和第二部分的步骤包括：形成栅极膜层和光刻胶层，所述光刻胶层形成为覆盖所述栅极膜层并具有暴露出所述栅极膜层的一部分的开口；以及对所述栅极膜层进行湿法刻蚀，以将所述栅极膜层的被所述开口暴露的部分全部移除，并且移除所述栅极膜层的在水平方向上与所述被开口暴露的所述部分相接触的部分，从而形成分离设置的所述第一部分和所述第二部分。形成所述有源层、所述源极和所述漏极的步骤包括：通过自对准的方法，通过所述光刻胶层的开口依次形成所述源极、所述有源层和所述漏极，以使得所述开口、所述源极、所述有源层和所述漏极在所述衬底上的正投影完全重合；以及剥离去除所述光刻胶层。
在另一方面，本公开实施例提供了一种阵列基板，包括上述的薄膜晶体管。
附图说明
图1为现有技术中薄膜晶体管栅极施加负偏压下光照对有源层区域的影响示意图；
图2A为本发明实施例中薄膜晶体管的结构剖视图；
图2B为本发明实施例中薄膜晶体管的俯视图；
图3A-图3E为图2A中薄膜晶体管的制备流程示意图；
图4A为本发明实施例中薄膜晶体管的结构剖视图；
图4B为本发明实施例中薄膜晶体管的俯视图；
图5A-图5F为图4A中薄膜晶体管的制备流程示意图；
图6A为本发明实施例中薄膜晶体管的结构剖视图；
图6B为本发明实施例中薄膜晶体管的俯视图；
图7A-图7F为图6A中薄膜晶体管的制备流程示意图。
具体实施方式
为使本领域技术人员更好地理解本公开的技术方案，下面结合附图和具体实施方式对本公开薄膜晶体管、薄膜晶体管的制备方法和阵列基板作进一步详细描述。
在用于显示装置的薄膜晶体管中，根据形成有源层(Active)结构的材料不同，薄膜晶体管可包括a-Si薄膜晶体管(a-Si TFT)和氧化物薄膜晶体管(Oxide TFT)。其中，氧化物薄膜晶体管相比较于a-Si薄膜晶体管具有迁移率高、工艺温度低、可靠性高等优势，被认为是最有潜力取代a-Si薄膜晶体管的技术；并且，由于氧化物薄膜晶体管具有LTPS(Low Temperature Poly-Silicon：低温多晶硅材料)技术无法比拟的均匀性，因此在大尺寸OLED显示技术中备受关注。
另一方面，由于顶栅型(Top Gate)薄膜晶体管结构具有较小的寄生电容，因而被广泛应用于阵列基板制程中。但是，由于 有源层和栅绝缘层之间存在的大量的界面陷阱缺陷以及导体化不充分导致源漏接触电阻R SD较大等问题，使薄膜晶体管的开态电流Ion无法进一步提高。而且，氧化物薄膜晶体管的光照稳定性也是目前困扰业界的一大难题。如图1所示，现有的薄膜晶体管在光照和栅极2的偏压的作用下，有源层4的区域内会产生大量的电子空穴对，出现NBIS(Negative Bias Illumination Stability，负偏压光照稳定性)较差的问题，使氧化物薄膜晶体管出现较大的阈值(V TH)负漂，造成显示画面不均等问题。
为此，本公开特别提供了一种薄膜晶体管、薄膜晶体管的制备方法和阵列基板，其基本避免了由于相关技术的局限和缺点而导致的问题中的一个或多个。
在一方面，本公开实施例提供了一种薄膜晶体管，其设置在衬底上方的栅极，其具有彼此相对的第一侧表面和第二侧表面；以及有源层，其夹设在所述栅极的第一侧表面和第二侧表面之间，并且具有第三侧表面和第四侧表面。所述有源层的第三侧表面和所述栅极的第一侧表面相对且间隔开，所述有源层的第四侧表面和所述栅极的第二侧表面相对且间隔开，所述栅极的至少一部分与所述有源层的至少一部分在高度方向上处于相同的范围。该薄膜晶体管通过设置栅极、源极和漏极相对于有源层的分布，使得有源层与源极和漏极在空间多方位接触，一方面实现对有源层遮光，另一方面增大源极和漏极与有源层的接触；同时还充分利用有源层侧面，使得有源层与栅极相对的面积增大，使得开启电流Ion增大。
在另一方面，本公开实施例提供了一种薄膜晶体管的制备方法，包括：在衬底上方形成栅极，所述栅极形成为具有彼此相对的第一侧表面和第二侧表面；以及形成有源层，所述有源层形成为夹设在所述栅极的第一侧表面和第二侧表面之间，并且具有第三侧表面和第四侧表面。所述有源层和所述栅极形成为：所述有源层的第三侧表面和所述栅极的第一侧表面相对且间隔开，所述有源层的第四侧表面和所述栅极的第二侧表面相对且间隔开，所 述栅极的至少一部分与所述有源层的至少一部分在高度方向上处于相同的范围。
本公开中：光刻工艺，是指包括曝光、显影、刻蚀等工艺过程的利用光刻胶、掩模板、曝光机等进行刻蚀形成图形的工艺。
图2A和图2B示出了一些实施例中的薄膜晶体管，图2A是沿着图2B的线AA’截取的截面图。如图2A和图2B所示，该薄膜晶体管包括：栅极2、有源(Active)层4、栅绝缘(GI)层3、源极5(图2A的剖视图中未示出)、漏极6(图2A的剖视图中未示出)。其中，栅极2包括底栅极21(在图2A至图3E中，栅极的第一部分的示例)和顶栅极22(在图2A至图3E中，栅极的第二部分的示例)，底栅极21为条状，其中间区域设有朝向衬底凹进的凹进部，该凹进部限定出栅极2的第一侧表面和第二侧表面以及第五表面(即，图中的栅极2的与有源层4相对的上表面)，第一侧表面和第二侧表面彼此相对。有源层4设置于底栅极21的上方且位于凹进部内，并且具有第三侧表面、第四侧表面、以及与栅极2的第五表面相对且间隔开的第六表面(即，图中的有源层4的下表面)，第三侧表面和栅极2的第一侧表面相对且绝缘间隔开，第四侧表面和栅极2的第二侧表面相对且绝缘间隔开。顶栅极22设置于有源层4的上方。参考图2B，源极5和漏极6与有源层4同层设置，以使得源极5和漏极6与有源层4处于实质上相同的水平高度，且源极5和漏极6在水平方向上分别位于有源层4的两侧，并与有源层4电连接。该薄膜晶体管设计为底栅+顶栅结构，使得有源层4在例如图2A所示的左侧、右侧、上侧和下侧这四侧分别与栅极2相隔绝缘层(例如，栅极绝缘层3)相对，并在前侧和后侧(图2B中的上和下)分别与源极5和漏极6接触，增大接触面积，增大开启电流Ion。在一些实施例中，栅极2由能够遮光的材料形成，从而为有源层4遮光，提高薄膜晶体管的负偏压光照稳定性。
在一些实施例中，如图2B所示，底栅极21的延伸方向为第一方向，源极5、有源层4和漏极6的排列方向为第二方向，第一 方向与第二方向互相垂直。通过设计薄膜晶体管中源极5、漏极6和底栅21、顶栅22相对于有源层4的分布，增大开启电流Ion。
容易理解的是，薄膜晶体管中源极5、漏极6的位置对称，结构相同，在功能上可以互换。而且，图2B中还示出了过孔10，以便于用于不同层结构之间的电连接。
以下描述图2A和图2B中的薄膜晶体管的制备方法。在制备该薄膜晶体管时，在衬底1上沉积一层较厚的导电材料(例如，易于氧化的导电金属材料)作为栅极膜层，并将其图形化为底栅极21(例如，底栅极21由能够遮光的材料形成)，底栅极21具有凹进部；通过阳极氧化或者热氧化的方法在底栅极21的表面上自对准生长适当厚度的绝缘层作为第一栅绝缘层31，使有源层4位于该凹进部内，最后沉积第二栅绝缘层32和顶栅极22，并图形化。第一栅绝缘层31和第二栅绝缘层32共同构成栅绝缘层3。
如图3A-图3E所示，该薄膜晶体管的制备方法具体包括如下步骤S1至S5。
在步骤S1，形成条状的、中间区域设有朝向衬底1凹进的凹进部的底栅极21。
在该步骤中：底栅极21采用易于氧化的导电材料形成。如图3A所示，衬底1采用标准方法进行清洗后，首先在衬底1上沉积一层易氧化的导电金属材料作为栅极膜层20，并将其图形化形成岛状结构。
然后，通过在栅极膜层20上涂覆光刻胶并在栅极膜层20上形成凹进部，形成底栅极21，如图3B所示。
在步骤S2，在底栅极21的上方形成第一绝缘层。
在该步骤中：将底栅极21进行氧化，从而在底栅极21的表面上自对准生长形成设定厚度的绝缘层而形成第一栅绝缘层31(即第一绝缘层)。自对准生长技术是微电子技术中利用元件、器件结构特点实现光复印自动对准的技术，即以已经图形化的图层代替显影后的光刻胶作为掩膜，进行后续层叠结构的图形化工艺。自对准在具有节省掩膜(mask)数目，降低生产成本的优势， 且在工艺上可以实现上下图层的精准对位，避免两次光刻(Photo)工艺间的对准偏差的优点。如图3C所示，采用阳极氧化或者热氧化的方法在底栅极21的表面自对准生长适当厚度的绝缘层作为第一栅绝缘层31，由于自对准的特性，因此工艺简单且所得的绝缘层的质量好，保证了底栅极31对有源层4的控制作用。
在步骤S3，在第一栅绝缘层31上在底栅极21的凹进部内形成有源层4。
在该步骤中：如图3D所示，在底栅极21和第一栅绝缘层31的凹槽中通过溅射、蒸发或者溶胶凝胶的方法填充透明导电氧化物作为有源层4(Active)，可以选用的材料包括铝掺杂的氧化锌(AZO)、氧化铟锌(Indium Zinc Oxide，简称IZO)、氧化铟镓锌(Indium Gallium Zinc Oxide，简称IGZO)等。
在步骤S4，在有源层4的在水平方向的相对两侧形成源极5和漏极6。
在该步骤中：参考图2B，在有源层4的两侧(即与底栅极21的延伸方向垂直的两侧)沉积源漏极膜层并刻蚀出图形，形成源极5和漏极6。
在步骤S5，在有源层4、源极5和漏极6的上方形成第二绝缘层和顶栅极22。
在该步骤中：如图3E所示，在步骤S4的基础上，依次沉积第二栅绝缘层32(即第二绝缘层)以及栅极膜层，并将栅极膜层光刻以形成顶栅极22图形。
该薄膜晶体管的制备方法中，通过版图设计(Layout Design)对各层结构进行制备，以及底栅极结构自对准生长绝缘层，使得有源层4在多侧与栅极2相隔绝缘层相对，并在两侧分别与源极5和漏极6接触，增大接触面积，增大开启电流Ion。
本公开实施例中的薄膜晶体管结构有效实现了对有源层4的包裹，最大限度的减小了光照对器件V TH漂移的影响，解决了当前氧化物薄膜晶体管的NBIS(Negative Bias Illumination Stress，负偏压照明应力)较差的问题。
本公开实施例中的薄膜晶体管利用阳极氧化工艺制备包裹有源层的栅极结构，可以实现对有源层遮光，以及充分利用有源层侧面参与导电实现增大开态电流Ion，可靠性高。
图4A和图4B示出了一些实施例中的薄膜晶体管，图4A是沿着图4B的线AA’截取的截面图。如图4A和图4B所示，该薄膜晶体管中，栅极2包括第一底栅极211(在图4A至图5F中，栅极的第一部分的示例)、第二底栅极212(在图4A至图5F中，栅极的第二部分的示例)和顶栅极22(在图4A至图5F中，栅极的第三部分的示例)，第一底栅极211、第二底栅极212和有源层4同层设置，以使得栅极2的至少一部分与有源层4在高度方向上处于相同的范围。第一底栅极211和第二底栅极212分别具有栅极2的彼此相对的第一侧表面和第二侧表面(例如，图中第一底栅极211的右侧表面和第二底栅极212的左侧表面)。顶栅极22位于有源层4的上方且与有源层4在衬底1上的正投影完全重合。有源层4设置在第一底栅极211与第二底栅极212之间，并且具有与栅极2的第一侧表面相对且绝缘间隔开的第三侧表面(例如，图中有源层4的左侧表面)、以及与栅极2的第二侧表面相对且绝缘间隔开的第四侧表面(例如，图中有源层4的右侧表面)。参考图4B，源极5和漏极6与有源层4同层设置，以使得源极5和漏极6与有源层4处于实质上相同的水平高度，且分别位于有源层4的在水平方向上的相对两侧，并与有源层4电连接。该薄膜晶体管设计为底栅+顶栅结构，使得有源层4相隔绝缘层与栅极2相对、在两侧与源极5和漏极6接触，增大接触面积，增大开启电流Ion。
在一些实施例中，如图4B所示，第一底栅极211和第二底栅极212沿着第一方向排列，源极5、有源层4和漏极6沿着第二方向排列，第一方向与第二方向互相垂直。通过设计薄膜晶体管中源极5、漏极6和底栅极21相对于有源层4的分布，增大接触面积，增大开启电流Ion。
该薄膜晶体管形成的第一底栅极211和第二底栅极212可以 被施加栅压以在有源层4的侧面形成导电通路，这相当于增加了导电沟道的宽度，提高了薄膜晶体管器件的电流驱动能力。
以下描述图4A和图4B中的薄膜晶体管的制备方法。在制备该薄膜晶体管时，在衬底1上沉积一层导电材料(例如，导电金属材料)，并光刻出岛状结构，之后利用湿法刻蚀的横向钻蚀特点，形成第一底栅极211和第二底栅极212的图形，再利用光刻胶作为自对准的掩膜，剥离(lift-off)形成有源层4、栅绝缘层3和顶栅极22。
如图5A-图5F所示，该薄膜晶体管的制备方法具体包括如下步骤S1至S4。
在步骤S1，形成分离设置的第一底栅极211和第二底栅极212。步骤S1包括步骤S11和S12。
在步骤S11中：形成栅极膜层20和光刻胶层8，并将光刻胶层8形成为具有暴露出栅极膜层20的一部分的开口。
在该步骤中：衬底1采用标准方法进行清洗后，在衬底1上沉积一层导电金属材料或其他导电材料作为栅极膜层20，并光刻形成岛状结构，如图5A所示。
在衬底1和栅极膜层20上涂覆光刻胶，将栅极膜层20中间的光刻胶通过光刻工艺(曝光、显影)去掉，形成具有开口的光刻胶层8，如图5B所示。通过使用特殊的光刻胶材料，或者通过降低烘胶温度以及不进行后烘工艺等方法，降低光刻胶和栅极层的粘附性，有利于下一步湿法刻蚀时横向钻蚀的进行。
在步骤S12)中：对栅极膜层进行湿法刻蚀，使得刻蚀液在光刻胶层8与栅极膜层的接触面横向钻蚀，从而将栅极膜层20的被开口暴露的部分(例如，该部分在衬底1上的正投影与开口在衬底1上的正投影重合)全部移除，并且移除栅极膜层20的在水平方向上与被开口暴露的所述部分相接触的部分，以形成分离设置的第一底栅极211和第二底栅极212。
在该步骤中：将完成步骤S11的衬底1放在腐蚀液中进行湿法刻蚀，由于光刻胶和栅极膜层20的粘附力较小，腐蚀液在向下 腐蚀材料的同时在光刻胶下存在一定程度的横向钻蚀——即发生底切现象，利用这种现象生成底栅极21的结构，形成分离设置的第一底栅极211和第二底栅极212，如图5C所示。
在步骤S2，在第一底栅极211和第二底栅极212之间形成有源层4、第一绝缘层和顶栅极22。步骤S2包括步骤S21和S22。
在步骤S21，通过自对准的方法，通过光刻胶层8的开口依次形成有源层4、栅绝缘层3(即第一绝缘层)和顶栅极22，所述开口、有源层4、栅绝缘层3和顶栅极22在衬底1上的正投影完全重合。
在该步骤中：在完成步骤S1的基础上，不去掉光刻胶，通过自对准的方法，通过沉积依次形成有源层4、栅绝缘层3和顶栅极22的膜层，并通过构图工艺形成有源层4、栅绝缘层3和顶栅极22，如图5D所示。其中，有源层4可以是透明导电氧化物半导体，也可以是a-Si、p-Si等硅基材料或者各种有机材料等；栅绝缘层3可以使用各种常用的绝缘材料，也可以使用High k介质材料等。通过自对准沉积并图形化的有源层4的导电沟道长度可以做到亚微米级别，并且与光刻精度无关，在增加了导电沟道的宽度的基础上进一步提高了开态电流Ion。
在步骤S22，剥离去除光刻胶层8。
在该步骤中：采用剥离工艺去掉顶栅极22上方的光刻胶，如图5E所示。
在形成第一底栅极211、第二底栅极212、有源层4、栅绝缘层3和顶栅极22的步骤中，光刻胶的掩膜作用和湿刻的横向钻蚀方法，使得该薄膜晶体管的独特形状的结构易于制备，简化了制备工艺。
在步骤S3，在有源层4的在水平方向上的相对两侧形成源极5和漏极6，源极5、有源层4和漏极6的排列方向与第一底栅极211和第二底栅极212排列方向垂直。
在该步骤中：参考图4B，在有源层4的两侧沉积导电材料作为源漏膜层，并光刻出源极5和漏极6图形。
在步骤S4，在有源层4、源极5和漏极6的上方形成第二绝缘层。
在该步骤中：在步骤S3的基础上直接沉积例如氧化硅(SiOx)、氮化硅(SiNx)、氧化铝(AlOx)等绝缘材料，绝缘材料在填充侧栅和有源层4之间的空隙作为底栅极21的栅绝缘层3的同时，其他部分和高出底栅极21的绝缘材料可以直接作为整个薄膜晶体管器件的钝化层7(即第二绝缘层)，如图5F所示。
在该薄膜晶体管的制备方法中，通过合理设计各层结构的制备顺序和工艺，使得有源层4相隔绝缘层与栅极2相对、在两侧与源极5和漏极6接触，增大接触面积，增大开启电流Ion。
图4A和图4B所示的薄膜晶体管中，有源层4、栅绝缘层3和顶栅极22的图形化是结合了湿法刻蚀工艺的底切现象，同时利用光刻胶作为掩膜，通过自对准的方式形成，节省了工艺步骤，降低了工艺难度；同时，其中栅绝缘层3和钝化层7通过一次沉积同时形成，进一步节省了工艺步骤。
图4A和图4B所示的薄膜晶体管在图2A和图2B所示的薄膜晶体管的基础上简化了工艺步骤，利用光刻胶自对准制备顶栅极，增大了开态电流Ion。
图6A和图6B示出了一些实施例中的薄膜晶体管，图6A是沿着图6B的线AA’截取的截面图。如图6A和图6B所示，该薄膜晶体管中，栅极2包括第一底栅极211(在图6A至图7F中，栅极的第一部分的示例)和第二底栅极212(在图6A至图7F中，栅极的第二部分的示例)，第一底栅极211、第二底栅极212和有源层4至少部分同层设置，以使得栅极2的至少一部分与有源层4在高度方向上处于相同的范围。第一底栅极211和第二底栅极212分别具有栅极2的彼此相对的第一侧表面和第二侧表面(例如，图中第一底栅极211的右侧表面和第二底栅极212的左侧表面)。。有源层4设置在第一底栅极211与第二底栅极212之间，并且具有与栅极2的第一侧表面相对且绝缘间隔开的第三侧表面(例如，图中有源层4的左侧表面)、以及与栅极2的第二侧表面相对且 绝缘间隔开的第四侧表面(例如，图中有源层4的右侧表面)。源极5和漏极6分别位于有源层4的上方和下方并与有源层接触，源极5(源极5由于位于下方，在图6B中未能示出)、有源层4和漏极6在衬底1上的正投影完全重合。该薄膜晶体管设计为底栅结构，使得有源层4相隔绝缘层与栅极2在水平方向上的两侧(如图6A中的左侧和右侧)相对、在竖直方向上的两侧(如图6A中的上侧和下侧)分别与源极5和漏极6接触，增大接触面积，增大开启电流Ion。
在一些实施例中，如图6B所示，第一底栅极211、第二底栅极212的中心连接线(例如，沿着水平方向)与源极5、漏极6的中心连接线(例如，沿着竖直方向)第一镜像线与第二镜像线互相垂直。通过设计薄膜晶体管中源极5、漏极6和底栅相对于有源层4的分布，增大开启电流Ion。
该薄膜晶体管形成的第一底栅极211和第二底栅极212可以被施加栅压以在有源层4的侧面形成导电通路，相当于增加了导电沟道的宽度，提高了薄膜晶体管器件的电流驱动能力；第一底栅极211和第二底栅极212也可以为有源层4有效遮挡来自其所在的显示装置内散射的光线，而且由于有源层4的上方、下方均设置有诸如源极和漏极的电极结构，因此对有源层4的顶部、底部的遮光效果也较好。
以下描述图6A和图6B中的薄膜晶体管的制备方法。考虑到图4A和图4B所示的薄膜晶体管无法对有源层4底部进行遮光，如图6A和图6B所示的薄膜晶体管及其制备方法进一步进行了改进，即在形成两侧的底栅极21之后，依次形成下层的源极5、有源层4和上层的漏极6，同样是利用光刻胶自对准并通过剥离工艺对其图形化，从而形成了一种垂直型的薄膜晶体管结构。
如图7A-图7F所示，该薄膜晶体管的制备方法具体包括如下步骤S1至S3。
在步骤S1，形成分离设置的第一底栅极211和第二底栅极212。步骤S1可包括步骤S11和步骤S12。
在步骤S11：形成栅极膜层20和光刻胶层8，并将光刻胶层8形成为具有暴露出栅极膜层20的一部分的开口。
在该步骤中：衬底1采用标准方法进行清洗后，在衬底1上沉积一层导电金属材料或其他导电材料作为栅极膜层20；在栅极膜层20上涂覆光刻胶，将栅极膜层20光刻出岛状结构，如图7A所示。
然后，在衬底1和栅极膜层20上涂覆光刻胶，将栅极膜层20中间的光刻胶显影后去掉，形成具有开口的光刻胶层8，如图7B所示。通过使用特殊的光刻胶材料，或者通过降低烘胶温度以及不进行后烘工艺等方法降低光刻胶和栅极膜层的粘附性。但是本公开不限定于此，只要能够降低光刻胶和栅极膜层的粘附性，便于横向钻蚀的实现即可。
在步骤S12，对栅极膜层20进行湿法刻蚀，使得刻蚀液在光刻胶层8与栅极膜层20的接触面横向钻蚀，从而将栅极膜层20的被开口暴露的部分(例如，该部分在衬底1上的正投影与开口在衬底1上的正投影重合)全部移除，并且移除栅极膜层20的在水平方向上与被开口暴露的所述部分相接触的部分，以形成分离设置的第一底栅极211和第二底栅极212。
在该步骤中：将器件放在腐蚀液中进行湿法刻蚀，由于光刻胶和Gate材料的粘附力较小，腐蚀液在向下腐蚀材料的同时在光刻胶下存在一定程度的横向钻蚀，利用这种现象生成侧栅结构，如图7C所示。
在步骤S2，在第一底栅极211和第二底栅极212之间依次形成源极5、有源层4和漏极6。步骤S2包括步骤S21和S22。
在步骤S21，通过自对准的方法，通过对应光刻胶层8的开口依次形成源极5、有源层4和漏极6，所述开口、源极5、有源层4和漏极6在衬底1上的正投影完全重合。
在该步骤中：在步骤S1的基础上，不去掉光刻胶，通过自对准的方法，通过沉积依次形成源极5、有源层4和漏极6，如图7D所示。源漏膜层使用的材料参照栅极膜层20的材料选取，有源层 4可以是透明导电氧化物半导体，也可以是a-Si、p-Si等硅基材料或者各种有机材料等。在该步骤中，通过自对准沉积实现了薄膜晶体管的尺寸优势，有源层4的导电沟道长度可以做到亚微米级别，并与光刻精度无关，不仅拓宽了工艺容限，而且有效增大了开态电流Ion。
在步骤S22，剥离去除光刻胶层。
在该步骤中：采用剥离工艺去掉栅极上方的光刻胶，如图7E所示。
在第一底栅极211和第二底栅极212的中间区域形成源极5、有源层4和漏极6的步骤中，光刻胶的掩膜作用和湿刻的横向钻蚀方法，使得该薄膜晶体管的独特形状的结构易于制备，简化了制备工艺。
在步骤S3，在第一底栅极211、第二底栅极212和漏极6的上方形成绝缘层。
在该步骤中：在步骤S2的基础上直接沉积例如氧化硅(SiOx)、氮化硅(SiNx)、氧化铝(AlOx)等绝缘材料，绝缘材料在填充底栅极21和有源层4之间的空隙作为栅绝缘层3的同时，其他部分和高出已有图形部分的绝缘材料可以直接作为器件的钝化层7(PVX)，如图7F所示，从而提高器件的可靠性。
在该薄膜晶体管的制备方法中，通过合理设计各层结构的制备顺序和工艺，形成有源层4相隔绝缘层与栅极2相对、在两侧分别与源极5和漏极6接触，增大接触面积，增大开启电流Ion。
图4A和图4B所示的薄膜晶体管实现为垂直型薄膜晶体管的结构，同时能够增大开态电流Ion和改善遮光，且制备方法简单。具体的，该薄膜晶体管在有源层的在水平方向上的相对两侧形成底栅极结构，实现增大开态电流Ion的效果；同时，在制备方法简洁的基础上，通过设置在有源层4上方、下方的源极5和漏极6，实现了对有源层4全包裹从而进行遮光的技术效果。
与图2A和图2B所示的薄膜晶体管以及图4A和图4B所示的薄膜晶体管相比，图6A和图6B所示的薄膜晶体管不必另外制备 源极和漏极，且位于有源层上方的漏极和下方的源极可以做得非常薄，因此与栅极的交叠面积很小，有利于减小器件的寄生电容Cgs，提高工作频率。
下面说明根据本公开实施例的薄膜晶体管提高开态电流Ion的原理。薄膜晶体管的漏源电流I DS公式如下：
Figure PCTCN2018102505-appb-000001
本公开实施例的薄膜晶体管利用了有源层侧部、上部和下部方中的至少一个来形成导电沟道，增加了氧化物薄膜晶体管的有效沟道宽度W eff(例如，如图2A和图2B所示的薄膜晶体管中W eff＝W 上+W 下+2W 侧面)，使得薄膜晶体管的宽长比W eff/L增大，从而有效提高了薄膜晶体管的开态电流Ion(即I DS)，提高了氧化物薄膜晶体管电流驱动能力。
另外，本公开实施例的氧化物薄膜晶体管，均考虑了电极对有源层的遮光效果，最大限度的减小了光照对器件V TH漂移的影响，提高了薄膜晶体管的负偏压光照稳定性。
图2A和图2B所示的薄膜晶体管及其制备方法利用了阳极氧化工艺形成栅绝缘层3，图4A和图4B所示的薄膜晶体管及其制备方法以及图6A和图6B所示的薄膜晶体管及其制备方法利用了底切现象实现自对准的制备方案，均具有节省工艺成本，降低制备器件的难度的作用。
图2A和图2B所示的薄膜晶体管及其制备方法采用热氧化或阳极氧化方法形成栅绝缘层，从而使得栅绝缘层的致密性好，保证了栅对有源层的控制作用。
图4A和图4B所示的薄膜晶体管及其制备方法以及图6A和图6B所示的薄膜晶体管及其制备方法中栅绝缘层和钝化层通过一次沉积同时形成，进一步节省了工艺步骤。
图4A和图4B所示的薄膜晶体管以及图6A和图6B所示的薄膜晶体管中，自对准沉积的有源层的导电沟道长度可以做到亚微米级别，并与光刻精度无关，不仅拓宽了工艺容限，而且进一步增大了开态电流Ion。
图6A和图6B所示的薄膜晶体管中，设置在有源层上方的源 极和下方的漏极可以做的非常薄，与栅极的交叠面积小，可以有效减小寄生电容。
在另一方面，本公开实施例提供一种阵列基板，该显示装置包括上述任一的薄膜晶体管。
采用该阵列基板可形成显示装置，该显示装置可以为：台式电脑、平板电脑、笔记本电脑、手机、PDA、GPS、车载显示、投影显示、摄像机、数码相机、电子手表、计算器、电子仪器、仪表、液晶面板、电子纸、电视机、显示器、数码相框、导航仪等任何具有显示功能的产品或部件。
可以理解的是，以上实施方式仅仅是为了说明本公开的原理而采用的示例性实施方式，然而本公开并不局限于此。对于本领域内的普通技术人员而言，在不脱离本公开的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本公开的保护范围。

Claims (20)

  1. 一种薄膜晶体管，包括：
    设置在衬底上方的栅极，其具有彼此相对的第一侧表面和第二侧表面；以及
    有源层，其夹设在所述栅极的第一侧表面和第二侧表面之间，并且具有第三侧表面和第四侧表面，
    其中，所述有源层的第三侧表面和所述栅极的第一侧表面相对且间隔开，所述有源层的第四侧表面和所述栅极的第二侧表面相对且间隔开，所述栅极的至少一部分与所述有源层的至少一部分在高度方向上处于相同的范围。
  2. 根据权利要求1所述的薄膜晶体管，其中，所述栅极包括彼此分离的第一部分和第二部分，
    所述第一部分设有朝向所述衬底凹进的凹进部，所述凹进部限定出所述第一侧表面、所述第二侧表面以及所述栅极的第五表面，所述第五表面连接所述第一侧表面和所述第二侧表面，所述有源层的所述至少一部分设置于所述凹进部内，并且具有与所述第五表面相对且间隔开的第六表面，
    所述第二部分设置在所述有源层的远离所述衬底的一侧，并且所述第二部分在所述衬底上的正投影与所述有源层在所述衬底上的正投影至少部分地重叠。
  3. 根据权利要求2所述的薄膜晶体管，还包括源极和漏极，所述源极和所述漏极与所述有源层处于实质上相同的水平高度，且所述源极和所述漏极在水平方向上分别位于所述有源层的相对两侧并与所述有源层电连接。
  4. 根据权利要求3所述的薄膜晶体管，其中，所述第一部分沿着第一方向延伸，所述源极、所述有源层和所述漏极沿着第二 方向依次排列，所述第一方向与所述第二方向互相垂直。
  5. 根据权利要求1所述的薄膜晶体管，其中，所述栅极包括彼此分离的第一部分和第二部分，
    所述第一部分具有所述第一侧表面，所述第二部分具有所述第二侧表面，并且
    所述第一部分和所述第二部分与所述有源层的所述至少一部分在高度方向上处于相同的范围，并且所述第一部分和所述第二部分在水平方向上分别位于所述有源层的相对两侧并与所述有源层间隔开。
  6. 根据权利要求5所述的薄膜晶体管，其中，所述栅极还包括与所述第一部分和所述第二部分分离开的第三部分，所述第三部分位于所述有源层的远离所述衬底的一侧，并且所述第三部分在所述衬底上的正投影与所述有源层在所述衬底上的正投影完全重合。
  7. 根据权利要求6所述的薄膜晶体管，还包括源极和漏极，所述源极和所述漏极与所述有源层处于实质上相同的水平高度、且所述源极和所述漏极在水平方向上分别位于所述有源层的相对两侧并与所述有源层电连接。
  8. 根据权利要求7所述的薄膜晶体管，其中，所述第一部分和所述第二部分沿着第一方向排列，所述源极、所述有源层和所述漏极沿着第二方向依次排列，所述第一方向与所述第二方向互相垂直。
  9. 根据权利要求5所述的薄膜晶体管，还包括源极和漏极，所述源极和所述漏极中的一者位于所述有源层的靠近所述衬底的一侧并与所述有源层电连接，所述源极和所述漏极中的另一者位 于所述有源层的远离所述衬底的一侧并与所述有源层电连接。
  10. 根据权利要求9所述的薄膜晶体管，其中，所述源极、所述有源层和所述漏极在所述衬底上的正投影完全重合。
  11. 根据权利要求10所述的薄膜晶体管，其中，所述第一部分和所述第二部分的中心连接线与所述源极和所述漏极的中心连接线互相垂直。
  12. 根据权利要求1至11中任一项所述的薄膜晶体管，其中，所述栅极由能够遮光的材料制成。
  13. 一种薄膜晶体管的制备方法，包括：
    在衬底上方形成栅极，所述栅极形成为具有彼此相对的第一侧表面和第二侧表面；以及
    形成有源层，所述有源层形成为夹设在所述栅极的第一侧表面和第二侧表面之间，并且具有第三侧表面和第四侧表面，
    其中，所述有源层和所述栅极形成为：所述有源层的第三侧表面和所述栅极的第一侧表面相对且间隔开，所述有源层的第四侧表面和所述栅极的第二侧表面相对且间隔开，所述栅极的至少一部分与所述有源层的至少一部分在高度方向上处于相同的范围。
  14. 根据权利要求13所述的制备方法，其中，形成所述栅极的步骤包括形成所述栅极的第一部分以及形成所述栅极的第二部分，所述第一部分形成为具有朝向所述衬底凹进的凹进部，所述凹进部限定出所述第一侧表面、所述第二侧表面以及所述栅极的第五表面，所述第五表面连接所述第一侧表面和所述第二侧表面，所述有源层形成为所述有源层的所述至少一部分位于所述凹进部内，并且具有与所述第五表面相对且间隔开的第六表面，
    所述方法还包括步骤：
    在形成所述第一部分之后以及形成所述有源层之前，在所述第一部分的远离所述衬底的一侧形成第一绝缘层；
    在形成所述有源层之后，在所述有源层的在水平方向上的相对两侧形成源极和漏极，所述源极和漏极形成为与所述有源层电连接；以及
    在形成所述源极和漏极之后，在所述有源层、所述源极和所述漏极的远离所述衬底的一侧形成第二绝缘层，
    其中，形成所述第二部分的步骤在形成所述第二绝缘层的步骤之后，并且所述第二部分形成在所述有源层的远离所述衬底的一侧，并且所述第二部分在所述衬底上的正投影与所述有源层在所述衬底上的正投影至少部分地重叠。
  15. 根据权利要求14所述的制备方法，其中，
    所述第一部分采用能够被氧化的导电材料形成；并且
    形成所述第一绝缘层的步骤包括：通过将所述第一部分进行氧化以在所述第一部分的表面上自对准生长形成设定厚度的绝缘层，而形成所述第一绝缘层。
  16. 根据权利要求13所述的制备方法，其中，形成所述栅极的步骤包括形成分离设置的第一部分和第二部分，所述第一部分形成为具有所述第一侧表面，所述第二部分形成为具有所述第二侧表面，并且所述第一部分和所述第二部分形成为与所述有源层的所述至少一部分在高度方向上处于相同的范围，并且在水平方向上分别位于所述有源层的相对两侧并与所述有源层间隔开，并且
    所述方法还包括步骤：
    在形成所述有源层之后，在所述有源层的远离所述衬底的一侧形成第一绝缘层和所述栅极的第三部分，所述第三部分形成为位于所述第一部分和所述第二部分之间并与所述第一部分和所述 第二部分分离开，并且所述第三部分在所述衬底上的正投影与所述有源层在所述衬底上的正投影完全重合；
    在形成所述第一绝缘层和所述栅极的第三部分之后，在所述有源层的在水平方向上的相对两侧形成源极和漏极，所述源极和漏极形成为与所述有源层处于实质上相同的水平高度并与所述有源层电连接；
    在形成所述源极和所述漏极之后，在所述有源层、所述源极和所述漏极的远离所述衬底的一侧形成第二绝缘层。
  17. 根据权利要求16所述的制备方法，其中，形成所述栅极的所述第一部分和所述第二部分的步骤包括：
    形成栅极膜层和光刻胶层，所述光刻胶层形成为覆盖所述栅极膜层并具有暴露出所述栅极膜层的一部分的开口；以及
    对所述栅极膜层进行湿法刻蚀，以将所述栅极膜层的被所述开口暴露的部分全部移除，并且移除所述栅极膜层的在水平方向上与所述被开口暴露的所述部分相接触的部分，从而形成分离设置的所述第一部分和所述第二部分，并且
    形成所述有源层、所述第一绝缘层和所述栅极的第三部分的步骤包括：
    通过自对准的方法，通过所述光刻胶层的开口依次形成所述有源层、所述第一绝缘层和所述第三部分，以使得所述开口、所述有源层、所述第一绝缘层和所述第三部分在所述衬底上的正投影完全重合；以及
    剥离去除所述光刻胶层。
  18. 根据权利要求13所述的制备方法，其中，形成所述栅极的步骤包括形成分离设置的第一部分和第二部分，所述第一部分形成为具有所述第一侧表面，所述第二部分形成为具有所述第二侧表面，并且所述第一部分和所述第二部分形成为与所述有源层的所述至少一部分在高度方向上处于相同的范围，并且在水平方 向上分别位于所述有源层的相对两侧并与所述有源层间隔开，并且
    所述方法还包括步骤：
    在形成所述有源层之前，在所述衬底上形成源极，所述源极形成为位于所述第一部分和所述第二部分之间；
    在形成所述有源层之后，在所述有源层的远离所述源极的一侧形成漏极；以及
    在所述第一部分、所述第二部分和所述漏极的远离所述衬底的一侧形成绝缘层。
  19. 根据权利要求18所述的制备方法，其中，形成所述栅极的第一部分和第二部分的步骤包括：
    形成栅极膜层和光刻胶层，所述光刻胶层形成为覆盖所述栅极膜层并具有暴露出所述栅极膜层的一部分的开口；以及
    对所述栅极膜层进行湿法刻蚀，以将所述栅极膜层的被所述开口暴露的部分全部移除，并且移除所述栅极膜层的在水平方向上与所述被开口暴露的所述部分相接触的部分，从而形成分离设置的所述第一部分和所述第二部分，并且
    形成所述有源层、所述源极和所述漏极的步骤包括：
    通过自对准的方法，通过所述光刻胶层的开口依次形成所述源极、所述有源层和所述漏极，以使得所述开口、所述源极、所述有源层和所述漏极在所述衬底上的正投影完全重合；以及
    剥离去除所述光刻胶层。
  20. 一种阵列基板，包括权利要求1-12任一项所述的薄膜晶体管。
PCT/CN2018/102505 2017-08-28 2018-08-27 薄膜晶体管、薄膜晶体管制备方法和阵列基板 WO2019042251A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US16/330,990 US11088283B2 (en) 2017-08-28 2018-08-27 Thin film transistor, method of fabricating thin film transistor and array substrate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201710749797.9 2017-08-28
CN201710749797.9A CN107482055B (zh) 2017-08-28 2017-08-28 薄膜晶体管、薄膜晶体管制备方法和阵列基板

Publications (1)

Publication Number Publication Date
WO2019042251A1 true WO2019042251A1 (zh) 2019-03-07

Family

ID=60602734

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2018/102505 WO2019042251A1 (zh) 2017-08-28 2018-08-27 薄膜晶体管、薄膜晶体管制备方法和阵列基板

Country Status (3)

Country Link
US (1) US11088283B2 (zh)
CN (1) CN107482055B (zh)
WO (1) WO2019042251A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107482055B (zh) * 2017-08-28 2023-12-01 京东方科技集团股份有限公司 薄膜晶体管、薄膜晶体管制备方法和阵列基板
CN109686793A (zh) 2018-12-24 2019-04-26 合肥鑫晟光电科技有限公司 薄膜晶体管及制备方法、阵列基板、显示装置
CN110718467B (zh) * 2019-09-24 2021-12-03 Tcl华星光电技术有限公司 一种tft阵列基板的制作方法
CN113451332B (zh) * 2021-06-21 2023-10-27 昆山国显光电有限公司 一种阵列基板及显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5937283A (en) * 1997-08-14 1999-08-10 Lg Semicon Co., Ltd. Method of making a dual gate trench thin film transistor
CN101097871A (zh) * 2007-07-05 2008-01-02 友达光电股份有限公司 薄膜晶体管、像素结构及其制造方法
CN107482055A (zh) * 2017-08-28 2017-12-15 京东方科技集团股份有限公司 薄膜晶体管、薄膜晶体管制备方法和阵列基板
CN207124196U (zh) * 2017-08-28 2018-03-20 京东方科技集团股份有限公司 薄膜晶体管和阵列基板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2572003B2 (ja) * 1992-03-30 1997-01-16 三星電子株式会社 三次元マルチチャンネル構造を有する薄膜トランジスタの製造方法
JP3409542B2 (ja) * 1995-11-21 2003-05-26 ソニー株式会社 半導体装置の製造方法
US5808317A (en) * 1996-07-24 1998-09-15 International Business Machines Corporation Split-gate, horizontally redundant, and self-aligned thin film transistors
US7691695B2 (en) * 2004-12-28 2010-04-06 Nxp B.V. Semiconductor device having strip-shaped channel and method for manufacturing such a device
CN103915510B (zh) * 2014-03-27 2017-08-04 京东方科技集团股份有限公司 一种多栅薄膜晶体管、阵列基板及显示装置
US9299853B1 (en) * 2014-09-16 2016-03-29 Eastman Kodak Company Bottom gate TFT with multilayer passivation
CN104752343B (zh) * 2015-04-14 2017-07-28 深圳市华星光电技术有限公司 双栅极氧化物半导体tft基板的制作方法及其结构
CN105742294B (zh) * 2016-03-23 2019-01-15 深圳市华星光电技术有限公司 Tft基板的制作方法及制得的tft基板
CN106816410B (zh) * 2017-03-22 2019-05-31 深圳市华星光电半导体显示技术有限公司 阵列基板及其制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5937283A (en) * 1997-08-14 1999-08-10 Lg Semicon Co., Ltd. Method of making a dual gate trench thin film transistor
CN101097871A (zh) * 2007-07-05 2008-01-02 友达光电股份有限公司 薄膜晶体管、像素结构及其制造方法
CN107482055A (zh) * 2017-08-28 2017-12-15 京东方科技集团股份有限公司 薄膜晶体管、薄膜晶体管制备方法和阵列基板
CN207124196U (zh) * 2017-08-28 2018-03-20 京东方科技集团股份有限公司 薄膜晶体管和阵列基板

Also Published As

Publication number Publication date
CN107482055B (zh) 2023-12-01
US20190267493A1 (en) 2019-08-29
US11088283B2 (en) 2021-08-10
CN107482055A (zh) 2017-12-15

Similar Documents

Publication Publication Date Title
US8912539B2 (en) Array substrate and method of fabricating the same
WO2018099052A1 (zh) 阵列基板的制备方法、阵列基板及显示装置
WO2018201788A1 (zh) 一种薄膜晶体管及其制备方法、阵列基板、显示面板
WO2019042251A1 (zh) 薄膜晶体管、薄膜晶体管制备方法和阵列基板
WO2016176881A1 (zh) 双栅极tft基板的制作方法及其结构
WO2016165186A1 (zh) 双栅极氧化物半导体tft基板的制作方法及其结构
WO2019007228A1 (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
EP2953165B1 (en) Oxide thin film transistor array substrate, manufacturing method thereof, and display panel
WO2014166176A1 (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
WO2015100898A1 (zh) 薄膜晶体管、tft阵列基板及其制造方法和显示装置
TWI460516B (zh) 畫素結構及其製作方法
WO2016123974A1 (zh) 薄膜晶体管、像素结构及其制作方法、阵列基板、显示装置
CN104576747A (zh) 薄膜晶体管、具有其的显示面板及其制造方法
WO2014183422A1 (zh) 薄膜晶体管及其制备方法、阵列基板
CN109860305B (zh) 薄膜晶体管及其制作方法、显示基板和显示装置
WO2015123975A1 (zh) 阵列基板及制备方法、显示面板
WO2019061813A1 (zh) Esl型tft基板及其制作方法
WO2020244292A1 (zh) 发光二极管驱动背板及其制备方法、显示装置
WO2019095546A1 (zh) 薄膜晶体管及其制作方法、tft基板
US10205029B2 (en) Thin film transistor, manufacturing method thereof, and display device
KR20130098709A (ko) 박막트랜지스터 기판 및 이의 제조 방법
US8067767B2 (en) Display substrate having vertical thin film transistor having a channel including an oxide semiconductor pattern
US11244965B2 (en) Thin film transistor and manufacturing method therefor, array substrate and display device
US10468537B2 (en) Metal oxide thin-film transistor and manufacturing method for the same
CN114089571B (zh) 阵列基板及制作方法和显示面板

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18851178

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18851178

Country of ref document: EP

Kind code of ref document: A1